驱动电路
技术领域
本发明属于谐振电路技术领域,具体地说,是涉及一种采用驱动芯片和外接变压器式驱动电路组成的谐振半桥电路中驱动电路部分的改进。
背景技术
对于谐振半桥电路来说,由于需要交替驱动两颗MOS管实现轮流导通,对于高端驱动,其需要“浮地”处理,部分芯片将驱动部分内置于集成芯片之中,比如ST公司的L6598、L6599芯片;也有部分电路采用谐振芯片+外加驱动电路的形式实现,比如安森美公司的谐振控制器NCP1395等。其中,外加驱动电路的形式又可分为专用的驱动芯片和外接变压器式驱动电路形式,驱动芯片可以采用安森美公司的NCP5181芯片实现,如图1所示。NCP5181芯片是可以提供两个输出以推动两个N信道MOSFET的高电压功率MOSFET驱动组件,其两个输入端IN_Hi、IN_Lo分别连接谐振控制器NCP1395的A、B驱动信号输出端,G-Hi、S-Hi连接高端MOS管的栅极和源极,G-Lo、S-Lo连接低端MOS管的栅极和源极。所述驱动芯片NCP5181将驱动部分内置,产生两个高低电平互补波形的驱动脉冲信号分别输出至所述高端MOS管和低端MOS管的栅极,驱动两个MOS管轮流导通。采用这种谐振芯片+外接驱动芯片的电路形式虽然结构简单,但是,易带来驱动不平衡的问题,而专用的外部驱动芯片由于浮地问题,对于绝缘、耐压有着很高的要求。因此,采用谐振芯片+外接变压器式驱动电路形式是目前一种比较经济、可靠的外部电路驱动方式,如图2所示。
图2是目前常见的外接变压器式驱动电路的原理图,其中,INPUT A、INPPUTB为谐振控制器NCP1395的A、B驱动端,通过变压器T1进行耦合,进而通过其次级线圈的1、3端输出两个幅值相等、方向相反的驱动脉冲信号,分别经二极管D9、D5连接两个MOS管的栅极。G-Hi、S-Hi连接高端MOS管的栅极和源极,G-Lo、S-Lo连接低端MOS管的栅极和源极。由图2可以看出,由于二极管D5、D9的存在,所以,在两个MOS管的栅极只会出现正脉冲驱动波形,而不会出现负脉冲驱动波形,如图5所示。由于现有外接变压器式驱动电路,其作用到两个MOS管栅极的驱动波形只有正脉冲,在驱动脉冲为低电平时,如果驱动部分出现干扰信号,如尖峰或者毛刺等干扰信号时,极易造成两个MOS管同时导通,从而使MOS管遭受损坏。
发明内容
本发明为了解决现有的外接变压器式驱动电路容易出现两个MOS管共态导通的问题,提供了一种新型的驱动电路结构,可以有效防止两个MOS管出现共态导通,以保护MOS管免受损坏,增强了系统的可靠性。
为解决上述技术问题,本发明采用以下技术方案予以实现:
一种驱动电路,适用于采用外接变压器式驱动电路组成的谐振电路中,包括高端MOS管、低端MOS管和变压器,所述变压器的副边线圈包括两个,其同名端反向设置;其中,第一副边线圈的同名端连接高端MOS管的栅极,异名端连接高端MOS管的源极;第二副边线圈的异名端连接低端MOS管的栅极,同名端连接低端MOS管的源极。
进一步的,所述变压器的第一副边线圈的同名端分别通过第一电阻分压网络连接第一PNP型三极管的发射极,通过第二电阻分压网络连接第一PNP型三极管的基极,所述第一PNP型三极管的集电极通过嵌位二极管连接高端MOS管的源极;所述变压器的第二副边线圈的异名端分别通过第三电阻分压网络连接第二PNP型三极管的发射极,通过第四电阻分压网络连接第二PNP型三极管的基极,所述第二PNP型三极管的集电极通过另一嵌位二极管连接低端MOS管的源极。
又进一步的,所述第一PNP型三极管和第二PNP型三极管的基极各自连接一开关二极管的阴极,所述开关二极管的阳极连接变压器的副边线圈。在所述第一PNP型三极管和第二PNP型三极管的基极与集电极之间分别连接有一稳压二极管,可有效控制高端MOS管和低端MOS管栅极出现的高电平脉冲的幅度,防止栅极电压过高而使MOS管损坏。
再进一步的,所述高端MOS管和低端MOS管为N沟道场效应管,所述高端MOS管的漏极连接主线电压,源极连接低端MOS管的漏极,所述低端MOS管的源极接地。
此外,所述变压器的原边线圈通过信号放大电路接收来自谐振控制器输出的驱动信号,副边线圈的同名端与异名端之间并联有滤波电容。
与现有技术相比,本发明的优点和积极效果是:本发明的外接变压器式驱动电路充分利用变压器的耦合作用,在变压器的副边线圈上产生两个幅值相等、方向相反的驱动脉冲信号直接作用到高端MOS管和低端MOS管的栅极。由于作用到MOS管栅极的驱动脉冲信号具有负脉冲,因此,在负脉冲周期如果驱动端(即MOS管的栅极)出现尖峰或者毛刺等干扰信号时,通过负脉冲的抵消作用可以有效削弱此干扰信号,进而防止两个MOS管出现共态导通的问题,增强了系统的可靠性。
附图说明
图1是现有采用谐振芯片+外接驱动芯片的电路原理图;
图2是现有采用谐振芯片+外接变压器式驱动电路的原理图;
图3是本发明所提出的驱动电路的原理图;
图4是具有正、负脉冲的驱动脉冲信号波形图;
图5是只有正脉冲的驱动脉冲信号波形图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细地说明。
本发明的驱动电路采用外接变压器式驱动电路形式,其中,变压器T1的原边电路可以采用现有外接变压器式驱动电路的原边电路结构,比如图2所示的原边电路结构等等,副边电路为本发明的创新所在,如图3所示。
图3中,变压器T1的两个副边线圈反向设置,其中,第一副边线圈与第二副边线圈的异名端2、3相邻;第一副边线圈的同名端1通过由电阻R884、R863组成的第一电阻分压网络连接高端MOS管V806的栅极,异名端2连接高端MOS管V806的源极,所述高端MOS管V806为N沟道场效应管,其漏极连接主线电压,本实施例以380V直流电压为例。第二副边线圈的异名端3通过由电阻R885、R870组成的第三电阻分压网络连接低端MOS管V805的栅极,同名端4连接低端MOS管的源极,所述低端MOS管V805为N沟道场效应管,其漏极连接高端MOS管V806的源极,其源极接地。采用此电路结构,可以使变压器T1的两个副边线圈产生的幅值相等、方向相反的两个驱动脉冲信号直接作用到高端MOS管和低端MOS管的栅极,通过负脉冲的抵消作用来削弱诸如尖峰或者毛刺等干扰信号对MOS管V805、V806的影响,以保证两个MOS管V805、V806的正常导通时序。
为了提高上述驱动电路运行的可靠性和稳定性,在所述变压器T1的两个副边线圈的同名端和异名端之间并联有滤波电容C847、C848、C835、C836。其中,电容C847、C848并联在第一副边线圈的同名端1和异名端2之间;电容C835、C836并联在第二副边线圈的同名端3和异名端4之间。在所述两个副边电路中均包含有一PNP型三极管V802、V804,其中,第一PNP型三极管V802的发射极连接在所述电阻R884、R863的中间节点上,基极通过由电阻R878、R890组成的第二电阻分压网络连接第一副边线圈的同名端1,集电极经嵌位二极管VD813连接所述高端MOS管V806的源极。同理,第二PNP型三极管V804的发射极连接在所述电阻R885和R870之间的节点上,基极通过由电阻R827、R820组成的第四电阻分压网络连接第二副边线圈的异名端3,集电极经嵌位二极管VD805连接所述低端MOS管V805的源极。在所述两个PNP型三极管V802、V804的基极与集电极之间分别并联有一稳压二极管VZ807、VZ806,并且两个PNP型三极管V802、V804的基极各自经一开关二极管VD807、VD808分别与第一副边线圈的同名端1和第二副边线圈的异名端3对应连接。
采用上述外接变压器式驱动电路结构,在其正常工作的任意时刻,其作用到高端MOS管V802和低端MOS管V804栅极的驱动脉冲信号波形是互补的,均包含有正脉冲信号和负脉冲信号,如图4所示,当高端MOS管V802的驱动波形处于高电平时,高端MOS管V802处于导通状态;此时,低端MOS管V804的驱动波形刚好处于低电平状态,使低端MOS管V804处于截止状态,以满足两个MOS管V802、V804轮流导通的工作时序。下面以高端驱动电路为例,对驱动部分的工作过程介绍如下:
当变压器T1的同名端1出现正脉冲驱动信号时,由于开关二极管VD807导通,使第一PNP型三极管V802的基极出现高电平,第一PNP型三极管V802快速截止,高端MOS管V802由于其栅极出现高电平而导通,进而使整个驱动电路的输出端OUT输出高电平信号。其中,稳压二极管VZ807的反向击穿压降为15V,能有效控制高端MOS管V802栅极出现的高电平幅度,防止施加到栅极的电平过高而使高端MOS管V802损坏。当变压器T1的同名端1出现负脉冲时,作用到高端MOS管V802栅极的脉冲驱动信号为负脉冲,此时,高端MOS管V802截止,低端MOS管V804此时由于接收到高电平驱动信号而导通,从而使整个驱动电路的输出端OUT输出低电平信号。在此过程中,通过嵌位二极管VD813的嵌位作用可以防止负压使第一PNP型三极管V802击穿。同理,嵌位二极管VD805起到保护第二PNP型三极管V804,以防被第二副边线圈产生的负压击穿的作用。
本发明的驱动电路可以作为外接变压器式驱动电路的典型应用电路,由于作用到两个MOS管V802、V804栅极的脉冲驱动信号具有负脉冲,因此,在负脉冲周期内,如果驱动端(即MOS管V802或V804的栅极)出现尖峰或者毛刺等干扰信号时,通过负脉冲的抵消作用便可以有效削弱此干扰信号,进而防止两个MOS管V802、V804出现共态导通的现象,确保了其工作的准确时序,增强了系统的可靠性。
当然,上述说明并非是对本发明的限制,本发明也并不仅限于上述举例,本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换,也应属于本发明的保护范围。