CN101414804B - 功率放大器非线性校正方法、装置和功率放大器 - Google Patents

Abstract

本发明公开了一种功率放大器非线性校正方法、装置和功率放大器，本发明利用预先设计的非线性校正模型，对待放大的信号进行非线性校正，再放大后输出；同时，根据放大后的输出信号更新非线性校正模型中的校正参数。其中，非线性校正模型只选择几个样本点刻画功放的记忆效应即简化的标准volterra模型。由于样本点数的大大减少，无疑是降低了计算复杂，减小了计算量。

Description

功率放大器非线性校正方法、装置和功率放大器

技术领域

本发明涉及功率放大器技术，尤指一种功率放大器非线性校正方法、装置和功率放大器。

背景技术

功率放大器(下文可简称为功放)是通信发射机中不可缺少的设备。众所周知，由于功率放大器的输入和输出之间存在非线性区域，一方面，如果仅使用线性区域，当然可以保证输出信号的质量，但是由于可用的无线频谱变窄，必然大大降低功率放大器的利用率；另一方面，为了提高功率放大器的利用率，使用其非线性区域，则必然会使得输出信号出现失真。

目前，在通信系统中常采用一些先进的线性调制技术来提高功率放大器的利用率。但是在这些线性调制技术中，采用的调制信号如OFDM调制信号，其包络存在较大的波动，这种波动对功率放大器非线性极其敏感，尤其是当功率放大器具有较高的工作效率如工作在接近饱和点时，信号会产生严重的带外频谱泄露和带内失真，而带外频谱泄露会引起邻道干扰，带内失真将导致系统误码率的提高。

为了保证功率放大器的工作效率和信号能够正常传输，就必须采用功放线性化技术，自适应数字基带预失真技术因为能与现代数字信号处理相结合而被认为是最有前途的功放线性化技术。功放线性化技术的基本思想是在功放前串联一个预失真器，该预失真器的特性是功放非线性的逆特性，从而达到将包括预失真器和功放在内的发射链路线性化的目的。功放非线性预失真技术的关键在于选择合理的功放模型对实际功放进行建模。在现有的实现方案中，对功放的刻画大致分为两种类型：带记忆的功放模型和不带记忆的功放模型。对于不带记忆的功放模型，较多采用的是基于查找表和多项式的方式来实现非线性预失真；对于带记忆的功放模型，较多采用的是基于伏特拉(volterra)模型，维纳(wiener)模型，汉默斯坦(hammerstein)模型，或者维纳-汉默斯坦(wiener-hammerstein)模型来实现非线性预失真。

在OFDM系统中，功率放大器往往呈现记忆效应，所以完全依赖查找表的方式来实现非线性预失真效果不佳；wiener模型，hammerstein模型，或者wiener-hammerstein模型对实际功放不具备鲁棒性，因此实际应用中是不采用的。volterra模型尽管有良好的普适性，但由于计算复杂，计算量庞大而在实际应用中很少使用。

标准的volterra模型如公式(1)所示：

y(k)＝H_n[x(k)]＝H₀+H₁(x(k))+....+H_n(x(k))               (1)

其中，x(k)为输入信号，y(k)为输出信号；

M表示参与刻画功放模型的样本点数，n表示交调阶数。

标准的volterra模型中，参数的个数随着阶数的增加，指数型的迅速增加，其计算量可想而知，因此，如果直接采用标准的volterra模型来实现非线性预失真处理，必然会带来计算复杂，计算量庞大等实际问题.

发明内容

有鉴于此，本发明的主要目的在于提供一种功率放大器非线性校正方法，能够降低计算复杂，减少计算量。

本发明的另一目的在于提供一种功率放大器非线性校正装置，能够降低计算复杂，减少计算量，保证输出信号的质量。

本发明的又一目的在于提供一种功率放大器，能够提高功率放大器的利用率，保证输出信号的质量。

为达到上述目的，本发明的技术方案具体是这样实现的：

一种功率放大器非线性校正方法，预先设置具有预设数量的样本点的非线性校正模型；该方法还包括：

利用预先设计的非线性校正模型，对待放大的输入信号进行非线性校正后输出给功率放大模块；同时，根据功率放大模块放大后的信号更新非线性校正模型中的校正参数；

所述非线性校正模型为

其中，K为预设样本点数，Q为样本点数减一，a_kq为校正参数；y()表示校正后的信号，x()表示待放大的信号。

所述参数k取[1，K]之间的偶数。

所述样本点数为三。

所述更新非线性校正模型中的校正参数的方法为归一化的最小均方误差NLMS算法。

一种功率放大器非线性校正装置，该装置包括：非线性校正模块、校正参数更新模块、增益衰减模块和加法器，其中，

非线性校正模块，用于利用预先设计的非线性校正模型，对待放大的输入信号进行非线性校正，并将校正后的校正信号输出给功率放大模块；接收来自校正参数更新模块的校正参数，更换预先设计的非线性校正模型中的校正参数；所述非线性校正模型为其中，K为预设样本点数，Q为样本点数减一，a_kq为校正参数；y()表示校正后的信号，x()表示待放大的信号；

校正参数更新模块，用于根据来自加法器的差信号更新校正参数，并将更新后的校正参数输出给非线性校正模块；

增益衰减模块，用于将经功率放大模块放大后的信号按照放大参数进行衰减并反向后，作为反馈信号输出给加法器；

加法器，用于将来自非线性校正模块的校正信号和来自增益衰减模块的反馈信号相加，得到差信号，并输出给校正参数更新模块。

所述参数k取[1，K]之间的偶数。

所述样本点数为三，所述非线性校正模块是一个9阶的乘累加结构。

所述非线性校正模块采用现场可编程门阵列FPGA，或者复杂可编程逻辑器件CPLD来实现。

一种功率放大器，包括：功率放大模块和功率放大器非线性校正装置，其中，功率放大模块，用于对接收到的信号，按照预设放大参数进行放大后输出；

功率放大器非线性校正装置，用于利用预先设计的非线性校正模型，对待放大的信号进行非线性校正后，再输入功率放大模块；同时，根据来自功率放大模块的输出信号更新校正参数，从而更新非线性校正模型；

所述非线性校正模型为

其中，K为预设样本点数，Q为样本点数减一，a_kq为校正参数；y()表示校正后的信号，x()表示待放大的信号。

所述功率放大器非线性校正装置包括非线性校正模块、校正参数更新模块、增益衰减模块和加法器，其中，

非线性校正模块，用于利用预先设计的非线性校正模型，对待放大的输入信号进行非线性校正，并将校正后的校正信号输出给功率放大模块；接收来自校正参数更新模块的校正参数，更换预先设计的非线性校正模型中的校正参数；

校正参数更新模块，用于根据来自加法器的差信号更新校正参数，并将更新后的校正参数输出给非线性校正模块；

增益衰减模块，用于将经功率放大模块放大后的信号按照放大参数进行衰减并反向后，作为反馈信号输出给加法器；

加法器，用于将来自非线性校正模块的校正信号和来自增益衰减模块的反馈信号相加，得到差信号，并输出给校正参数更新模块。

所述参数k取[1，K]之间的偶数。

所述样本点数为三，所述非线性校正模块是一个9阶的乘累加结构。

所述非线性校正模块采用现场可编程门阵列FPGA，或者复杂可编程逻辑器件CPLD来实现。

由上述技术方案可见，本发明利用预先设计的非线性校正模型，对待放大的信号进行非线性校正，再放大后输出；同时，根据放大后的输出信号更新非线性校正模型中的校正参数。其中，非线性校正模型只选择几个样本点刻画功放的记忆效应即简化的标准volterra模型。由于样本点数的大大减少，无疑是降低了计算复杂，减小了计算量。

附图说明

图1是本发明功率放大器的实施例的组成结构示意图；

图2是本发明功率放大器非线性校正装置中的非线性校正模块的实施例的实现逻辑结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

图1是本发明功率放大器的组成结构示意图，如图1所示，本发明功放包括功率放大模块和功率放大器非线性校正装置，其中，

功率放大模块用于对接收到的信号，按照预设放大参数如增益等进行放大后输出，功率放大模块的具体实现属于现有技术，属于本领域技术人员公知技术，这里不再赘述。

功率放大器非线性校正装置，用于利用预先设计的非线性校正模型，对待放大的信号进行非线性校正后，再输入功率放大模块；同时，根据来自功率放大模块的输出信号更新校正参数，从而更新非线性校正模型。功率放大器非线性校正装置包括非线性校正模块、校正参数更新模块、增益衰减模块和加法器，其中，

非线性校正模块，用于利用预先设计的非线性校正模型，对待放大的输入信号x(n)进行非线性校正，并将校正后的校正信号z(n)输出给功率放大模块；接收来自校正参数更新模块的校正参数a_kq，更换预先设计的非线性校正模型中的校正参数。

由于宽带功放的记忆效应往往局限在有限的几个与当前时刻的采样样本x(k)相邻的采样样本点上，因此，在记忆效应上，可以只选择几个样本点刻画功放的记忆效应即选择几个样本点来建立非线性校正模型，样本点数可以预先设置，比如3个，或者5个，或者7个等等。

较佳地，可以选择3个样本点即x(k)，x(k-1)，x(k-2)来简化标准的volterra模型，以3个样本点为例，本发明非线性校正模型如公式(2)所示：

$y\left(k\right)=\underset{k=1}{\overset{K}{\mathrm{\Σ}}}\underset{q=0}{\overset{Q}{\mathrm{\Σ}}}{a}_{\mathrm{kq}}x(n-q){\left|x(n-q)\right|}^{k-1}---\left(2\right)$

其中，K＝3，Q＝(K-1)＝2，a_kq为校正参数，y()表示校正后的信号，x()表示待放大的信号。

很明显，与现有标准的volterra模型相比，由于样本点数的大大减少，无疑是降低了计算复杂，减小了计算量。

较佳地，对于公式(2)所示的非线性校正模型，对于非线性预失真技术来讲，往往可以只刻画三阶，五阶这两个奇次项，而忽略二阶和四阶这两个偶次项，这样，进一步简化来样本点之间交叉相乘项，从而进一步降低了计算复杂，减小了计算量。计算公式如公式(3)所示：

$y\left(k\right)=\underset{\underset{\mathrm{keven}}{k=1}}{\overset{K}{\mathrm{\Σ}}}\underset{q=0}{\overset{Q}{\mathrm{\Σ}}}{a}_{\mathrm{kq}}x(n-q){\left|x(n-q)\right|}^{k-1}---\left(3\right)$

在公式(3)中，注明的keven表明参数k取[1，K]之间的偶数。

以公式(3)为例，非线性校正模块是一个9阶的乘累加结构，如图2所示，图2是本发明功率放大器非线性校正装置中的非线性校正模块的实施例的实现逻辑结构示意图。图2中，M1～M3表示乘法器，A1～A8表示加法器，a10、a11和a12，a30、a31和a32，a50、a51和a52三组校正参数分别对应1阶、3阶和5阶项，且三组校正参数为可变的。输入信号x(n)经过图2所示的逻辑电路后输出的信号z(n)，即是按照公式(3)进行运算后得到的校正信号z(n)。

非线性校正模块可以采用可编程逻辑器件如现场可编程门阵列(FPGA)，或者复杂可编程逻辑器件(CPLD)来实现，具体实现属于本领域技术人员惯用技术手段，这里不再赘述.

校正参数更新模块，用于根据来自加法器的差信号e(n)更新校正参数，并将更新后的校正参数a_kq输出给非线性校正模块。更新的方法可以采用已有的归一化的最小均方误差NLMS算法，具体实现属于本领域技术人员惯用技术手段，这里不再详述。NLMS算法对输入噪声不敏感，保证了算法的稳定和收敛性能，有效的保证了非线性校正模型的校正参数不受外界输入信号噪声的影响。

增益衰减模块，用于将经功率放大模块放大后的信号按照放大参数如增益进行衰减并反向后，作为反馈信号

输出给加法器。具体实现属于本领域技术人员惯用技术手段，这里不再赘述。

加法器，用于将来自非线性校正模块的校正信号z(n)和来自增益衰减模块的反馈信号

相加，得到差信号e(n)，并输出给校正参数更新模块。其中反馈信号

是负的。

对应本发明功率放大器非线性校正装置的实现方法包括：

预先设置仅选择预设数量的采样点的线性校正模型；

利用预先设计的非线性校正模型，对待放大的输入信号进行非线性校正后输出给功率放大模块；同时，根据功率放大模块放大后的信号更新非线性校正模型中的校正参数；

其中，非线性校正模型为

其中，K为预先设置的样本点数，Q为样本点数减一，a_kq为校正参数；y()表示校正后的信号，x()表示待放大的信号。

较佳地，参数k取[1，K]之间的偶数。

本发明功率放大器非线性校正方法各步骤的具体实现请参见对图1的描述，这里不再重述。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种功率放大器非线性校正方法，其特征在于，预先设置具有预设数量的样本点的非线性校正模型；该方法还包括：

利用预先设计的非线性校正模型，对待放大的输入信号进行非线性校正后输出给功率放大模块；同时，根据功率放大模块放大后的信号更新非线性校正模型中的校正参数；

所述非线性校正模型为

其中，K为预设样本点数，Q为样本点数减一，a_kq为校正参数；y()表示校正后的信号，x()表示待放大的信号。

2.根据权利要求1所述的功率放大器非线性校正方法，其特征在于，所述参数k取[1，K]之间的偶数。

3.根据权利要求1或2所述的功率放大器非线性校正方法，其特征在于，所述样本点数为三。

4.根据权利要求1或2所述的功率放大器非线性校正方法，其特征在于，所述更新非线性校正模型中的校正参数的方法为归一化的最小均方误差NLMS算法。

5.一种功率放大器非线性校正装置，其特征在于，该装置包括：非线性校正模块、校正参数更新模块、增益衰减模块和加法器，其中，

非线性校正模块，用于利用预先设计的非线性校正模型，对待放大的输入信号进行非线性校正，并将校正后的校正信号输出给功率放大模块；接收来自校正参数更新模块的校正参数，更换预先设计的非线性校正模型中的校正参数；所述非线性校正模型为

其中，K为预设样本点数，Q为样本点数减一，a_kq为校正参数；y()表示校正后的信号，x()表示待放大的信号；

校正参数更新模块，用于根据来自加法器的差信号更新校正参数，并将更新后的校正参数输出给非线性校正模块；

增益衰减模块，用于将经功率放大模块放大后的信号按照放大参数进行衰减并反向后，作为反馈信号输出给加法器；

加法器，用于将来自非线性校正模块的校正信号和来自增益衰减模块的反馈信号相加，得到差信号，并输出给校正参数更新模块。

6.根据权利要求5所述的功率放大器非线性校正装置，其特征在于，其特征在于，所述参数k取[1，K]之间的偶数。

7.根据权利要求5或6所述的功率放大器非线性校正装置，其特征在于，所述样本点数为三，所述非线性校正模块是一个9阶的乘累加结构。

8.根据权利要求7所述的功率放大器非线性校正装置，其特征在于，所述非线性校正模块采用现场可编程门阵列FPGA，或者复杂可编程逻辑器件CPLD来实现。

9.一种功率放大器，其特征在于，包括：功率放大模块和功率放大器非线性校正装置，其中，功率放大模块，用于对接收到的信号，按照预设放大参数进行放大后输出；

功率放大器非线性校正装置，用于利用预先设计的非线性校正模型，对待放大的信号进行非线性校正后，再输入功率放大模块；同时，根据来自功率放大模块的输出信号更新校正参数，从而更新非线性校正模型；

所述非线性校正模型为

其中，K为预设样本点数，Q为样本点数减一，a_kq为校正参数；y()表示校正后的信号，x()表示待放大的信号。

10.根据权利要求9所述的放大器，其特征在于，所述功率放大器非线性校正装置包括非线性校正模块、校正参数更新模块、增益衰减模块和加法器，其中，

非线性校正模块，用于利用预先设计的非线性校正模型，对待放大的输入信号进行非线性校正，并将校正后的校正信号输出给功率放大模块；接收来自校正参数更新模块的校正参数，更换预先设计的非线性校正模型中的校正参数；

校正参数更新模块，用于根据来自加法器的差信号更新校正参数，并将更新后的校正参数输出给非线性校正模块；

增益衰减模块，用于将经功率放大模块放大后的信号按照放大参数进行衰减并反向后，作为反馈信号输出给加法器；

加法器，用于将来自非线性校正模块的校正信号和来自增益衰减模块的反馈信号相加，得到差信号，并输出给校正参数更新模块。

11.根据权利要求10所述的功率放大器非线性校正装置，其特征在于，其特征在于，所述参数k取[1，K]之间的偶数。

12.根据权利要求10或11所述的功率放大器非线性校正装置，其特征在于，所述样本点数为三，所述非线性校正模块是一个9阶的乘累加结构。

13.根据权利要求12所述的功率放大器非线性校正装置，其特征在于，所述非线性校正模块采用现场可编程门阵列FPGA，或者复杂可编程逻辑器件CPLD来实现。

Images