CN101409506B - 多相位电压调节器及其控制方法 - Google Patents

Abstract

一种多相位电压调节器及其控制方法。此多相位电压调节器具有N个相位电路且操作于一高负载模式与一低负载模式。此控制方法包含下列步骤：当第一次进入该低负载模式时，开启N个相位电路中一第一部分的Q个相位电路；以及当第二次进入低负载模式时，开启N个相位电路中一第二部分的Q个相位电路；其中，Q小于N且第一部分的Q个相位电路不完全相同于第二部分的Q个相位电路，上述PWM控制单元还包含控制电路。本发明的多相位电压调节器，当其操作于低负载模式时，可根据一相位控制机制，来开启或关闭多相位电压调节器内的特定相位，使得多相位电压调节器内的零件使用率达成平衡，进而达成零件寿命的提升。

Description

多相位电压调节器及其控制方法

技术领域

本发明涉及一种多相位电压调节器，尤其涉及一种可任意指定起始相位位置和指定开启/或关闭相位数目的多相位电压调节器。

背景技术

一般来说，计算机系统内中央处理器(CPU)的电源并不是直接由电源供应器所提供，主要原因为中央处理器(CPU)所需的核心电压Vcore是按照其负载的大小而不断改变，因此，中央处理器(CPU)所需的核心电压Vcore可能瞬间内增强或减弱，而电源供应器是无法直接对如此突如其来的改变作出反应。为了解决此一问题，主机板上设有专为中央处理器(CPU)供电的电压调节器(Voltage Regulator Module，VRM)。它能感应来自中央处理器(CPU)的电压电平需求并将电压进行调整，不会因电流突如其来的改变，令电压突然骤变，影响中央处理器(CPU)的运作。

请参照图1，其所示为现有计算机主机板上的单相式电压调节器(Single-Phase Voltage Regulator Module)示意图。该单相式电压调节器包括一PWM控制单元10、一PWM驱动单元(PWM Driver)12、一PWM电路14。其中，PWM控制单元10可以输出一脉冲信号PWM至PWM驱动单元12。

另外，PWM驱动单元12中有一引导逻辑电路(steering logic circuit)16以及二个驱动电路(driving circuit)18、20。该引导逻辑电路16根据脉冲信号PWM产生第一信号与第二信号，而二个驱动电路18、20分别接收第一信号与第二信号后，产生第一驱动信号S1与第二驱动信号S2。

另外，PWM电路14中包括一上功率晶体管(upper power FET)M1、一下功率晶体管(1ower power FET)M2、一输出电感(output choke)L、一电流感测电阻(current sense resistor)Rs、输出电容(output capacitor)Co。其中，上功率晶体管M1漏极(D)连接至一电源电压Vcc，上功率晶体管M1栅极(G)接收第一驱动信号S1，上功率晶体管M1源极(S)连接至输出电感L的第一端。下功率晶体管M2漏极(D)连接至输出电感L的第一端，下功率晶体管M2栅极(G)接收第二驱动信号S2，下功率晶体管M1源极(S)连接至接地端(GND)。另外，电流感测电阻Rs连接于输出电感L的第二端与核心电压输出端Vcore之间。而输出电容Co连接于核心电压输出端Vcore与接地端(GND)之间。另外，电流感测电阻Rs、输出电感L、输出电容Co可视为一RLC电路。

另外，核心电压输出端Vcore可连接至主机板上的电源层(power layer，未示出)，而电源层则接至中央处理器(CPU)用以提供中央处理器(CPU)所需的核心电压Vcore；另外，上功率晶体管M1与下功率晶体管M2为n型金属氧化物半导体晶体管(n-MOSFET)，而电源电压Vcc为12V。

由于第一驱动信号与第二驱动信号的驱动，输出电感L以及电流感测电阻Rs上会产生一输出电流Io至中央处理器(CPU)。而根据输出电流Io的大小可以得知中央处理器(CPU)是处于高运转负载(重载)或者是低运转负载(轻载)。当中央处理器(CPU)是处于高运转负载(重载)时，根据电流感测电阻Rs上的感测电压Vs，PWM控制单元10上的反馈逻辑电路(Feedback LogicCircuit)21可以接收感测电压Vs，并增加脉冲信号PWM的脉冲宽度(pulsewidth)用以提高输出电流Io；反之，当中央处理器(CPU)是处于低运转负载(轻载)时，根据电流感测电阻Rs上的感测电压Vs，PWM控制单元10上的反馈逻辑电路(Feedback Logic Circuit)21可以接收感测电压Vs，并减少脉冲信号PWM的脉冲宽度(pulse width)，用以减少输出电流Io。

所谓电压调节器的一个相位，就是指由一个PWM驱动单元12搭配PWM电路14所组成。而越多的相位表示电压调节器内含越多的PWM驱动单元与PWM电路。由于现今中央处理器(CPU)的功耗越来越大，因此现今主机板上多会采用由多组PWM驱动单元与PWM电路所组成的多相位电压调节器。

请参照图2，其所示为现有计算机主机板上的八相式电压调节器示意图。该主机板上具有八相电压调节器。该八相式电压调节器包括一PWM控制单元22；一第一至第八PWM驱动单元24～38；以及一第一至第八PWM电路40～54。另外，每一PWM电路40～54分别包含两个功率晶体管M1、M2与一RLC电路。另外，PWM控制单元22可以输出八相脉冲信号PWM1～PWM8分别至第一至第八PWM驱动单元24～38。

另外，第一至第八PWM驱动单元24～38分别搭配第一至第八PWM电路40～54，成为第一至第八相位电路210～280并具有核心电压输出端Vcore皆连接至中央处理器(CPU)。因此，中央处理器(CPU)所供应的电流是由八相电压调节器根据八个脉冲信号PWM1～8来提供，也就是说，中央处理器电流I_CPU即为八个相位电路210～280输出电流的总合。另外，上述八个PWM驱动单元24～38的电路与图1中PWM驱动单元12的电路相同，因此其动作原理不再赘述；上述八个PWM电路40～54与图1中PWM电路14的电路相同，可产生八个感测电压Vs至PWM控制单元中的反馈逻辑电路(未示出)，因此其动作原理不再赘述。

随着电压调节器相位数的增加，中央处理器(CPU)操作频率的安全和稳定也同时提升；然而随着环保意识的高涨和环境资源的枯竭，厂商也必须同时考虑电压调节器的效率。其实电压调节器本身也会拥有阻抗因素，越多相位的电压调节器同时也会带来更多的能源损耗，再加上电压调节器在低负载下有效率偏低的问题，如果电压调节器相位数目越多，低负载的电能损耗越大，如此将造成不必要的资源浪费。

请参照图3A，其所示为现有具效率最佳化电压调节器效率曲线图(以四相供电和八相供电的电压调节器为例)。在中央处理器(CPU)是处于高运转负载(重载)时(CPU电流高于I_CPUref)，电压调节器开启全部八个相位来对中央处理器(CPU)供电；在中央处理器(CPU)是处于低运转负载(轻载)时(CPU电流低于I_CPUref)，电压调节器则只采用四个相位来对中央处理器(CPU)供电，如此将可得到电压调节器效率的最佳化(图3A实线)。

为了能够得知中央处理器(CPU)的负载状况，通常会利用一负载检测电路来检测中央处理器的电流I_CPU。一般来说，负载检测电路可利用一比较器来实现。请参图3B，其所示为负载检测电路示意图。比较器100接收中央处理器的电流I_CPU和一参考电流I_CPUref后可等比例的对应至二个电压，该二个电压再分别进行比较。当比较器比较出中央处理器的电流I_CPU高于参考电流I_CPUref时，该比较器可产生一低电平；当比较器比较出中央处理器的电流I_CPU低于参考电流I_CPUref时，该比较器可产生一高电平。而根据负载检测电路所输出的不同电平，即可决定电压调节器的工作相位数。另外，由于利用比较器进行电流的比较并产生不同电平的信号为简单的现有技术，因此并未予以详述。

然而，现有的多相位电压调节器在相位的切换中，只能固定地关闭某几个相位，如此一来，将造成相位组使用率的不平衡，进而造成其使用寿命的减少。

请继续参照图2，当负载检测电路检测出中央处理器(CPU)是处于高运转负载(重载)时，PWM控制单元22将通过脉冲信号PWM来开启全部的PWM电路，也就是，PWM控制单元22会输出全部八个脉冲信号PWM1～8，并通过八个驱动单元24～38，使得八个PWM电路40～54可同时对中央处理器(CPU)供电。

当负载检测电路检测出中央处理器(CPU)是处于低运转负载(轻载)时，PWM控制单元22仅会通过部分的脉冲信号PWM来开启部分的PWM电路。以仅开启四个相位来说，现有多相位电压调节器固定地以第一相位电路210至第四相位电路240作为工作相位，也就是PWM控制单元22固定地仅输出前四个脉冲信号PWM1、PWM2、PWM3、PWM4，并通过前四个驱动单元24、26、28、30，使得前四个PWM电路40、42、44、46对中央处理器(CPU)供电。由于PWM控制单元22并不输出后四个脉冲信号PWM5、PWM6、PWM7、PWM8，因此后四个PWM电路48、50、52、54并不对中央处理器(CPU)供电。

然而，现有多相位电压调节器只能固定地开启第一相位电路210至第四相位电路240，和固定地关闭第五相位电路250至第八相位电路280，长久以后，将造成第一相位电路210至第四相位电路240和第五相位电路250至第八相位电路280内的零件使用率明显的不同，进而造成第一相位电路210至第四相位电路240内的零件寿命的下降。

发明内容

有鉴于此，本发明的目的在于提供一种多相位电压调节器及其控制方法，以改善现有技术的缺失。

本发明提出一种多相位电压调节器，操作于一高负载模式与一低负载模式，连接至一中央处理器，包含：一PWM控制单元，用以产生N个脉冲信号，且N个脉冲信号具有不同的相位；以及，N个相位电路，分别接收N个脉冲信号，并相对应地产生N个核心电压给中央处理器；其中，PWM控制单元于第一次进入低负载模式时，开启N个相位电路中一第一部分的Q个相位电路；以及，PWM控制单元于第二次进入低负载模式时，开启N个相位电路中一第二部分的Q个相位电路；其中，Q小于N且第一部分的Q个相位电路不完全相同于第二部分的Q个相位电路；上述PWM控制单元还包含控制电路，其中上述控制电路于上述低负载模式时随机产生N位相位控制信号，使得上述PWM控制单元根据上述N位相位控制信号开启或关闭上述N个相位电路。

另外，本发明提出一种多相位电压调节器的控制方法，此多相位电压调节器具有N个相位电路且操作于一高负载模式与一低负载模式，此控制方法包含下列步骤：当第一次进入该低负载模式时，开启N个相位电路中一第一部分的Q个相位电路；以及当第二次进入低负载模式时，开启N个相位电路中一第二部分的Q个相位电路；其中，Q小于N且第一部分的Q个相位电路不完全相同于第二部分的Q个相位电路，上述第一部分的Q个相位电路与上述第二部分的Q个相位电路是随机产生。

本发明的多相位电压调节器，当其操作于低负载模式时，可根据一相位控制机制，来开启或关闭多相位电压调节器内的特定相位，使得多相位电压调节器内的零件使用率达成平衡，进而达成零件寿命的提升。

附图说明

本申请利用下列图式及说明，使得更深入地了解本发明：

图1所示为一现有单相式电压调节器示意图。

图2所示为一现有八相式电压调节器示意图。

图3A所示为具效率最佳化电压调节器效率曲线图。

图3B所示为负载检测电路。

图4所示为本发明第一实施实例的多相位电压调节器。

图5所示为本发明第二实施实例的多相位电压调节器。

具体实施方式

请参照图4，其所示为本发明第一实施例的多相位电压调节器示意图(以八相式电压调节器为例)。八相式电压调节器包括一PWM控制单元56；第一至第八PWM驱动单元58～72；第一至第八PWM电路74～88。另外，每一PWM电路74～88另包含二个功率晶体管M1、M2与一RLC电路。其中，PWM控制单元56可以输出八相脉冲信号PWM1～8分别至第一PWM驱动单元58至第八PWM驱动单元72。另外，PWM控制单元56内含一控制器562具有一输入端in可连接至一负载检测电路的输出端。而控制器562可以输出一相位控制信号用以决定八相脉冲信号PWM1～8的输出或不输出。

另外，每一PWM驱动单元58～72皆搭配相对应的PWM电路74～88成为八个相位电路，也就是，第一相位电路410至第八相位电路480。每一相位电路410～480皆具有核心电压输出端Vcore连接至中央处理器(CPU)。因此，中央处理器(CPU)所供应的电流是由八相电压调节器根据八个脉冲信号PWM1～PWM 8来提供。

首先，当负载检测电路检测出中央处理器(CPU)是处于高运转负载(重载)时，而PWM控制单元56需要通过脉冲信号PWM来开启全部的PWM电路时，此时控制器562可控制PWM控制单元56输出全部八个脉冲信号PWM1～8，随后并通过八个驱动单元58～72，使得八个PWM电路74～88可同时对中央处理器(CPU)供电。

当负载检测电路检测出中央处理器(CPU)是处于低运转负载(轻载)，使得本发明多相位电压调节器操作于低负载模式而仅需开启四个相位时，控制器562可以控制PWM控制单元56输出与前一次相异的脉冲信号。根据本发明的第一实施例，假设第一次PWM控制单元56进入低负载模式，控制器562会控制PWM控制单元56仅输出前四个脉冲信号PWM1～4，并通过前四个驱动单元58～64，使得前四个PWM电路74～80可对中央处理器(CPU)供电，也就是开启第一相位电路410至第四相位电路440；而PWM控制单元56不输出后四个脉冲信号PWM5～8，也就是关闭第五相位电路450至第八相位电路480。

当PWM控制单元56再次进入低负载模式，控制器562会控制PWM控制单元56输出的四个脉冲信号与第一次相异。也就是输出后四个脉冲信号PWM5～8，并通过后四个驱动单元66～72，使得后四个PWM电路82～88可对中央处理器(CPU)供电，也就是开启第五相位电路450至第八相位电路480；而PWM控制单元56不输出前四个脉冲信号PWM1～4，也就是关闭第一相位电路410至第四相位电路440。

如此一来，当本发明第一实施例的多相位电压调节器需要操作于低负载模式时，本发明的多相位电压调节器的前四相位和后四相位会轮流开启，使得本发明的多相位电压调节器内的零件使用率能达成平衡，进而达成本发明的多相位电压调节器内的零件寿命的提升。

另外，相位控制信号也可采用随机相位控制机制来产生。请参照图5，其所示为本发明第二实施例的多相位电压调节器示意图(以八项式电压调节器为例)。该八相式电压调节器除将一PWM控制单元90取代该PWM控制单元56外，与图4所示的八相式电压调节器相同，因此其动作原理不再赘述。另外，PWM控制单元90内含一控制器902与一八位的缓存器904，其中控制器902具有一输入端in连接至负载检测电路输出端，并且控制器902可以输出一相位控制信号至该缓存器904用以更新缓存器904所储存的值；而缓存器904所储存的值用以决定八相脉冲信号PWM1～PWM 8的输出或不输出。另外，控制器902内含一随机数产生器906。

举例来说，当本发明第二实施例的多相位电压调节器操作于高负载模式而需开启八个相位时，控制器902输出一八位的相位控制信号。其中，该八位的相位控制信号中共有八个位为“1”。因此，PWM控制单元90可根据缓存器904中的数值来输出全部八个脉冲信号PWM1～8，随后并通过八个驱动单元58～72，使得八个PWM电路74～88可同时对中央处理器(CPU)供电。

相位电压调节器操作于低负载模式而仅需开启四个相位时，控制器902可要求随机数产生器906以随机方式输出一八位的相位控制信号至该缓存器904，其中，该八位的相位控制信号中共有四个位为“1”、四个位为“0”。

举例来说，该缓存器904中储存的值为(0110，1001)，则输出第二脉冲信号、第三脉冲信号、第五脉冲信号、第八脉冲信号PWM2、PWM3、PWM5、PWM8，此时仅开启第二相位电路420、第三相位电路430、第五相位电路450、第八相位电路480。当下次多相位电压调节器再次操作于低负载模式时，控制器902可要求随机数产生器906以随机方式输出一相位控制信号至该缓存器904，使得PWM控制单元90可根据缓存器904中的数值来输出四个脉冲信号。依此类推，利用随机式的开启和关闭相位组，使得本发明的多相位电压调节器内的零件使用率将达成平衡，进而达成本发明的多相位电压调节器内的零件寿命的提升。

此外，本发明虽以八相多相位电压调节器为例，但并不以此为限，凡具N相多相位电压调节器皆可适用于本发明。

此外，当操作于低负载模式时，本发明的多相位电压调节器虽以四相供电为例，但并不以此为限。在操作于低负载模式时，本发明的多相位电压调节器所开启的相位数，可根据中央处理器实际的电流承载作调整，也就是当中央处理器的电流承载处于相对高位时，本发明的多相位电压调节器可开启较多的相位数；当中央处理器的电流承载处于相对低位时，本发明的多相位电压调节器可开启较少的相位数。

综上所述，虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域普图技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求书所界定的范围为准。

Claims (14)

1.一种多相位电压调节器，操作于高负载模式与低负载模式，连接至中央处理器，其特征是，上述多相位电压调节器包含：

PWM控制单元，用以产生N个脉冲信号，且上述N个脉冲信号具有不同的相位；以及

N个相位电路，分别接收上述N个脉冲信号，并相对应地产生N个核心电压给上述中央处理器；

其中，上述PWM控制单元于第一次进入上述低负载模式时，开启上述N个相位电路中第一部分的Q个相位电路；以及，上述PWM控制单元于第二次进入上述低负载模式时，开启上述N个相位电路中第二部分的Q个相位电路；其中，Q小于N且上述第一部分的Q个相位电路不完全相同于上述第二部分的Q个相位电路；

上述PWM控制单元还包含控制电路，其中上述控制电路于上述低负载模式时随机产生N位相位控制信号，使得上述PWM控制单元根据上述N位相位控制信号开启或关闭上述N个相位电路。

2.根据权利要求1所述的多相位电压调节器，其特征是，当上述多相位电压调节器操作于上述高负载模式时，上述PWM控制单元开启上述N个相位电路。

3.根据权利要求1所述的多相位电压调节器，其特征是，其中Q=N/2。

4.根据权利要求1所述的多相位电压调节器，其特征是，上述N位相位控制信号中共有Q个位为“1”且(N-Q)个位为“0”。

5.根据权利要求4所述的多相位电压调节器，其特征是，其中上述PWM控制单元还包含缓存器用以暂存上述N位相位控制信号。

6.根据权利要求1所述的多相位电压调节器，其特征是，上述多相位电压调节器还包括负载检测电路用以比较中央处理器电流以及参考电流；当上述中央处理器电流大于上述参考电流时，上述PWM控制单元进入上述高负载模式；反之，当上述中央处理器电流小于上述参考电流时，上述PWM控制单元进入上述低负载模式。

7.根据权利要求1所述的多相位电压调节器，其特征是，上述N个相位电路中的每一个还包括：

PWM驱动单元，接收上述PWM控制单元输出的脉冲信号，并产生第一驱动信号与第二驱动信号；以及

PWM电路，接收上述第一驱动信号与上述第二驱动信号后，产生输出电流。

8.根据权利要求7所述的多相位电压调节器，其特征是，上述PWM驱动单元包括：

引导逻辑电路，根据上述脉冲信号产生第一信号与第二信号；以及

二个驱动电路，分别接收上述第一信号与上述第二信号后，产生上述第一驱动信号与上述第二驱动信号。

9.根据权利要求7所述的多相位电压调节器，其特征是，上述PWM电路包括：

上功率晶体管，具有漏极连接至电源电压，具有栅极接收上述第一驱动信号；

下功率晶体管，具有栅极接收上述第二驱动信号，具有源极连接至接地端；

输出电感，具有第一端连接至上述上功率晶体管的源极，以及上述下功率晶体管的漏极；

电流感测电阻，连接于上述输出电感的第二端与核心电压输出端之间；以及

输出电容，连接于上述核心电压输出端与上述接地端之间。

10.根据权利要求9所述的多相位电压调节器，其特征是，上述上功率晶体管与上述下功率晶体管为n型金属氧化物半导体晶体管。

11.一种多相位电压调节器的控制方法，上述多相位电压调节器具有N个相位电路且操作于高负载模式与低负载模式，其特征是，上述控制方法包含下列步骤：

当第一次进入上述低负载模式时，开启上述N个相位电路中第一部分的Q个相位电路；以及

当第二次进入上述低负载模式时，开启上述N个相位电路中第二部分的Q个相位电路；

其中，Q小于N且上述第一部分的Q个相位电路不完全相同于上述第二部分的Q个相位电路，上述第一部分的Q个相位电路与上述第二部分的Q个相位电路是随机产生。

12.根据权利要求11所述的控制方法，其特征是，上述控制方法还包括：当进入上述高负载模式时，开启上述N个相位电路。

13.根据权利要求11所述的控制方法，其特征是，其中Q=N/2。

14.根据权利要求11所述的控制方法，其特征是，上述控制方法还包括：比较中央处理器电流以及参考电流来决定进入上述高负载模式与上述低负载模式。

Images