CN107102718A - 一种基于Intel Purley平台VR13效率优化方法 - Google Patents

一种基于Intel Purley平台VR13效率优化方法 Download PDF

Info

Publication number
CN107102718A
CN107102718A CN201710345407.1A CN201710345407A CN107102718A CN 107102718 A CN107102718 A CN 107102718A CN 201710345407 A CN201710345407 A CN 201710345407A CN 107102718 A CN107102718 A CN 107102718A
Authority
CN
China
Prior art keywords
efficiency
phases
optimization methods
phase
intel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710345407.1A
Other languages
English (en)
Inventor
李帅帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710345407.1A priority Critical patent/CN107102718A/zh
Publication of CN107102718A publication Critical patent/CN107102718A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

本发明涉及服务器供电领域,具体涉及一种基于Intel Purley平台VR13效率优化方法。通过实测效率数据,分别绘制VR在每个Phases状态下的效率曲线,分析曲线,找出合适的切相电流点,其目的是使得VR芯片获得最高的效率,以降低电路功耗,实现VR输出效率的最优化。

Description

一种基于Intel Purley平台VR13效率优化方法
技术领域
本发明涉及服务器供电领域,具体涉及一种基于Intel Purley平台VR13效率优化方法。通过实测效率数据,分别绘制VR在每个Phases状态下的效率曲线,分析曲线,找出合适的切相电流点,其目的是使得VR芯片获得最高的效率,以降低电路功耗,实现VR输出效率的最优化。
背景技术
近年来随着互联网行业的蓬勃的发展,服务器在互联网+领域扮演着越来越重要的角色。同时,对于服务器性能的要求也随之上升。在过去,基于IntelCPU平台的服务器性能在“后摩尔定律时代”稳步提升。如今,专门服务于服务器的Intel XeonCPU家族迎来了Purley平台的升级。
基于Skylake-EP微架构的Purley平台CPU支持新的指令集、更多的核心数和PCI-E通道数,同时集成了万兆网卡和FPGA,性能得到大幅度提升。随之而来的是功耗也大幅度提高了,官方标称和实测数据都显示,Purley平台CPU最大功耗提升到255W(含FPGA),这对服务器的效能、结构和散热都提出了更严苛的挑战。为适应新平台,CPU供电模块VR(VoltageRegular)也升级到了最新的VR13。相比于VR12.5,新的VR13最显著的特点是:支持AutoPhase Shedding,即自动切相的功能。VR Controller自身可以根据侦测到的负载电流的大小进行自动切换Phases数目,在负载较重的时候自动打开更多的Phase,以获得更大的驱动能力;而在负载较轻的时候关闭某些Phase,在保证驱动能力的同时降低VR功耗。
VR12.5时代,VR芯片不具备自动切相的能力,VR与CPU之间的经由SVID Protocol进行通信,CPU根据负载大小通过SVID总线向VR发送Set PState指令,VR被动打开或者关闭相应的Phase。而VR13通过芯片自身的Auto Phase Shedding可主动调节输出的Phases数目。两者的区别可以形象的理解为汽车“手动档”和“自动档”的区别。自动档汽车的出现解放了人的操作,Auto Phase Shedding的出现解放了CPU的资源,节省了SVID通信的资源和时间。而不论是手动档还是自动档汽车,都要面临的一个问题是,发动机转速达到多少转时应该进行档位的切换。同理,VR芯片也要考虑的一个问题是:不论VR12.5还是VR13,负载电流达到多大时应该进行Phase的切换。由于VR12.5时代,输出的Phase数目由CPU控制,用户无法干预,但是VR13芯片允许用户通过Power Code软件来进行Auto Phase Shedding阈值的设置。由此引出一个很重要的问题,即如何通过合理的设置来实现VR输出效率的最优化。
针对上述问题,本申请发明一种基于Intel Purley平台VR13效率优化方法。通过实测效率数据,分别绘制VR在每个Phases状态下的效率曲线,分析曲线,找出合适的切相电流点,使得VR芯片获得最高的效率,以降低电路功耗。
发明内容
本申请发明一种基于Intel Purley平台VR13效率优化方法。首先,从理论上分析,VR的效率曲线类似于抛物线,随着负载电流的增大,效率会先增大然后减小。VR在输出1相、2相、3相、4相、5相时,分别有不同的效率曲线,若要实现VR输出在全电流动态范围内效率最优,则必须选择合适的切相点,即阈值,使切相时的电流点在相邻两相效率曲线的交点上,该电流点在其邻域内成为一个极小值,其左边和右边的电流点的效率都不小于这个切相点的效率。
VR Controller PXE1610ADN-G001为CPU提供内核电压VCCIN,正常工作时负载的动态范围为28A-228A,最多5相输出。VR Controller PXM1310ADM为Memory供电,负载电流最大可达到65A,最多3相输出。
以5相输出的PXE1610ADN-G001为例,每多开一相,VR效率会有不同的表现。针对每一种状态,即1相、2相、3相、4相、5相这5种输出状态,分别量测效率曲线,然后寻找相邻状态效率曲线的交点,则此交点对应的电流值即为切相点。这样我们可以确定4个阈值(对于PXM1310ADM来说是2个),使VR在全负载范围内都具有最优的效率。VR效率定义为输出功率与输入功率之比。因此,量测效率,只需量测输入输出的电压、电流即可。
相比于上一代服务器Grantley平台CPU,Intel最新发布的基于Skylake-EP微架构的Purley平台CPU具有支持新的指令集、更多的核心数和PCI-E通道数、集成万兆网卡和FPGA等新特性。同时,更高的性能也带来了更高的功耗,官方标称和实测数据都显示,Purley平台CPU最大功耗提升到255W。功耗的提升相应的促进CPU供电方案的改进,对应的Voltage Regular由Grantley时代的VR12.5升级为最新的VR13。同时,VR13也支持新平台Memory的供电。相比于VR12.5,VR13有比较明显的提升,最显著的特点是:
VR13支持自动切相(Auto Phase Shedding),即当CPU、Memory的负载变化时,VR芯片可以侦测当前的负载,自动切换VR输出的相数(Phases),而不再依赖VR与CPU之间的SVIDProtocol,以达到降低功耗、提高效率的目的。
VR13平台VCCIN最高支持5相输出,PVDDQ支持3相输出,用户可以自行设置AutoPhase Shedding的步进和阈值。从效能的角度讲,这些参数是可以通过优化来使VR输出获得最高的效率。
本发明提出一种基于Intel Purley平台VR13效率最优化的设计方法,该方法以理论作为出发点,辅以科学严谨的实验,以实测数据支撑并验证理论的正确性;最终可以实现VR输出效率的最优化。
本申请发明一种基于Intel Purley平台VR13效率优化方法,其特征在于该方法具体包括如下步骤:分别单独测量一相到N相的效率曲线;将相邻两相的效率曲线放于同一坐标系中;记录相邻两相效率曲线交点处电流值,即为切相电流点;将上述测量得到的N-1个切相电流点值写入VR芯片的对应寄存器内。
如上所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,N相为3相或5相。
如上所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,效率曲线中的效率定义为输出功率与输入功率之比。
如上所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,输入电压值从Power Code中读取,输入电流由DC Power Supply显示面板读取。
如上所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,切相电流点值是通过Power Code写入VR芯片的对应寄存器内。
附图说明
图1、1 Phase效率曲线
图2、2 Phases效率曲线
图3、1 Phase-2 Phases效率曲线
图4、2 Phases-3 Phases效率曲线(PXE1610ADN-G001)
图5、3 Phases-4 Phases效率曲线(PXE1610ADN-G001)
图6、4 Phases-5 Phases效率曲线(PXE1610ADN-G001)
具体实施方式
本申请所述的发明的具体实施例是以英飞凌(Infineon)推出的VR Controller芯片PXE1610ADN-G001为例,由理论出发,辅以科学严谨的实验,通过分别测试、计算VR在1Phase、2 Phases、3 Phases、4 Phases、5 Phases时的效率数据,绘制出效率曲线,分析效率曲线,从而得出最优化的解。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实现步骤做进一步地详细描述:
1)测量PXE1610ADN-G001在开1 Phase和2 Phases时的效率。测量时,输入电压由DC Power Supply供给,输出负载由E-Load提供。由于线缆上存在压降,为了提高测量精度,输入电压值从Power Code中读取,输入电流由DC Power Supply显示面板读取,输出电压通过用万用表量测输出端电容获得。作出效率曲线如图1图2所示所示。图1为VR芯片只打开一相时的效率曲线,为测量0A-40A的效率数据,图2为开两相时的效率曲线,测量了10A-80A的效率数据。由曲线形状可知,效率值先随着负载电流的增大而增大,达到一个最大值后开始减小。所以两条曲线必然有交点。
2)把两条效率曲线放在同一个坐标系中,如图3所示。由图3可知,两条曲线有唯一交点,交点处的电流值为17A左右。在小于17A的电流范围内,VR只开一相的效率高于两相的效率,而大于17A的电流范围内,两相效率高于只开一相。于是,把17A定义为从一相切换到两相的阈值,能保证VR从一相过渡到两相时具有最高的效率。
3)用同样的方法作出VR输出三相时的效率曲线并与两相的效率曲线放于同一坐标系中,如图4图5所示:由图4可知,两相和三相的效率曲线具有唯一交点,交点处电流值为34A。因此,两相切三相的阈值设定为34A,保证了效率的最优化。
4)同样的方法测量并作出四相和五相的效率曲线,找出另外两个阈值,完成PXE1610ADN-G001的Auto Phase Shedding切相电流点的确定。
5)将实测得到的阈值点通过Power Code写入VR芯片的对应寄存器内,实现IntelPurley平台下VR13 Auto Phase Shedding效率最优化。
显而易见地,附图中所示的仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,都属于本发明保护的范围。
本申请所述的方法可以通过实测数据,选取合适的VR切相点,对VR13的效率进行优化,提高VR效率、降低整机功耗。且该方法可以应用于Purley平台的所有项目,可以有效的降低整机功耗,提升产品的竞争力。

Claims (5)

1.一种基于Intel Purley平台VR13效率优化方法,其特征在于该方法具体包括如下步骤:
分别单独测量一相到N相的效率曲线;
将相邻两相的效率曲线放于同一坐标系中;
记录相邻两相效率曲线交点处电流值,即为切相电流点;
将上述测量得到的N-1个切相电流点值写入VR芯片的对应寄存器内。
2.如权利要求1所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,N相为3相或5相。
3.如权利要求2所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,效率曲线中的效率定义为输出功率与输入功率之比。
4.如权利要求3所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,输入电压值从Power Code中读取,输入电流由DC Power Supply显示面板读取。
5.如权利要求4所述的基于Intel Purley平台VR13效率优化方法,其特征还在于,切相电流点值是通过Power Code写入VR芯片的对应寄存器内。
CN201710345407.1A 2017-05-15 2017-05-15 一种基于Intel Purley平台VR13效率优化方法 Pending CN107102718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710345407.1A CN107102718A (zh) 2017-05-15 2017-05-15 一种基于Intel Purley平台VR13效率优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710345407.1A CN107102718A (zh) 2017-05-15 2017-05-15 一种基于Intel Purley平台VR13效率优化方法

Publications (1)

Publication Number Publication Date
CN107102718A true CN107102718A (zh) 2017-08-29

Family

ID=59670192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710345407.1A Pending CN107102718A (zh) 2017-05-15 2017-05-15 一种基于Intel Purley平台VR13效率优化方法

Country Status (1)

Country Link
CN (1) CN107102718A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108333531A (zh) * 2018-01-26 2018-07-27 郑州云海信息技术有限公司 一种多相开关电源效率调试装置、方法及系统
CN112904988A (zh) * 2021-02-19 2021-06-04 浪潮电子信息产业股份有限公司 一种电源模块效率调优方法、装置及相关组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183338A1 (en) * 2007-01-25 2008-07-31 Kimball Jonathan W Ripple correlation control based on limited sampling
CN101409506A (zh) * 2008-08-11 2009-04-15 华硕电脑股份有限公司 多相位电压调节器及其控制方法
CN103412637A (zh) * 2013-08-12 2013-11-27 浪潮电子信息产业股份有限公司 一种可变相数的cpu vr的节能方法
CN105183124A (zh) * 2015-09-25 2015-12-23 浪潮电子信息产业股份有限公司 一种实时优化服务器cpu多相电源效率的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080183338A1 (en) * 2007-01-25 2008-07-31 Kimball Jonathan W Ripple correlation control based on limited sampling
CN101409506A (zh) * 2008-08-11 2009-04-15 华硕电脑股份有限公司 多相位电压调节器及其控制方法
CN103412637A (zh) * 2013-08-12 2013-11-27 浪潮电子信息产业股份有限公司 一种可变相数的cpu vr的节能方法
CN105183124A (zh) * 2015-09-25 2015-12-23 浪潮电子信息产业股份有限公司 一种实时优化服务器cpu多相电源效率的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108333531A (zh) * 2018-01-26 2018-07-27 郑州云海信息技术有限公司 一种多相开关电源效率调试装置、方法及系统
CN108333531B (zh) * 2018-01-26 2021-03-09 苏州浪潮智能科技有限公司 一种多相开关电源效率调试装置、方法及系统
CN112904988A (zh) * 2021-02-19 2021-06-04 浪潮电子信息产业股份有限公司 一种电源模块效率调优方法、装置及相关组件

Similar Documents

Publication Publication Date Title
CN103246335B (zh) 状态控制方法和电子设备
CN107239127A (zh) 一种基于服务器bmc的vrm电源管理方法
CN101770273A (zh) 一种实现服务器多中央处理器系统节能的方法和装置
CN102609071B (zh) 桥接装置以及桥接装置的省电操作方法
CN104615415A (zh) 一种信息处理方法及电子设备
CN107102718A (zh) 一种基于Intel Purley平台VR13效率优化方法
CN104978000A (zh) 散热方法及散热系统
CN100381972C (zh) 一种用电池给电子装置供电的电源管理方法
CN102880269A (zh) 内存供电系统
CN108008801A (zh) 一种fpga加速卡辅助电源的供电控制方法、装置及介质
CN107506286A (zh) Cpu和内存块的自动上下线方法和系统
CN101170260A (zh) 调整连接于电子计算器系统的电子装置的充电时间的方法
CN107104478A (zh) 一种信息处理方法及电子设备
US20140016259A1 (en) Multi-motherboard power data communication architecture for power supplies
CN206282173U (zh) 基于飞腾ft‑1500a芯片的主板
CN103064504B (zh) 一种服务器主板节能方法
CN101231551A (zh) 多处理器系统及其效能调整方法
US20210167014A1 (en) Apparatus and method to increase effective capacitance with layout staples
CN208636826U (zh) 基于plx+ku系列的高性能计算通讯处理卡
CN103473194A (zh) 电子装置及其控制方法
CN203338238U (zh) 多功能引脚电路装置
CN201345082Y (zh) 易更换芯片模块的计算机装置
CN206133359U (zh) 基于飞腾ft‑1500a芯片的最小系统板
CN106527663B (zh) 一种通信设备及其电源管理方法
US20230315658A1 (en) Power supply communications via a shared channel for performance management

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829