CN101399525A - 电压电平箝制电路与比较器模块 - Google Patents
电压电平箝制电路与比较器模块 Download PDFInfo
- Publication number
- CN101399525A CN101399525A CNA2007101612541A CN200710161254A CN101399525A CN 101399525 A CN101399525 A CN 101399525A CN A2007101612541 A CNA2007101612541 A CN A2007101612541A CN 200710161254 A CN200710161254 A CN 200710161254A CN 101399525 A CN101399525 A CN 101399525A
- Authority
- CN
- China
- Prior art keywords
- coupled
- switch element
- end points
- module
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开一种可设置于一集成电路内部的电压电平箝制电路与高速比较器模块,该集成电路包含有一寄生二极管耦接于一第一电压源与一第二电压源之间。该电压电平箝制电路包含有:一开关模块,耦接于该第一电压源与该第二电压源之间;以及一比较器模块,具有一输出端点耦接于该开关模块、一第一输入端点耦接于该第一电压源以及一第二输入端点耦接于该第二电压源,用于比较该第一电压源的电压电平与该第二电压源的电压电平以产生一输出信号,并将该输出信号传送至该开关模块以控制该开关模块的导通状态来选择性地箝制该第二电压源的电压电平。
Description
技术领域
本发明有关于一种电压电平箝制电路以及一种比较器模块,尤其指可以设置于一集成电路内部的一种电压电平箝制电路以及一种高速比较器模块。
背景技术
请参考图1,图1表示的为依据公知技术的一种传统的液晶显示(LCD)面板的一驱动集成电路100与一电路板110的一简化方块示意图,其中,驱动集成电路100的P型衬底(P substrate)120的电压电平处于一正常操作期间中。如图1所示,在驱动集成电路100中,由于驱动集成电路100属于高压的集成电路设计,所以为了确保驱动集成电路100正常运作,P型衬底120使用一负偏压(例如负16伏特)是常见的方式,而P型衬底120所需要的该负偏压通过一电荷泵(charge pump)130来得到。然而,当驱动集成电路100刚开始启动时,P型衬底120所需要的该负偏压尚未形成,而如果一外部电压源VGL在这时具有一正电压,那么该正电压就会顺向偏压(forwardbias)P型衬底120到N型阱(N well)122之间的一寄生二极管(parasiticdiode)124,进而产生一栓锁现象(latchup)并且会造成驱动集成电路100的损坏,请参考图2,图2表示的为依据公知技术的驱动集成电路100与电路板110的另一简化方块示意图,其中,驱动集成电路100的P型衬底(Psubstrate)120的电压电平处于一启动(start-up)操作期间中。
请参考图3,图3表示的为依据公知技术的一种传统的液晶显示面板的驱动集成电路100与电路板110的又另一简化方块示意图,其中,为了解决前述的问题,公知技术在驱动集成电路100外部加上一萧基特二极管(Schottky diode)140,如此一来,当外部电压源VGL的电压电平大于0.3伏特时(亦即当接地电压源AGND小于外部电压源VGL时),萧基特二极管140就会被导通而将外部电压源VGL的电压电平箝制住,以进而避免驱动集成电路100内部的P型衬底120受到过高的顺向偏压而产生栓锁现象,然而,由于这种公知技术的电路结构需要增加额外的外部元件,所以会有产品成本提高的问题。
发明内容
有鉴于此,本发明的目的的一在于提供可以设置于一集成电路内部的一种电压电平箝制电路以及一种高速比较器模块,以解决上述的问题。
依据本发明,其公开一种电压电平箝制电路,设置于一集成电路内部,该集成电路包含有一寄生二极管,耦接于一第一电压源与一第二电压源之间,该第二电压源的电压电平于该集成电路的一特定操作期间中并非固定于一预定电压值。该电压电平箝制电路包含有一开关模块以及一比较器模块,其中,该开关模块耦接于该第一电压源与该第二电压源之间,且并联于该寄生二极管;以及该比较器模块具有一输出端点耦接于该开关模块、一第一输入端点耦接于该第一电压源以及一第二输入端点耦接于该第二电压源,并且该比较器模块用于比较该第一电压源的电压电平与该第二电压源的电压电平以产生一输出信号,并将该输出信号传送至该开关模块以控制该开关模块的导通状态来选择性地箝制该第二电压源的电压电平。
依据本发明,其公开一种比较器模块,具有一输出端点、一第一输入端点耦接于一第一电压源以及一第二输入端点耦接于一第二电压源,该比较器模块包含有一电流源模块、一第一电位调整电路模块、一第二电位调整电路模块以及一比较电路模块,其中,该电流源模块耦接于一第三电压源,并且用来产生一偏置电流;该第一电位调整电路模块耦接于该电流源模块与该第一电压源之间,并且用来接收该偏置电流,以及检测该第一电压源的一第一输入信号以产生一第三输入信号;该第二电位调整电路模块耦接于该电流源模块与该第二电压源之间,并且用来接收该偏置电流,以及检测该第二电压源的一第二输入信号以产生一第四输入信号;以及该比较电路模块耦接于该第一电位调整电路模块、该第二电位调整电路模块、该第一电压源、该第二电压源与该第三电压源之间,并且用来接收该第三输入信号与该第四输入信号以产生一输出信号,此外,该比较电路模块还包含有一第一开关模块以及一第二开关模块,其中,该第一开关模块耦接于该第三电压源,并且用来选择性地将该第三电压源耦接于一第一节点或一第二节点,其中该第一节点耦接于该输出端点;以及该第二开关模块耦接于该第一节点、该第二节点、该第一电位调整电路模块、该第二电位调整电路模块、该第一电压源与该第二电压源之间,此外,该第二开关模块又包含有一第一开关元件以及一第二开关元件,其中,该第一开关元件具有一控制端点耦接于该第一电位调整电路模块、一第一端点耦接于该第二电压源以及一第二端点耦接于该第一节点,并且该第一开关元件用来接收该第三输入信号;以及该第二开关元件具有一控制端点耦接于该第二电位调整电路模块、一第一端点耦接于该第一电压源以及一第二端点耦接于该第二节点,并且该第二开关元件用来接收该第四输入信号。
附图说明
图1表示的为依据公知技术的一种传统的液晶显示(LCD)面板的一驱动集成电路与一电路板的一简化方块示意图。
图2表示的为依据公知技术的一种传统的液晶显示面板的驱动集成电路与电路板的另一简化方块示意图。
图3表示的为依据公知技术的一种传统的液晶显示面板的驱动集成电路与电路板的又另一简化方块示意图。
图4表示的为本发明的一第一实施例的一电压电平箝制电路的简化方块示意图。
图5表示的为本发明的一第二实施例的电压电平箝制电路的简化方块示意图。
图6表示的为依据本发明的第一实施例以及第二实施例的电压电平箝制电路中的比较器模块的简化方块示意图。
图7表示的为依据图6中的比较器模块的一第一实施例的电路结构示意图。
图8表示的为依据图6中的比较器模块的一第二实施例的电路结构示意图。
主要元件符号说明
100:驱动集成电路
110:电路板
120:P型衬底
122:N型阱
124:寄生二极管
130:电荷泵
140:萧基特二极管
20:电压电平箝制电路
22:开关模块
24:缓冲放大器模块
30:驱动集成电路
32:寄生二极管
200:比较器模块
210:电流源模块
220:第一电位调整电路模块
222:第三开关元件
230:第二电位调整电路模块
232:第四开关元件
300:比较电路模块
310:第一节点
320:第二节点
330:第一开关模块
332:第五开关元件
334:第六开关元件
336:第七开关元件
338:第八开关元件
340:第二开关模块
342:第一开关元件
344:第二开关元件
322:第五开关元件
324:第六开关元件
N1:第一输入端点
N2:第二输入端点
具体实施方式
在本说明书以及权利要求范围当中使用了某些词汇来指称特定的元件,而所属领域中具有通常知识者应可理解,硬件制造商可能会用不同的名词来称呼同一个元件,本说明书及权利要求并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则,在通篇说明书及权利要求当中所提及的“包含有”为一开放式的用语,故应解释成“包含有但不限定于”,此外,“耦接”一词在此包含有任何直接及间接的电气连接手段,因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可以直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。
本发明有关于可以设置于一集成电路内部的一种电压电平箝制电路以及一种高速比较器模块,并且本说明书将会举例说明一些关于应用本发明的电压电平箝制电路以及比较器模块的实施例,但是在相关技术领域中具有通常知识者应该能了解到本发明的电压电平箝制电路以及比较器模块也可以应用于其他各种相似类型的集成电路中,而并不局限于以下的说明中所提供的特定实施例或是实现这些特定实施例的技术特征的特定电路结构。
一般而言,本发明的电压电平箝制电路以及比较器模块可以应用于任何种类的集成电路中,在本说明书中公开一种应用于液晶显示(LCD)面板的驱动集成电路(driver IC)中的电压电平箝制电路以及比较器模块,但这只是用于举例说明,而不是本发明的限制条件,此外,在不影响本发明技术公开的状况下,本说明书中将利用液晶显示面板的驱动集成电路作为一个例子来说明本发明的电压电平箝制电路以及比较器模块的详细结构与操作原理。
请参考图4,图4表示的为本发明的一第一实施例的一电压电平箝制电路20的简化方块示意图,其中电压电平箝制电路20设置于一液晶显示面板(未显示)的驱动集成电路30内部,并且驱动集成电路30包含有一寄生二极管32,耦接于一第一电压源V1(例如图1中的接地电压源AGND)以及一第二电压源V2(例如图1中的外部电压源VGL)之间,该第二电压源V2的电压电平于驱动集成电路30的一启动(start-up)操作期间中并非固定于一预定电压值。如图4所示,电压电平箝制电路20包含有一开关模块22以及一比较器模块200,其中,开关模块22耦接于第一电压源V1以及第二电压源V2之间,且并联于寄生二极管32;以及比较器模块200具有一输出端点耦接于开关模块、一第一输入端点N1耦接于第一电压源V1以及一第二输入端点N2耦接于第二电压源V2,并且比较器模块200用于比较第一电压源V1的电压电平与第二电压源V2的电压电平以产生一输出信号Sout,并将输出信号Sout传送至开关模块22以控制开关模块22的导通状态来选择性地箝制第二电压源V2的电压电平,其中,当第一电压源V1的电压电平小于第二电压源V2的电压电平时,比较器模块200产生输出信号Sout来导通开关模块22以箝制第二电压源V2的电压电平,以及当第一电压源V1的电压电平不小于第二电压源V2的电压电平时,比较器模块200所产生的输出信号Sout关断开关模块22。然而,在此请注意,上述的实施例仅作为本发明的举例说明,而不是本发明的限制条件,举例来说,在本发明的其他实施例中,电压电平箝制电路20也可以设计为当第一电压源V1的电压电平大于第二电压源V2的电压电平时,比较器模块200产生输出信号Sout来导通开关模块22以箝制第二电压源V2的电压电平,以及当第一电压源V1的电压电平不大于第二电压源V2的电压电平时,比较器模块200所产生的输出信号Sout关断开关模块22,无论如何,凡是只要可以达到本发明所公开的可以设置于一集成电路内部的一种电压电平箝制电路所具有的性能与作用,各种等效变化都应属于本发明的涵盖范围。
此外,在本发明的一第二实施例中,电压电平箝制电路20也可以还包含有一缓冲放大器模块24,请参考图5,图5表示的为本发明的第二实施例的电压电平箝制电路20的简化方块示意图。如图5所示,缓冲放大器模块24耦接于开关模块22以及比较器模块200之间,并且用于放大输出信号Sout以产生一放大输出信号Sa,以及将放大输出信号Sa传送至开关模块22,但是在此请注意,上述的实施例仅作为本发明的举例说明,而不是本发明的限制条件。接着,本说明书将在以下段落中举例说明关于本发明的第一实施例以及第二实施例的电压电平箝制电路20中的比较器模块200。
请参考图6,图6表示的为依据本发明的第一实施例以及第二实施例的电压电平箝制电路20中的比较器模块200的简化方块示意图。如图6所示,比较器模块200包含有一电流源模块210、一第一电位调整电路模块220、一第二电位调整电路模块230以及一比较电路模块300,其中,电流源模块210耦接于一第三电压源V3,并且用来产生一偏置电流I;第一电位调整电路模块220耦接于电流源模块210与第一电压源V1之间,并且用来接收偏置电流I,以及检测第一电压源V1的一第一输入信号S1以产生一第三输入信号S3;第二电位调整电路模块230耦接于电流源模块210与第二电压源V2之间,并且用来接收偏置电流I,以及检测第二电压源V2的一第二输入信号S2以产生一第四输入信号S4;以及比较电路模块300耦接于第一电位调整电路模块220、第二电位调整电路模块230、第一电压源V1、第二电压源V2与第三电压源V3之间,并且用来接收第三输入信号S3与第四输入信号S4以产生一输出信号Sout。
此外,比较电路模块300还包含有一第一开关模块330以及一第二开关模块340,其中,第一开关模块330耦接于第三电压源V3,并且用来选择性地将第三电压源V3耦接于一第一节点310或一第二节点320,其中第一节点310耦接于输出端点;以及第二开关模块340耦接于第一节点310、第二节点320、第一电位调整电路模块220、第二电位调整电路模块230、第一电压源V1与第二电压源V2之间,此外,第二开关模块340又包含有一第一开关元件342以及一第二开关元件344,而在本实施例中,第一开关元件342以及第二开关元件344均为N型场效应晶体管(例如NMOS场效应晶体管),其中,第一开关元件342具有一控制端点(亦即栅极)耦接于第一电位调整电路模块220、一第一端点(亦即源极)耦接于第二电压源V2以及一第二端点(亦即漏极)耦接于第一节点310,并且第一开关元件342用来接收第三输入信号S3;以及第二开关元件344具有一控制端点(亦即栅极)耦接于第二电位调整电路模块230、一第一端点(亦即源极)耦接于第一电压源V1以及一第二端点(亦即漏极)耦接于第二节点320,并且第二开关元件344用来接收第四输入信号S4。然而,在此请注意,上述的实施例仅作为本发明的举例说明,而不是本发明的限制条件,举例来说,在本发明的其他实施例中,第一开关元件342以及第二开关元件344也可以均为P型场效应晶体管(例如PMOS场效应晶体管)。接着,本说明书将在以下段落中举例说明关于本发明的比较器模块200的详细的电路结构与操作方式。
请参考图7,图7表示的为依据图6中的比较器模块200的一第一实施例的电路结构示意图。如图7所示,第一电位调整电路模块220可以包含有一第三开关元件222,而第二电位调整电路模块230可以包含有一第四开关元件232,以及第一开关模块330另耦接于第一电位调整电路模块220与第二电位调整电路模块230之间,并且第一开关模块330可以包含有一第五开关元件332、一第六开关元件334、一第七开关元件336以及一第八开关元件338,此外,在本实施例的电路结构中,第一开关元件342、第二开关元件344、第三开关元件222以及第四开关元件232均为N型场效应晶体管(例如NMOS场效应晶体管),并且第五开关元件332、第六开关元件334、第七开关元件336以及第八开关元件338均为P型场效应晶体管(例如PMOS场效应晶体管),其中,第三开关元件222具有一控制端点(亦即栅极)耦接于第一开关元件342的控制端点、一第一端点(亦即源极)耦接于第一电压源V1以及一第二端点(亦即漏极)耦接于电流源模块210与第三开关元件222本身的该控制端点,以及第四开关元件232具有一控制端点(亦即栅极)耦接于第二开关元件344的控制端点、一第一端点(亦即源极)耦接于第二电压源V2以及一第二端点(亦即漏极)耦接于电流源模块210与第四开关元件232本身的该控制端点,而第五开关元件332具有一控制端点(亦即栅极)耦接于第一节点310、一第一端点(亦即源极)耦接于第三电压源V3以及一第二端点(亦即漏极)耦接于第八开关元件338的第一端点,以及第六开关元件334具有一控制端点(亦即栅极)耦接于第二节点320、一第一端点(亦即源极)耦接于第三电压源V3以及一第二端点(亦即漏极)耦接于第七开关元件336的第一端点,以及第七开关元件336具有一控制端点(亦即栅极)耦接于第三开关元件222的控制端点、一第一端点(亦即源极)耦接于第六开关元件334的第二端点以及一第二端点(亦即漏极)耦接于第一节点310,以及第八开关元件338具有一控制端点(亦即栅极)耦接于第四开关元件232的控制端点、一第一端点(亦即源极)耦接于第五开关元件332的第二端点以及一第二端点(亦即漏极)耦接于第二节点320,此外,电流源模块210可以包含有一电流镜像电路(未显示)以及一电阻单元(未显示),但是由于利用该电流镜像电路以及该电阻单元来实现一电流源模块为公知技术,所以为了简洁起见,在此不多加赘述。
然而,在此请注意,上述的实施例仅作为本发明的举例说明,而不是本发明的限制条件,举例来说,在本发明的另一实施例中,第一开关元件342、第二开关元件344、第三开关元件222以及第四开关元件232可以被置换为P型场效应晶体管(例如PMOS场效应晶体管),而第五开关元件332、第六开关元件334、第七开关元件336以及第八开关元件338则可以被置换为N型场效应晶体管(例如NMOS场效应晶体管),无论如何,凡是只要可以达到本发明所公开的一种高速比较器模块所具有的性能与作用,则其各种等效变化都应属于本发明的涵盖范围。
请参考图8,图8表示的为依据图6中的比较器模块200的一第二实施例的电路结构示意图。如图8所示,由于在比较器模块200的第二实施例中,除了第一开关模块330中的电路元件之外,其他部分的电路元件均与比较器模块200的第一实施例相同,所以就不在此赘述相同部分的电路元件,而第一开关模块330可以包含有一第五开关元件322以及一第六开关元件324,此外,在本实施例的电路结构中,第一开关元件342、第二开关元件344、第三开关元件222以及第四开关元件232均为N型场效应晶体管(例如NMOS场效应晶体管),并且第五开关元件322以及第六开关元件324均为P型场效应晶体管(例如PMOS场效应晶体管),其中,第五开关元件322其具有一控制端点(亦即栅极)耦接于第一节点310、一第一端点(亦即源极)耦接于第三电压源V3以及一第二端点(亦即漏极)耦接于第二节点320;以及第六开关元件324其具有一控制端点(亦即栅极)耦接于第二节点320、一第一端点(亦即源极)耦接于第三电压源V3点以及一第二端点(亦即漏极)耦接于第一节点310。
然而,在此请注意,上述的实施例也是仅作为本发明的举例说明,而不是本发明的限制条件,举例来说,在本发明的另一实施例中,第一开关元件342、第二开关元件344、第三开关元件222以及第四开关元件232可以被置换为P型场效应晶体管(例如PMOS场效应晶体管),而第五开关元件322以及第六开关元件324则可以被置换为N型场效应晶体管(例如NMOS场效应晶体管),无论如何,凡是只要可以达到本发明所公开的一种高速比较器模块所具有的性能与作用,则其各种等效变化都应属于本发明的涵盖范围。
综上所述,本发明所公开的电压电平箝制电路可以设置于一集成电路内部,因此能够减少该集成电路外部的元件,并且同时可以解决该集成电路内部的栓锁现象(latchup),以避免该集成电路的损坏(例如可以解决一驱动集成电路内部的一P型衬底受到过高的顺向偏压而产生的栓锁现象,以避免该驱动集成电路的损坏),所以本发明所公开的电压电平箝制电路可以降低该集成电路的产品成本以及提升该集成电路的竞争力。另外,在本发明所公开的高速比较器模块200中,由于第一开关元件342以及第二开关元件344的第一端点(亦即源极)分别耦接于不同的第二电压源V2以及第一电压源V1,而不像一传统的比较器模块将第一开关元件342以及第二开关元件344的源极耦接于相同的第一电压源V1,如此一来,第一开关元件342以及第二开关元件344的电压变化就会比该传统的比较器模块大两倍,所以本发明所公开的高速比较器模块200的操作速度很明显地会比该传统的比较器模块快很多。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所进行的等效变化与修改,皆应属本发明的涵盖范围。
Claims (22)
1.一种电压电平箝制电路,设置于一集成电路内部,该集成电路包含有一寄生二极管,耦接于一第一电压源与一第二电压源之间,该第二电压源的电压电平于该集成电路的一特定操作期间中并非固定于一预定电压值,该电压电平箝制电路包含有:
一开关模块,耦接于该第一电压源与该第二电压源之间,且并联于该寄生二极管;以及
一比较器模块,具有一输出端点耦接于该开关模块、一第一输入端点耦接于该第一电压源以及一第二输入端点耦接于该第二电压源,且该比较器模块用于比较该第一电压源的电压电平与该第二电压源的电压电平以产生一输出信号,并将该输出信号传送至该开关模块以控制该开关模块的导通状态来选择性地箝制该第二电压源的电压电平。
2.如权利要求1所述的电压电平箝制电路,其中当该第一电压源的电压电平小于该第二电压源的电压电平时,该比较器模块产生该输出信号来导通该开关模块以箝制该第二电压源的电压电平,以及当该第一电压源的电压电平不小于该第二电压源的电压电平时,该比较器模块所产生的该输出信号关断该开关模块。
3.如权利要求1所述的电压电平箝制电路,其中当该第一电压源的电压电平大于该第二电压源的电压电平时,该比较器模块产生该输出信号来导通该开关模块以箝制该第二电压源的电压电平,以及当该第一电压源的电压电平不大于该第二电压源的电压电平时,该比较器模块所产生的该输出信号关断该开关模块。
4.如权利要求1所述的电压电平箝制电路,还包含有:
一缓冲放大器模块,耦接于该开关模块与该比较器模块之间,用于放大该输出信号以产生一放大输出信号,并将该放大输出信号传送至该开关模块。
5.如权利要求1所述的电压电平箝制电路,其中该比较器模块包含有:
一电流源模块,耦接于一第三电压源,用来产生一偏置电流;
一第一电位调整电路模块,耦接于该电流源模块与该第一电压源之间,用来接收该偏置电流,并检测该第一电压源的一第一输入信号以产生一第三输入信号;
一第二电位调整电路模块,耦接于该电流源模块与该第二电压源之间,用来接收该偏置电流,并检测该第二电压源的一第二输入信号以产生一第四输入信号;以及
一比较电路模块,耦接于该第一电位调整电路模块、该第二电位调整电路模块、该第一电压源、该第二电压源与该第三电压源之间,用来接收该第三输入信号与该第四输入信号以产生该输出信号,该比较电路模块包含有:
一第一开关模块,耦接于该第三电压源,用来选择性地将该第三电压源耦接于一第一节点或一第二节点,其中该第一节点耦接于该输出端点;以及
一第二开关模块,耦接于该第一节点、该第二节点、该第一电位调整电路模块、该第二电位调整电路模块、该第一电压源与该第二电压源之间,该第二开关模块包含有:
一第一开关元件,具有一控制端点耦接于该第一电位调整电路模块、一第一端点耦接于该第二电压源以及一第二端点耦接于该第一节点,该第一开关元件用来接收该第三输入信号;以及
一第二开关元件,具有一控制端点耦接于该第二电位调整电路模块、一第一端点耦接于该第一电压源以及一第二端点耦接于该第二节点,该第二开关元件用来接收该第四输入信号。
6.如权利要求5所述的电压电平箝制电路,其中该第一电位调整电路模块包含有:
一第三开关元件,具有一控制端点耦接于该第一开关元件的该控制端点、一第一端点耦接于该第一电压源以及一第二端点耦接于该电流源模块与该第三开关元件的该控制端点;以及
该第二电位调整电路模块包含有:
一第四开关元件,具有一控制端点耦接于该第二开关元件的该控制端点、一第一端点耦接于该第二电压源以及一第二端点耦接于该电流源模块与该第四开关元件的该控制端点。
7.如权利要求5所述的电压电平箝制电路,其中该第一开关模块另耦接于该第一电位调整电路模块与该第二电位调整电路模块之间,且该第一开关模块包含有:
一第五开关元件,其具有一控制端点耦接于该第一节点、一第一端点耦接于该第三电压源以及一第二端点;
一第六开关元件,其具有一控制端点耦接于该第二节点、一第一端点耦接于该第三电压源以及一第二端点;
一第七开关元件,其具有一控制端点耦接于该第一电位调整电路模块、一第一端点耦接于该第六开关元件的该第二端点以及一第二端点耦接于该第一节点;以及
一第八开关元件,其具有一控制端点耦接于该第二电位调整电路模块、一第一端点耦接于该第五开关元件的该第二端点以及一第二端点耦接于该第二节点。
8.如权利要求7所述的电压电平箝制电路,其中该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件、该第六开关元件、该第七开关元件以及该第八开关元件均为晶体管。
9.如权利要求8所述的电压电平箝制电路,其中该第一开关元件、该第二开关元件、该第三开关元件以及该第四开关元件均为N型场效应晶体管,并且该第五开关元件、该第六开关元件、该第七开关元件以及该第八开关元件均为P型场效应晶体管。
10.如权利要求5所述的电压电平箝制电路,其中该第一开关模块包含有:
一第五开关元件,其具有一控制端点耦接于该第一节点、一第一端点耦接于该第三电压源以及一第二端点耦接于该第二节点;以及
一第六开关元件,其具有一控制端点耦接于该第二节点、一第一端点耦接于该第三电压源以及一第二端点耦接于该第一节点。
11.如权利要求10所述的电压电平箝制电路,其中该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件以及该第六开关元件均为晶体管。
12.如权利要求11所述的电压电平箝制电路,其中该第一开关元件、该第二开关元件、该第三开关元件以及该第四开关元件均为N型场效应晶体管,并且该第五开关元件以及该第六开关元件均为P型场效应晶体管。
13.如权利要求5所述的电压电平箝制电路,其中该电流源模块包含有一电流镜像电路以及一电阻单元。
14.一种比较器模块,具有一输出端点、一第一输入端点耦接于一第一电压源以及一第二输入端点耦接于一第二电压源,该比较器模块包含有:
一电流源模块,耦接于一第三电压源,用来产生一偏置电流;
一第一电位调整电路模块,耦接于该电流源模块与该第一电压源之间,用来接收该偏置电流,并检测该第一电压源的一第一输入信号以产生一第三输入信号;
一第二电位调整电路模块,耦接于该电流源模块与该第二电压源之间,用来接收该偏置电流,并检测该第二电压源的一第二输入信号以产生一第四输入信号;以及
一比较电路模块,耦接于该第一电位调整电路模块、该第二电位调整电路模块、该第一电压源、该第二电压源与该第三电压源之间,用来接收该第三输入信号与该第四输入信号以产生一输出信号,该比较电路模块包含有:
一第一开关模块,耦接于该第三电压源,用来选择性地将一第三电压源耦接于一第一节点或一第二节点,其中该第一节点耦接于该输出端点;以及
一第二开关模块,耦接于该第一节点、该第二节点、该第一电位调整电路模块、该第二电位调整电路模块、该第一电压源与该第二电压源之间,该第二开关模块包含有:
一第一开关元件,具有一控制端点耦接于该第一电位调整电路模块、一第一端点耦接于该第二电压源以及一第二端点耦接于该第一节点,该第一开关元件用来接收该第三输入信号;以及
一第二开关元件,具有一控制端点耦接于该第二电位调整电路模块、一第一端点耦接于该第一电压源以及一第二端点耦接于该第二节点,该第二开关元件用来接收该第四输入信号。
15.如权利要求14所述的比较器模块,其中该第一电位调整电路模块包含有:
一第三开关元件,具有一控制端点耦接于该第一开关元件的该控制端点、一第一端点耦接于该第一电压源以及一第二端点耦接于该电流源模块与该第三开关元件的该控制端点;以及
该第二电位调整电路模块包含有:
一第四开关元件,具有一控制端点耦接于该第二开关元件的该控制端点、一第一端点耦接于该第二电压源以及一第二端点耦接于该电流源模块与该第四开关元件的该控制端点。
16.如权利要求14所述的比较器模块,其中该第一开关模块另耦接于该第一电位调整电路模块与该第二电位调整电路模块之间,且该第一开关模块包含有:
一第五开关元件,其具有一控制端点耦接于该第一节点、一第一端点耦接于该第三电压源以及一第二端点;
一第六开关元件,其具有一控制端点耦接于该第二节点、一第一端点耦接于该第三电压源以及一第二端点;
一第七开关元件,其具有一控制端点耦接于该第一电位调整电路模块、一第一端点耦接于该第六开关元件的该第二端点以及一第二端点耦接于该第一节点;以及
一第八开关元件,其具有一控制端点耦接于该第二电位调整电路模块、一第一端点耦接于该第五开关元件的该第二端点以及一第二端点耦接于该第二节点。
17.如权利要求16所述的比较器模块,其中该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件、该第六开关元件、该第七开关元件以及该第八开关元件均为晶体管。
18.如权利要求17所述的比较器模块,其中该第一开关元件、该第二开关元件、该第三开关元件以及该第四开关元件均为N型场效应晶体管,并且该第五开关元件、该第六开关元件、该第七开关元件以及该第八开关元件均为P型场效应晶体管。
19.如权利要求14所述的比较器模块,其中该第一开关模块包含有:
一第五开关元件,其具有一控制端点耦接于该第一节点、一第一端点耦接于该第三电压源以及一第二端点耦接于该第二节点;以及
一第六开关元件,其具有一控制端点耦接于该第二节点、一第一端点耦接于该第三电压源以及一第二端点耦接于该第一节点。
20.如权利要求19所述的比较器模块,其中该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件以及该第六开关元件均为晶体管。
21.如权利要求20所述的比较器模块,其中该第一开关元件、该第二开关元件、该第三开关元件以及该第四开关元件均为N型场效应晶体管,并且该第五开关元件以及该第六开关元件均为P型场效应晶体管。
22.如权利要求21所述的比较器模块,其中该电流源模块包含有一电流镜像电路以及一电阻单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101612541A CN101399525B (zh) | 2007-09-25 | 2007-09-25 | 电压电平箝制电路与比较器模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101612541A CN101399525B (zh) | 2007-09-25 | 2007-09-25 | 电压电平箝制电路与比较器模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101399525A true CN101399525A (zh) | 2009-04-01 |
CN101399525B CN101399525B (zh) | 2010-07-07 |
Family
ID=40517839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101612541A Expired - Fee Related CN101399525B (zh) | 2007-09-25 | 2007-09-25 | 电压电平箝制电路与比较器模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101399525B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105264670A (zh) * | 2013-06-03 | 2016-01-20 | 曼珀斯有限公司 | 具有改进的晶体管关断控制方法的有源二极管 |
CN110120196A (zh) * | 2019-04-04 | 2019-08-13 | 深圳市华星光电半导体显示技术有限公司 | 电平转换控制电路与阵列基板驱动电路 |
CN113192450A (zh) * | 2021-04-27 | 2021-07-30 | 京东方科技集团股份有限公司 | 一种显示装置以及使用方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2419612A1 (fr) * | 1978-03-07 | 1979-10-05 | Sundstrand Data Control | Circuit conformateur de signaux electriques |
FR2797119B1 (fr) * | 1999-07-30 | 2001-08-31 | St Microelectronics Sa | Dispositif de commande d'un commutateur haute tension de type translateur |
US6774675B1 (en) * | 2003-06-24 | 2004-08-10 | Fairchild Semiconductor Corporation | Bus hold circuit with power-down and over-voltage tolerance |
JP2006332731A (ja) * | 2005-05-23 | 2006-12-07 | Nagasaki Institute Of Applied Science | Cmosラッチ式コンパレータ |
-
2007
- 2007-09-25 CN CN2007101612541A patent/CN101399525B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105264670A (zh) * | 2013-06-03 | 2016-01-20 | 曼珀斯有限公司 | 具有改进的晶体管关断控制方法的有源二极管 |
CN110120196A (zh) * | 2019-04-04 | 2019-08-13 | 深圳市华星光电半导体显示技术有限公司 | 电平转换控制电路与阵列基板驱动电路 |
CN113192450A (zh) * | 2021-04-27 | 2021-07-30 | 京东方科技集团股份有限公司 | 一种显示装置以及使用方法 |
CN113192450B (zh) * | 2021-04-27 | 2023-10-31 | 京东方科技集团股份有限公司 | 一种显示装置以及使用方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101399525B (zh) | 2010-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432922B2 (en) | Source driver and source driving method | |
KR102080730B1 (ko) | 양방향 스캐닝 게이트 구동 회로 | |
KR100438205B1 (ko) | 구동회로, 충전/방전회로 및 액정표시장치 | |
JP4901445B2 (ja) | 駆動回路及びこれを用いた半導体装置 | |
EP1030288B1 (en) | Power generator circuit and liquid crystal display device using the circuit | |
US7659754B2 (en) | CMOS power switching circuit usable in DC-DC converter | |
US10319324B2 (en) | Shift registers, driving methods, gate driving circuits and display apparatuses with reduced shift register output signal voltage switching time | |
US7952415B2 (en) | Level shift circuit and display device having the same | |
JP5089775B2 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
EP3723079B1 (en) | Shift register, gate driving circuit and driving method, and display apparatus | |
US10270363B2 (en) | CMOS inverter circuit that suppresses leakage currents | |
EP1030288A2 (en) | Power generator circuit, power generating method and liquid crystal display device using the circuit and/or the method | |
JP2007108680A (ja) | 電流駆動能力の調整が可能な液晶ディスプレイパネル用のゲートドライバ | |
CN101399525B (zh) | 电压电平箝制电路与比较器模块 | |
US7486267B2 (en) | Output devices and display devices utilizing same | |
EP2650881A1 (en) | Electronic device and method for low leakage switching | |
US7511556B2 (en) | Multi-function circuit module having voltage level shifting function and data latching function | |
US20120013386A1 (en) | Level shifter | |
KR100296787B1 (ko) | 액정표시장치용러쉬커런트방지회로 | |
US8125267B2 (en) | Bias voltage generation to protect input/output (IO) circuits during a failsafe operation and a tolerant operation | |
JP2009017546A (ja) | レベルシフタ、界面駆動回路及び映像表示系統 | |
US20110181341A1 (en) | Push-pull driver circuit | |
US20090128215A1 (en) | Level shifter, interface driving circuit and image displaying system | |
CN110322828B (zh) | 像素驱动电路及其驱动方法、以及显示装置 | |
JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100707 Termination date: 20140925 |
|
EXPY | Termination of patent right or utility model |