CN101399167A - 硅纳米线装配的方法 - Google Patents

硅纳米线装配的方法 Download PDF

Info

Publication number
CN101399167A
CN101399167A CNA2008101166916A CN200810116691A CN101399167A CN 101399167 A CN101399167 A CN 101399167A CN A2008101166916 A CNA2008101166916 A CN A2008101166916A CN 200810116691 A CN200810116691 A CN 200810116691A CN 101399167 A CN101399167 A CN 101399167A
Authority
CN
China
Prior art keywords
silicon
assembling
nano
silicon nanowires
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101166916A
Other languages
English (en)
Other versions
CN101399167B (zh
Inventor
姜岩峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
North China University of Technology
Original Assignee
North China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North China University of Technology filed Critical North China University of Technology
Priority to CN2008101166916A priority Critical patent/CN101399167B/zh
Publication of CN101399167A publication Critical patent/CN101399167A/zh
Application granted granted Critical
Publication of CN101399167B publication Critical patent/CN101399167B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Silicon Compounds (AREA)

Abstract

本发明公开了一种硅纳米线装配的方法，通过温度场的控制，应用硅纳米线在温度场中具有自组织的特性，能够用来装配平行的纳米线；硅纳米线通过稀磁杂化的方法，使之具有弱磁性，然后通过外加磁场控制的方法进行正交装配。既能装配互相平行的硅纳米线，也能采用多层技术装配正交的纳米线，使构成网格式的纳米线阵列，装配效果好，可以用于装配大规模的纳米线阵列。

Description

硅纳米线装配的方法
技术领域
本发明涉及一种微电子技术，尤其涉及一种硅纳米线装配的方法。
背景技术
目前，平面型硅器件特征尺寸的不断缩小，推动了微电子学器件和电路性能和集成度的提高，实际上，今天的微电子学领域硅器件的特征尺寸已经在100nm以下，已经是真正意义上的“纳米电子学”。针对纳米尺寸的器件，目前有两种制造方法：一种是自上而下(top-down)的方法，另一种是自底向上(bottom-up)的方法。
目前应用广泛的纳米结构包括纳米带、纳米线、纳米颗粒、量子点等，纳米线是指对应的横向尺寸被限制在100纳米之内，纵向尺寸没有限制的一维结构。这种尺度上，量子效应很显著，因此也被称作″量子线″。根据组成材料的不同，纳米线可分为不同的类型，包括金属纳米线(如：Ni，Pt，Au等)，半导体纳米线(如：InP，Si，GaN等)和绝缘体纳米线(如：SiO2，TiO2等)。典型的纳米线的长宽比在1000以上，这种结构的纳米线具有许多特殊的性质，在纳电子领域，纳米线可以做为量子器件的连线、场发射器和生物分子纳米传感器等，也可以被用来制作超小电路。
其中，单晶结构的硅纳米线(SiNW)在纳米电子学和太阳能纳米能源等方面表现出潜在的应用优势，如，SiNW-FET具有高跨导和低关态电流，证明是最有应用前景的纳米器件，其关键器件参数优于平面硅FET(场效应管)器件，在同样掺杂浓度下，p型SiNW-FET的空穴迁移率比平面硅FET器件高一个数量级；另外，在能源转换领域，尤其在热电转换方面，SiNW材料的塞贝克系数和热导率等指标均优于对应体材料一个数量级以上。
现有技术中，对以上性能优越的硅纳米线结构和器件的装配方法，一般是自底向上的方法，首先用化学或物理方法制造出纳米结构，然后用一定装配方法将这些结构按特定要求装配成器件和电路。这就需要能够有效控制纳米线在衬底上的位置、方向等，使纳米线能够按照预先设计的模式放置和排列。
目前小规模的硅纳米线阵列装配技术主要有催化剂对准法、电场对准法、流体装配法、Langmuir-Blodgett装配法、合金分解法等方法。
上述现有技术至少存在以下缺点：
装配效果不理想，只能装配小规模的纳米线阵列。
发明内容
本发明的目的是提供一种装配效果好，可以用于装配大规模的纳米线阵列的硅纳米线装配的方法。
本发明的目的是通过以下技术方案实现的：
本发明的硅纳米线装配的方法，包括硅纳米线的平行装配，其特征在于，将多条硅纳米线置于温度场中，所述多条硅纳米线沿所述温度场的方向平行排列，形成平行硅纳米线阵列。
由上述本发明提供的技术方案可以看出，本发明所述的硅纳米线装配的方法，由于将多条硅纳米线置于温度场中，在温度场的作用下，多条硅纳米线沿温度场的方向平行排列，形成平行硅纳米线阵列。装配效果好，可以用于装配大规模的纳米线阵列。
附图说明
图1为本发明中通过温度场安装平行阵列硅纳米线的示意图；
图2为本发明中通过磁场安装正交阵列硅纳米线的示意图；
图3为本发明中掺Fe的Si0.95Fe0.05纳米线在温度为300K下的磁滞回线示意图。
具体实施方式
本发明的硅纳米线装配的方法，其较佳的具体实施方式是，包括硅纳米线的平行装配。
硅纳米线的平行装配方法如图1所示，将多条硅纳米线置于温度场中，多条硅纳米线在温度场的作用下，沿温度场的方向平行排列，形成平行硅纳米线阵列。
温度场可以由热端和冷端形成，通过热端与冷端之间的温度差形成需要的温度场。可用于安装硅纳米线的直径为4.9nm±1.0nm、9.7nm±1.5nm、19.8±2.0nm、30nm±3nm，等各种规格的硅纳米线。
本发明的硅纳米线装配的方法，还包括硅纳米线的正交装配。
硅纳米线的正交装配方法如图2所示，将一条或多条稀磁硅纳米线置于磁场中，稀磁硅纳米线在磁场的作用下，沿磁场的方向排列，形成与上述平行硅纳米线阵列垂直的正交阵列。
其中，稀磁硅纳米线的制作方法可以是，在硅纳米线的生长过程中掺杂Fe元素，并在生长后进行退火处理和磁性激活处理，形成稀磁硅纳米线。也可以采用其它的方法形成稀磁硅纳米线。
稀磁硅纳米线可以为核-鞘型结构，核-鞘型结构包括芯部的核和外层的鞘，Fe元素可以参杂于外层的鞘中。Fe元素的参杂浓度可以小于或等于5％。
本发明的硅纳米线装配的方法可以适用于p型纳米线和n型纳米线。可以适用于硅纳米线的平行阵列或垂直正交阵列的装配，也可以用于硅纳米线的斜交阵列的装配。
目前对大面积SiNW的装配要求，一般是平行阵列或垂直正交阵列这两种情况，例如，在SiNW太阳能电池阵列中，需要数以万计的纳米线平行排列，并且p型和n型纳米线交叉连接；在SiNW组成的纳米电路中，也需要不同纳米线之间平行或正交。
本发明中硅纳米线平行装配方法的原理是，硅纳米线在温度场的作用下，具有自组织的特性。
在通过金属催化CVD(化学气相淀积)法生长硅纳米线的过程中，原各纳米线能够平行生长，但在生长过程中，由于各种因素的影响，包括金颗粒的形状、位置等，如果生长纳米线较长，则纳米线很难保持彼此之间的平行关系。
本发明可以通过温度场的控制来克服硅纳米线之间不平行的问题。把生长后的纳米线(放在一个温度场中，当温度梯度达到一定时，纳米线出现一种自组织现象，彼此向平行方向移动，直至彼此平行。生长出来的大面积平行硅纳米线阵列，能够做到的对准面积达1.5平方厘米或者更大。
不同的硅纳米线对温度场的敏感程度不同，比如，对n型纳米线和p型纳米线，所对应的温度场的敏感程度不同。因此具体装配过程中，硅纳米线的温度场可以根据硅纳米线的直径、距离和掺杂等因素进行控制，
本发明中，用磁场控制的方法进行硅纳米线正交装配方法的原理是，在外加磁场的作用下，具有微磁特性的纳米线具有自装配的特性。
在生长硅纳米线的过程中掺杂Fe元素，生长的硅纳米线(Si:FeNW)经过适当退火处理和磁性激活等处理，表现出了一定的微磁性，形成稀磁硅纳米线。
如图3所示，为掺Fe的Si0.95Fe0.05硅纳米线在温度为300K下的磁滞回线，可以证明，该纳米线具有微磁性。
本发明中的硅纳米线可以采用金属催化CVD(化学气相淀积)法生长，也可以采用其它的方法生长。具体可以选择玻璃为衬底，首先溅射一层厚度为20纳米的金层，通过化学腐蚀方法，使之形成直径为5nm(4.9nm±1.0nm)、10nm(9.7nm±1.5nm)、20nm(19.8±2.0nm)、30nm(30nm±3nm)金纳米团簇，然后在435-460℃，使用硅烷作为硅反应物生长SiNW，生长过程中，使用氢气作为管道中的气体，能够有效降低所生长出的纳米线的表面粗糙度。
本发明中，在稀磁硅纳米线的生长过程中，掺入Fe离子，采用的方法是“核-鞘法”，先按照金属催化CVD法生长硅纳米线作为核，然后降低生长温度，通过调整硅烷和氧化铁的含量，将其混合物作为“鞘”，共同构成“核-鞘”结构的稀磁半导体纳米线。
本发明通过外加磁场方法，能够达到控制稀磁硅纳米线移动的目的。不但能将纳米线对齐，还能够提高集成度。当鞘中铁离子的含量为5％以下的情况下，在垂直于其顺磁方向上会存在排斥力，该排斥力同样来源于磁场，但对于控制装配密度无疑会是有用的，利用这一排斥力和外加磁场相结合的方法，可以控制集成度。
本发明是利用温度场及磁场控制的方法进行硅纳米线的装配，通过温度场的控制，利用硅纳米线在温度场中具有自组织的特性，能够用来装配平行的纳米线；硅纳米线通过稀磁杂化的方法，使之具有弱磁性，然后通过外加磁场控制的方法进行装配。既能装配互相平行的硅纳米线，也能采用多层技术装配正交的纳米线，使构成网格式的纳米线阵列，为今后开展自底向上的纳米集成电路的制造技术打下基础。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (8)

1、一种硅纳米线装配的方法，包括硅纳米线的平行装配，其特征在于，将多条硅纳米线置于温度场中，所述多条硅纳米线沿所述温度场的方向平行排列，形成平行硅纳米线阵列。
2、根据权利要求1所述的硅纳米线装配的方法，其特征在于，包括热端和冷端，所述热端与冷端之间形成所述的温度场。
3、根据权利要求1所述的硅纳米线装配的方法，其特征在于，所述硅纳米线的直径为以下尺寸中的一种或多种：4.9nm±1.0nm、9.7nm±1.5nm、19.8±2.0nm、30nm±3nm。
4、根据权利要求1、2或3所述的硅纳米线装配的方法，其特征在于，还包括硅纳米线的正交装配，所述硅纳米线的正交装配包括将一条或多条稀磁硅纳米线置于磁场中，所述稀磁硅纳米线沿所述磁场的方向排列，形成与所述平行硅纳米线阵列垂直的正交阵列。
5、根据权利要求4所述的硅纳米线装配的方法，其特征在于，所述稀磁硅纳米线在生长过程中掺杂Fe元素，并在生长后进行退火处理和磁性激活处理。
6、根据权利要求4所述的硅纳米线装配的方法，其特征在于，所述稀磁硅纳米线为核-鞘型结构，所述核-鞘型结构包括芯部的核和外层的鞘，所述Fe元素参杂于所述外层的鞘中。
7、根据权利要求4所述的硅纳米线装配的方法，其特征在于，所述Fe元素的参杂浓度小于或等于5％。
8、根据权利要求4所述的硅纳米线装配的方法，其特征在于，所述硅纳米线和稀磁硅纳米线分别包括p型纳米线或n型纳米线的一种或两种。
CN2008101166916A 2008-07-15 2008-07-15 硅纳米线装配的方法 Expired - Fee Related CN101399167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101166916A CN101399167B (zh) 2008-07-15 2008-07-15 硅纳米线装配的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101166916A CN101399167B (zh) 2008-07-15 2008-07-15 硅纳米线装配的方法

Publications (2)

Publication Number Publication Date
CN101399167A true CN101399167A (zh) 2009-04-01
CN101399167B CN101399167B (zh) 2010-04-14

Family

ID=40517619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101166916A Expired - Fee Related CN101399167B (zh) 2008-07-15 2008-07-15 硅纳米线装配的方法

Country Status (1)

Country Link
CN (1) CN101399167B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101817643B (zh) * 2010-01-06 2012-12-19 北方工业大学 硅纳米线掺杂方法
CN106876520A (zh) * 2017-01-22 2017-06-20 杭州电子科技大学 控制硅纳米线走向的装置
CN109132996A (zh) * 2018-10-12 2019-01-04 聊城大学 一种周期有序的磁性纳米线阵列的快速沉积方法
CN113659064A (zh) * 2020-05-12 2021-11-16 华为技术有限公司 热电器件及热电装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262692C (zh) * 2003-08-27 2006-07-05 北京大学 一种硅纳米线及其制备方法
CN100560811C (zh) * 2004-08-28 2009-11-18 清华大学 硅纳米线结构及其生长方法
CN1951799A (zh) * 2005-10-20 2007-04-25 鸿富锦精密工业（深圳）有限公司 一种金属纳米线阵列的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101817643B (zh) * 2010-01-06 2012-12-19 北方工业大学 硅纳米线掺杂方法
CN106876520A (zh) * 2017-01-22 2017-06-20 杭州电子科技大学 控制硅纳米线走向的装置
CN106876520B (zh) * 2017-01-22 2019-01-15 杭州电子科技大学 控制硅纳米线走向的装置
CN109132996A (zh) * 2018-10-12 2019-01-04 聊城大学 一种周期有序的磁性纳米线阵列的快速沉积方法
CN109132996B (zh) * 2018-10-12 2020-11-13 聊城大学 一种周期有序的磁性纳米线阵列的快速沉积方法
CN113659064A (zh) * 2020-05-12 2021-11-16 华为技术有限公司 热电器件及热电装置
CN113659064B (zh) * 2020-05-12 2024-07-09 华为技术有限公司 热电器件及热电装置

Also Published As

Publication number Publication date
CN101399167B (zh) 2010-04-14

Similar Documents

Publication Publication Date Title
Saraswat et al. Materials science challenges to graphene nanoribbon electronics
Zeng et al. Exploring two-dimensional materials toward the next-generation circuits: from monomer design to assembly control
CN104145340B (zh) 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
Thelander et al. Electron transport in InAs nanowires and heterostructure nanowire devices
Chen Silicon nanowires: the key building block for future electronic devices
Picraux et al. Silicon and germanium nanowires: Growth, properties, and integration
Yuan et al. Tunable electrical properties of silicon nanowires via surface-ambient chemistry
Z. Pei et al. A review on germanium nanowires
Wu et al. Synthesis and electrical and mechanical properties of silicon and germanium nanowires
JP5132934B2 (ja) 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
Liu et al. Aligned carbon nanotubes: from controlled synthesis to electronic applications
US20110233512A1 (en) Vertical integrated silicon nanowire field effect transistors and methods of fabrication
KR20110054317A (ko) 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
Dong et al. Challenges and opportunities in low-dimensional thermoelectric nanomaterials
AU2008275878A1 (en) Structures of and methods for forming vertically aligned Si wire arrays
Paul et al. Chemical vapor deposition and electrical characterization of sub-10 nm diameter InSb nanowires and field-effect transistors
Salhi et al. Nanowires: a new pathway to nanotechnology-based applications
CN101399167B (zh) 硅纳米线装配的方法
CN102945791B (zh) 一种硅纳米线阵列的制备方法
US20190259706A1 (en) Device comprising nanostructures and method of manufacturing thereof
Zhang et al. Recent research on one-dimensional silicon-based semiconductor nanomaterials: synthesis, structures, properties and applications
Feng et al. Lattice-matched metal–semiconductor heterointerface in monolayer Cu2Te
CN101478003B (zh) 一种基于有序介孔的单电子晶体管及其制备方法
Gao et al. Recent advances in Sb-based III–V nanowires
Hossain et al. 2D metallic vanadium dichalcogenides and related heterostructures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100414

Termination date: 20140715

EXPY Termination of patent right or utility model