CN101388181B - 时序控制器和使用该时序控制器的液晶显示器 - Google Patents

Abstract

本发明涉及一种时序控制器和使用该时序控制器的液晶显示器。该时序控制器包括一数据处理器、一存储器及至少一引脚，该存储器用于存储至少两种帧速率控制算法，该引脚用于选择一种帧速率控制算法，该数据处理器采用该帧速率控制算法处理其接收的初始数据信号。该时序控制器的设计自由度高，设计周期较短，费用较低。

Description

时序控制器和使用该时序控制器的液晶显示器

技术领域

本发明涉及一种时序控制器和使用该时序控制器的液晶显示器。

背景技术

由于液晶显示面板具有轻、薄、耗电小等优点，被广泛应用于电视、笔记本电脑、移动电话、个人数字助理等现代化信息设备。随着液晶显示技术越来越成熟，人们对液晶显示面板的色彩显示能力的要求也越来越高。

液晶显示面板的色彩显示能力是以在每一种色彩通道上液晶面板能显示的灰阶的位数来加以描述。每个色彩通道上能显示2的6次方，也就是64种灰阶的液晶显示面板称为6bit液晶显示面板。而液晶显示面板有红绿蓝(RGB)三个色彩通道，则能显示262144种色彩(64×64×64＝262144)。以此类推，8bit液晶显示面板显示256种灰阶，能显示16777216(16.7M)种颜色。从这里我们可以看出，理论上6bit面板能显示的色彩数量还不到8bit面板的2％。

液晶显示面板显示灰阶的位数，可以从液晶显示器驱动电路的最大驱动路数的角度来理解。比如6bit液晶显示面板最大驱动路数只能是64路，这并不能达到真彩显示的硬件要求。但驱动路数少也有优点，比如驱动路数少可以降低在可视角度和对比度等方面的设计难度。从液晶显示面板的物理结构上来理解，6bit液晶显示面板也就是液晶分子在显示画面从纯黑到纯白之间只有64种可被控制的状态，所以容易控制，因此现在大部分响应时间为12毫秒、8毫秒的液晶显示器普遍采用6bit液晶显示面板。

而在实际使用中，6bit和8bit液晶显示面板的色彩看上去没有太大差别。这主要是使用了色彩增强技术，目的是缩小6bit面板和8bit面板的差距，延长6bit面板的应用寿命。所谓色彩增强技术通常包括像素抖动(pixel dithering，PD)算法和帧速率控制(frame ratecontrol，FRC)技术，它们都是利用了人眼视觉惰性的原理。例如，帧速率控制技术在显示每屏图像时多次刷新像素，这样像素在帧的切换当中就会造成一种灰阶的过渡态，从而增加了可显示的灰阶数。由于帧速率控制技术比较容易实现，而且可以不降低图像的分辨率，因而使用广泛。通过色彩增强技术增强后，6bit的液晶显示面板可以媲美8bit液晶显示面板的色彩。

请参阅图1，是一种帧速率控制算法原理的示意图。假定每个像素都只能显示黑和白两种颜色，连续的四帧显示一画面，且定义一个像素的连续四帧全部显示黑色时灰阶为1，全部显示白色时灰阶为0。由图2中可以看出，从上到下，可以产生五个灰阶0，1/4，1/2，3/4，1，从而帧速率控制算法实现了只用黑、白两色即可显示五种不同灰阶的目的，即增加了三种灰阶显示。事实上，若采用连续的八帧显示一画面，则帧速率控制算法可以实现只用黑、白两色显示九种不同灰阶的目的，即增加了七种灰阶显示。

上述原理仅是时间域的帧速率控制算法原理。事实上，目前的帧速率控制算法往往在时间域和空间域同时进行。

请参阅图2，是时间域和空间域的帧速率控制算法原理的示意图。假定每个像素都只能显示黑和白两种颜色，在时间域上，连续的四帧显示一画面，在空间域上，每四个像素构成一像素单元。定义一个像素单元的连续四帧全部显示黑色时灰阶为1，全部显示白色时灰阶为0。由图中可以看出，从上到下，可以产生五个灰阶0，1/4，1/2，3/4，1。和单一时间域的帧速率控制算法相比，时间域和空间域同时进行的帧速率控制算法具像素抖动的功能。例如，对于1/2灰阶，该连续四帧的十六个灰阶显示中的任意八个灰阶为1便可得到，对该八个灰阶为1的像素出现的时间和位置并无限制。

液晶显示器通常使用帧速率控制算法来增强其显示效果。该帧速率控制算法存储于该液晶显示器的时序控制器中。

请参阅图3，是一种现有技术液晶显示器的示意图。该液晶显示器10包括一液晶显示面板11、一扫描驱动器12、一数据驱动器13和一时序控制器14。该时序控制器14包括一存储器142和一数据处理器141。该存储器142存储一种帧速率控制算法，该数据处理器141采用该帧速率控制算法将其接收的外部初始数据信号处理为待显示的数据信号并提供给该数据驱动器13。该时序控制器14为该扫描驱动器12和该数据驱动器13提供时序控制信号。该扫描驱动器12和该数据驱动器13用于驱动该液晶显示面板11。

因为不同的帧速率控制算法具有不同的显示效果，所以针对不同显示需求的液晶显示器10，一般都会采用不同的时序控制器14，该时序控制器14采用一种特定的帧速率控制算法以符合该液晶显示器10的显示需求。然而，由于该时序控制器14仅包括一种特定的帧速率控制算法，该时序控制器14仅适用于一种液晶显示器，对于不同显示需求的液晶显示器10需要重新设计该时序控制器14，这样使得产品设计自由度低，周期长，费用高。对于使用该时序控制器14的液晶显示器10则无法经由调整帧速率控制算法的方式来调整显示效果。

发明内容

为了解决时序控制器设计自由度低，周期长，费用高的问题，有必要提供一种设计自由度较高，周期短，费用低的时序控制器和使用该时序控制器的液晶显示器。

一种时序控制器，其包括一数据处理器、一存储器和至少一引脚，该存储器用于存储至少两种帧速率控制算法，该引脚用于被施加高电平或低电平以供该时序控制器来选择一种相应的帧速率控制算法，该数据处理器采用该帧速率控制算法处理其接收的初始数据信号。

一种液晶显示器包括一液晶显示面板、一扫描驱动器、一数据驱动器和一时序控制器。该扫描驱动器和该数据驱动器用于驱动该液晶显示面板。该时序控制器用于为该扫描驱动器和该数据驱动器提供时序控制信号，且为该数据驱动器提供待显示的数据信号。该时序控制器包括一数据处理器、一存储器和至少一引脚。该存储器用于存储至少两种帧速率控制算法，该引脚用于被施加高电平或低电平来控制该数据处理器选择一种相应的帧速率控制算法，该数据处理器采用该帧速率控制算法将其接收的初始数据信号处理为待显示的数据信号，并提供给该数据驱动器。

相较于现有技术，本发明时序控制器存储至少两种帧速率控制算法，使得该时序控制器适用于至少两种不同显示需求的液晶显示器，而不需要根据液晶显示器的不同显示需求而重新设计该时序控制器，因而缩短了液晶显示器产品设计周期，降低了设计费用。使用该时序控制器的液晶显示器可经由调整帧速率控制算法的方式来调整显示效果。

附图说明

图1是一种现有技术时间域的帧速率控制算法原理的示意图。

图2是一种现有技术时间域和空间域的帧速率控制算法原理的示意图。

图3是一种现有技术液晶显示器的示意图。

图4是本发明液晶显示器第一实施方式的示意图。

图5是图4中时序控制器的电路结构示意图。

图6是图5中两个引脚的逻辑状态和四种帧速率控制算法对应关系的示意图。

图7是时间域和空间域的帧速率控制算法原理的示意图。

图8是本发明液晶显示器的第二实施方式的时序控制器的示意图。

具体实施方式

请参阅图4，是本发明液晶显示器第一实施方式的示意图。该液晶显示器20包括一液晶显示面板21、一扫描驱动器22、一数据驱动器23和一时序控制器24。该扫描驱动器22和该数据驱动器23用于驱动该液晶显示面板21。

请参阅图5，是该时序控制器24的电路结构示意图。该时序控制器24包括一数据处理器241、一存储器242、一第一引脚243和一第二引脚244。该存储器242存储四种帧速率控制算法，该数据处理器241从该存储器242中读取一种帧速率控制算法，并采用该帧速率控制算法将其接收的外部初始数据信号处理为待显示的数据信号，并提供给该数据驱动器23。该时序控制器24为该扫描驱动器22和该数据驱动器23提供时序控制信号。该时序控制器24根据该第一引脚243和该第二引脚244被加载高电平或低电平的逻辑状态选择一种帧速率控制算法。该存储器242为电可擦除只读存储器(electrically erasable programmable read-only memory，EEPROM)。

该时序控制器24的第一引脚243通过一第一电阻R1连接到一第一电源VCC1，并通过一第二电阻R2接地。该第二引脚244通过一第三电阻R3连接到一第二电源VCC2，并通过一第四电阻R4接地。当该电源VCC1为高电平时，该第一引脚243的电平为高电平，当该电源VCC1电平为0时，该第一引脚243的电平为低电平。同样的，当该电源VCC2为高电平时，该第二引脚244的电平为高电平，当该电源VCC2电平为0时，该第二引脚244的电平为低电平。该四个电阻R1、R2、R3和R4的电阻值相同。

请参阅图6，是该两个引脚243、244的逻辑状态和该四种帧速率控制算法的对应关系的示意图。其中，0表示该两个引脚243、244的电平为低电平，1表示该两个引脚243、244的电平为高电平。该两个引脚243、244的电平共有00、01、10和11四种逻辑状态，分别对应该四种帧速率控制算法。当该两个引脚243、244的电平为低电平时，该两个引脚243、244的逻辑电平为00，该液晶显示器20采用该帧速率控制算法一处理数据信号。当该第一引脚243为低电平，第二引脚244为高电平时，该两个引脚243、244的逻辑电平为01，该液晶显示器20采用该帧速率控制算法二处理数据信号。当该第一引脚243为高电平，第二引脚244为低电平时，该两个引脚243、244的逻辑电平为10，该液晶显示器20采用该帧速率控制算法三处理数据信号。当该两个引脚243、244为高电平时，该两个引脚243、244的逻辑电平为11，该液晶显示器20采用该帧速率控制算法四处理数据信号。

请参阅图7，是时间域和空间域的帧速率控制算法的原理示意图。假定每个像素都只能显示黑和白两种颜色，在时间域上，连续的四帧显示一画面，在空间域上，每四个像素构成一像素单元。定义一像素单元的每一像素连续四帧全部显示黑色时灰阶为1，全部显示白色时灰阶为0。由图7中可以看出，从上到下，可以产生五种灰阶0，1/4，1/2，3/4，1。以一种实现4×4×4共64种色彩的液晶显示器为例，每一像素仅需显示四种灰阶，因此采用以上五种灰阶的任意四种，一共有五种实现方法：0，1/4，1/2，3/4；0，1/4，1/2，1；0，1/4，3/4，1；0，1/2，3/4，1；1/4，1/2，3/4，1，该五种实现方法定义五种帧速率控制算法。

同理，若液晶显示器的每一像素可显示64种灰阶，采用帧速率控制算法后可以产生500多种灰阶，任意256种灰阶可实现16.7M种颜色的全彩化显示，因而有多种帧速率控制算法可实现16.7M种颜色的全彩化显示。本发明采用其中四种帧速率控制算法。

相较于现有技术，该时序控制器24包括四种可供选择的帧速率控制算法，因而可以供四种不同显示需求的液晶显示器使用，而不需要重新更改设计，产品设计自由度大大提高，周期缩短，从而设计费用降低。该液晶显示器20由于采用该时序控制器24，其可经由调整帧速率控制算法的方式来调整显示效果。

请参阅图8，是本发明液晶显示器第二实施方式的时序控制器的示意图。该液晶显示器和第一实施方式的液晶显示器20基本相同，其区别仅在于：该时序控制器34包括三个引脚343、344和345，该三个引脚343、344和345的高电平和低电平的逻辑状态有000、001、010、011、100、101、110和111共八种，对应的存储器342存储八种帧速率控制算法以供该数据处理器341采用。

本发明实施方式并不限于以上实施方式，例如，该时序控制器20的用于选择帧速率控制算法的引脚个数还可为四个，相应地，该时序控制器20存储十六种帧速率控制算法。对于本发明，该时序控制器20的用于选择帧速率控制算法的引脚个数至少为一个，相应地，该时序控制器20存储至少两种帧速率控制算法。引脚数和存储的帧速率控制算法越多，产品设计自由度就越高。

Claims (9)

1.一种时序控制器，其包括：一数据处理器、一存储器及至少一引脚，其特征在于：该存储器用于存储至少两种帧速率控制算法，该引脚用于被施加高电平或低电平以供该时序控制器来选择一种相应的帧速率控制算法，该数据处理器采用该帧速率控制算法处理其接收的初始数据信号。

2.如权利要求1所述的时序控制器，其特征在于：该引脚的个数为两个，相应地，该存储器存储四种帧速率控制算法。

3.如权利要求2所述的时序控制器，其特征在于：该一引脚经由一第一电阻连接至一第一电源，并经由一第二电阻接地，该另一引脚经由一第三电阻连接至一第二电源，并经由一第四电阻接地。

4.如权利要求3所述的时序控制器，其特征在于：该存储器为电可擦除只读存储器。

5.如权利要求1所述的时序控制器，其特征在于：该引脚的个数为三个，相应地，该存储器存储八种帧速率控制算法。

6.一种液晶显示器，其包括：一液晶面板；一扫描驱动器与一数据驱动器，用于驱动该液晶显示面板；及一时序控制器，用于为该扫描驱动器及该数据驱动器提供时序控制信号，且为该数据驱动器提供待显示的数据信号，其特征在于：该时序控制器包括一数据处理器、一存储器及至少一引脚，该存储器用于存储至少两种帧速率控制算法，该引脚用于被施加高电平或低电平来控制该数据处理器选择一种相应的帧速率控制算法，该数据处理器采用该帧速率控制算法将其接收的初始数据信号处理为待显示的数据信号，并提供至该数据驱动器。

7.如权利要求6所述的液晶显示器，其特征在于：该引脚的个数为两个，相应地，该存储器存储四种帧速率控制算法。

8.如权利要求7所述的液晶显示器，其特征在于：该一引脚经由一第一电阻连接至一第一电源，并经由一第二电阻接地，该另一引脚经由一第三电阻连接至一第二电源，并经由一第四电阻接地。

9.如权利要求6所述的液晶显示器，其特征在于：引脚的个数为三个，相应地，该存储器存储八种帧速率控制算法。

Images