CN101388051A - 互连元件和器件配置生成 - Google Patents
互连元件和器件配置生成 Download PDFInfo
- Publication number
- CN101388051A CN101388051A CNA200810215737XA CN200810215737A CN101388051A CN 101388051 A CN101388051 A CN 101388051A CN A200810215737X A CNA200810215737X A CN A200810215737XA CN 200810215737 A CN200810215737 A CN 200810215737A CN 101388051 A CN101388051 A CN 101388051A
- Authority
- CN
- China
- Prior art keywords
- interconnection element
- configuration
- interface
- devices
- computer program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000008859 change Effects 0.000 claims description 37
- 238000004891 communication Methods 0.000 claims description 24
- 238000004590 computer program Methods 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 6
- 230000006872 improvement Effects 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 238000013461 design Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000644 propagated effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 240000000233 Melia azedarach Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Information Transfer Systems (AREA)
- Architecture (AREA)
- Software Systems (AREA)
Abstract
本发明涉及互连元件和器件配置生成。一种集成电路(2)配置的生成方法，所述集成电路(2)包含连接多个器件(4，6，8，10，12)的互连元件(14)，所述方法使用：选择要连接到所述互连元件的器件；从文档或模型(例如IP－XACT)读取所述器件的接口参数；选择所述互连元件的接口“if”的参数，以匹配读取的参数；检测和进行所述互连元件(14)自身的配置中匹配所述接口的所述选择的参数所需的任何设置；以及接着检测之前连接到所述互连元件的任何器件的配置中匹配所述互连元件目前的配置所需的任何改变。以这种方式，至少可以半自动地对互连元件进行配置，减少差错的可能性并增加这种配置的速度。
Description
技术领域
本发明涉及集成电路。更特别地，本发明涉及集成电路中互连元件和器件的配置生成。
背景技术
已知在集成电路领域要提供互连元件来链接多个功能单元(器件/元件)，使得这些功能单元相互通信并共同工作。这种类型的布置在片上系统集成电路的设计中变得越来越重要，其中很多器件一起提供在单个集成电路上并且必须被连接到一起以便以预想的方式工作。以这种方式连接的器件通常是预先存在的设计，例如微处理器，存储器，周边器件等等。这些不同的器件需要器件与互连元件之间的接口上的多样性。
一种已知的互连元件的形式是由英国剑桥的ARM有限公司提供的ARM PL301互连。这种互连结构的配置是复杂并潜在地易于出错的任务。例如，ARM PL301互连有超过2500个参数需要设定，并且这些参数中的很多以某种方式相互影响。例如，不同的器件可能能够以不同的速度、不同的接口参数工作。这些设置中的某些相比于其它设置可以得到更高的性能，并且需要所用的设置与集成电路中的其它器件兼容。为这些器件和互连选择兼容参数同时保持和所有器件的兼容性，是耗时且困难的任务。
集成电路设计中另一个倾向是趋于设计再使用。集成电路的各部分或用于片上系统集成电路中的各器件代表着相当可观的时间和精力的投入。希望在可能的情况下在其它集成电路中重复使用这些努力和投入。为了使得再使用更容易，已经对于这样的器件或集成电路的各部分的形式表征制定了一个标准，这就是已知的SPIRIT/IP-XACT标准。
发明内容
从一个方面来看，本发明提供了包含连接多个器件的互连元件的集成电路的配置的生成方法，所述方法包括如下步骤：
(i)选择要连接到所述互连元件的器件；
(ii)读取所述器件的接口参数；
(iii)选择所述互连元件与所述器件的接口的参数，以匹配由所述接口参数规定的所述器件的接口特性；
(iv)检测和制定所述互连元件的配置中匹配所述接口的所述选择的参数所需的任何设置；以及
(v)检测和进行之前连接到所述互连元件的器件的配置中匹配所述互连元件的所述配置所需的任何改变。
借助于本发明提供的技术，可以很容易地、系统性地得到包括互连元件和多个器件的集成电路的配置，从而减少出错的可能性和降低操作成本。该技术认识到当将器件连接到互连元件时，该新器件的接口参数可以被用来选择互连元件的参数，以匹配正被连接的新器件。另外，当用新附着的器件配置了互连元件，该技术认识到还可能检测先前连接到互连元件的器件的配置中是否需要任何改变以匹配该互连元件的新配置。因此，跨器件和互连元件之间的接口的控制流程或影响，在新器件被连接时不仅从该器件流到互连元件，也从互连元件流到先前连接的器件，以在适当地方对该先前连接的器件的配置进行改动。因此，包括多个器件和互连元件的集成电路的配置可以以一种至少半自动的方式有自检地进行，从而减少出错的可能性并且提高操作执行的速度。
从另一个方面来看，本发明进一步提供如下步骤：
(vi)检测在步骤(v)中对之前连接到所述互连元件的器件配置进行的改变是否需要在所述互连元件的所述配置中有相应而生的改变；
(vii)进行所述互连元件的所述配置中任何所述相应而生的改变；以及
(viii)重复步骤(v)，(vi)和(vii)直到不再需要进一步的改变或检测到不兼容。
将认识到上述技术在这样的意义上是迭代的，即，当新器件连接到互连元件时，相应而生的对互连元件和先前连接的器件的改变会在整个系统中来回传播，直到得到对于该集成电路的相互自相容(self-consistent)的配置。
本技术也可以用来检测在新连接的器件和互连元件间不能由互连元件配置中的改变解决的任何不兼容。非常希望及早察觉这种不兼容。
上述技术能够在多个不同器件中的每个连接到互连元件时应用。这种需要不一定对应于要连接到互连元件的所有器件，但是在许多设计中该技术将用于要连接到互连元件的所有器件。
可以连接到互连元件的不同器件可以有广泛的不同形式。在一些实施例中这些器件包括至少一个发起通信的器件和至少一个响应通信的器件(即主从布置)。
与器件和互连元件关联的接口参数可以存在广泛的不同形式。在一些实施例中，可以有关联的默认参数值，定义要使用的器件的默认接口特性。默认参数值可以是固定默认参数值，以及动态确定的默认参数值，所述动态确定的默认参数值是依据所述互连元件和已经连接到所述互连元件的多个其它器件中至少之一的检测到的配置而动态确定的。
为了增加提供给使用上述技术的用户的设计灵活性，所述接口元件的所述配置、所述多个器件的所述配置和所述接口特性中至少一个参数可以是用户可选的参数。
可以给用户提供用户可选的选项的范围，该选项的范围是依据已经为集成电路中的其它元件设定好的其它参数来确定的。
当用户可选的参数被设定时，绕集成电路的不同元件传播该设定的后果的技术，可以随着改变和影响在跨互连元件和器件之间的接口的任一方向上传播而执行，直到得到作为整体的集成电路的自相容的配置或检测到不兼容。
将认识到互连元件和器件可以设定的配置存在广泛的不同形式。这些形式包括事务标识符宽度(transaction identifier width)、数据宽度、和器件关联的地址空间、带宽要求、器件端口的注册状态、时钟速度、最大时钟速度、在集成电路综合(synthesis)期间设定的一项或多项特性上的限制、和用于测试根据该设计制造的集成电路的匹配测试数据集。将认识到许多额外的和/或替代的配置参数可以用此处描述的技术加以控制。
可以作为选项提供的进一步的细化是，检测对于正被连接到所述互连元件的器件是否有替代器件，以及该替代器件是否会提供所述集成电路的一个或多个特性中的改进；以及接着通知用户所述替代器件。作为例子，用户可能正在尝试将一个过时的存储器设计与集成电路中正在使用的互连元件相连，而此时已知会提高涉及的集成电路的性能、并且更好地与该集成电路中的其它器件或元件相匹配的、更适合的存储器可用。就可以通知用户这样的替代器件的存在，以使得他们可以考虑使用它来代替原来想用的器件。
要制造的集成电路的大体形式，可以在接收到的至少定义要连接到互连元件的多个器件以及要存在于该多个器件间的通信路径的用户输入中预先定出。该高层次的设计信息可以用来在知道到要附着的器件的情况下，指导为器件和互连元件所作的配置选择，以便以希望的通信路径作为目标。这种高层次的设计信息可以由集成电路设计者来提供，这些设计者一般会知道打算将哪些作为所涉及的器件间的主通信路径，并且相应地可以提供这种信息，以使得互连元件被配置得满足这些要求。
作为可以定义设计者已知的系统特性的进一步的用户输入的例子，用户可以定义要连接的器件的相对的仲裁优先级(arbitration prioritylevel)。再次地，系统设计者一般会已经很好地知道应该分配哪些仲裁优先级，因为他们知道正设计的集成电路预期的使用，以及应该给予优先权的可能重要的通信路径。
从另一个方面来看，本发明提供了一种存储计算机程序的计算机程序存储介质，所述计算机程序用于控制计算机执行生成集成电路的配置的方法，其中该集成电路包括连接多个器件的互连元件，所述方法包括如下步骤：
(i)选择要连接到所述互连元件的器件；
(ii)读取所述器件的接口参数；
(iii)选择所述互连元件与所述器件的接口的参数，以匹配由所述接口参数规定的所述器件的接口特性；
(iv)检测和进行所述互连元件的配置中匹配所述接口的所述选择的参数所需的任何设置；以及
(v)检测和进行之前连接到所述互连元件的器件的配置中匹配所述互连元件的所述配置所需的任何改变。
本发明上述的和其它的目标、特征和优势从下面结合附图阅读的、示范实施例的具体描述中变得明显。
附图说明
图1示意性示出包括多个器件和互连元件的集成电路；
图2示意性示出通过器件和互连元件之间的接口的可能信号中选择的一小部分；
图3的流程图示意性示出根据本技术在将元件/器件连接到互连元件时所执行的步骤；
图4的流程图示意性示出集成电路中ID宽度的计算；
图5的流程图示意性示出集成电路中时钟域交叉(clock domaincrossing)的配置；并且
图6的流程图示意性示出在集成电路中使用的循环依赖避免方案(cyclic dependency avoidance scheme)的选择。
具体实施方式
图1示出集成电路2，其包括通过各自的接口“if”连接到互连元件14的多个器件4，6，8，10，12。器件4，6，8，10，12可以包括主器件4，10和从器件6，8，12。主器件4，10发起通信，从器件6，8，12响应通信。在某些情况下，单独的器件4，6，8，10，12既作为主器件也作为从器件，视情况而定。
互连元件14用于在器件4，6，8，10，12之间提供期望的通信路径，从而共同构成片上系统集成电路2。互连元件14可以具有如前所述的已知的ARM PL301互连的形式。在相应的器件4，6，8，10，12和互连元件14之间的这些接口“if”具有与之关联的配置参数。与单个的器件4，6，8，10，12一样，互连元件14也有配置参数。所有这些参数需要设置，以使集成电路2的设计被设定在适合于综合和制造的形式。设定集成电路2中那些可以是非常大量的潜在地相互关联的参数，在用户执行时是耗时且潜在地易出错的过程。
用户通常已经知道希望通过互连元件14提供在各种器件4，6，8，10，12之间的主通信路径。例如，系统设计者可能一开始就知道主器件4需要和所有从器件6，8，12通信的能力，而主器件10仅仅需要和从器件6，8通信的能力，而不需要和从器件12通信的能力。互连元件14提供合适的再使用器，总线和仲裁电路以支持这样的通信拓扑。在诸如ARM PL301这样的互连元件中这种类型的考虑和通信支持是已知的，并为本领域技术人员所熟悉。
如图1所示，在器件4，6，8，10已经连接到互连元件14的情况下，期望将新器件12连接到互连元件14。这样，当器件12被连接时，读取与器件12相关的参数文档(例如IP-XACT文档)，以便表征其与互连14的接口的参数可被读取，并用来配置该接口，如图1中的步骤“a”所示。步骤“a”的接口配置接着对互连元件14中的再使用、总线、仲裁和其它线路16的配置有撞击效应的影响，如在步骤“b”所示。这种改变在设计中传播，并且所有其它先前连接的器件4，6，8，10的配置被检查，以确定它们与已经由新器件12的连接所设定或限制的新设定的参数相适合。在所示的例子中，互连元件14关于与器件10的连接电路和接口的配置受到影响，并在步骤“c”和“d”改变。步骤“d”处接口配置中的变化也有撞击效应的影响，并且需要改变以前连接的器件10的配置，如步骤“e”所示。因此，可见配置的变化和对这种变化的控制从器件4，6，8，10，12传到互连元件14，也从互连元件14传到器件4，6，8，10，12。变化在整个系统的配置参数中传播，直到达到稳定的相互自相容的配置或检测到不兼容。检测到的不兼容可以被标记给用户。在一些情况下，可以修改用户可设定的参数以便解决不兼容，或者，可以在下层的通信拓扑中或其它预设的特征中作出一些改变以解决这个问题。用户可以预先设定与不同器件4，6，8，10，12关联的仲裁优先权，这些优先权由在互连元件14中提供的仲裁电路使用，以调节通信流。
图2示意性示出可以在器件4，6，8，10，12和互连元件14之间传递的信号类型的例子。这些例子包括时钟信号clk，其可以具有与之相关的时钟速度和最大时钟速度；事务标识符ID，其可以具有与之相关的事务标识符宽度；以及地址和数据信号，它们可以具有各自的相关的宽度。将认识到涉及的接口信号的其它参数可以包括：将与通过该接口连接的器件关联的地址空间；要连接的器件的端口的注册状态；对在器件的综合中要设定的一个或多个特性的限制；以及用于或者以其设计形式或者以其制造的形式测试涉及的器件的匹配测试数据集。将认识到很多其它参数可以与器件间正传送的接口信号、器件本身和提供器件间的通信路径的互连元件14相关。
图3的流程图示意性示出器件4，6，8，10，12与互连元件连接的过程。在步骤18，实例化系统，选择待连接的元件。同时，用户定义将由实例化的互连与其它高层次设计参数一起给出的通信路径拓扑，其它高层次设计参数如将使用的仲裁优先权。
在步骤20，选择要连接到互连元件14、并且要拥有自己的配置集的第一器件。在步骤22，从表征该器件的模型或文档中读取该器件的参数值。在步骤24，将在模型或文档中规定的固定参数应用于涉及的器件和该器件的互连元件接口，并且相对互连器件已存在的配置检查这些固定参数的兼容性。同时也可以设定用户可选的参数，其中提示用户或者自由地、或者从选项列表中选择这些参数，所述选项列表是根据已建立的系统的配置或其它已有参数所施加的限制动态确定的。如果检测到不能由配置参数中允许的改变而解决的不兼容，则标记给用户。进而，如果表明对于正被连接的器件在可用器件库中有替代的器件，并且这个器件可以提高系统的性能或其它特性，那么这可以标记给用户，使得他们能够在合适的情况下改换它们连接的器件。
在步骤26，为与新连接的器件的接口设定的参数被传播通过互连元件14，在必要的地方影响互连元件14中已经设定的其它参数，并传播到已经连接到互连元件14的其它器件，以便可以检查作为整体的系统的参数间的兼容性，并且作出任何必要的识别出的改变，或标出基本的不兼容。在步骤28，任何可选元件或互连参数内必要的改变都可被标记给用户，使得用户能够从对于该配置参数可作为选项选择的允许的或优选的参数值的范围内选择新的兼容参数。作为一个例子，用户可能之前已经从可能的时钟频率的范围中为特定的器件选择了期望的时钟频率，但是新器件的连接可能使得该特定的、单个的之前的时钟频率选择不合适，相应地，可以提示用户从在作为整体的系统的新配置的条件下允许的时钟频率中作出新的选择。
在步骤30，判断是否所有的元件/器件都已经连接到互连元件14。如果还有一些器件要连接，那么选择这些中的下一个并且处理返回步骤20。否则，互连元件14和器件4，6，8，10，12的配置完成，从而处理终止。
图4的流程图示意性示出用于主器件和从器件之间的通信路径的事务标识符宽度的计算。在步骤32，主器件事务标识符宽度作为与该主器件的模型或文档关联的参数被读取。在步骤34，设定要与该主器件相连的从接口的事务标识符宽度。接着步骤36计算互连元件上要用来将涉及的事务通信到相应的从器件的各主接口的事务标识符宽度。步骤38按需要更新任意的这些主接口事务标识符宽度，以支持已经连接的新的主器件并与之兼容。接着步骤40更新要连接到互连元件上在步骤38制定的主接口的从器件中的从事务标识符宽度参数。这样，由新连接的主器件设定的事务标识符宽度中的要求或限制传播通过设计，伴随着在互连元件接口和从器件或其它适当的器件中作出事务标识符宽度的任何必要改变。
图5的流程图示意性示出时钟域交叉参数的配置。在步骤42，读取要连接的新元件的时钟速度。步骤44判断该时钟速度是否与已配置的互连元件14的时钟速度一样。如果匹配，那么步骤46直接将该新元件/器件连接到互连元件。如果不匹配，那么步骤48决定是否应当将互连元件时钟速度调整到和新连接的器件一致。若不合适或不可能，那么步骤50将新连接的元件和互连元件之间的时钟接口选择为时钟域交叉点，并且将在互连元件中加入合适的电路块以支持这样的时钟域交叉。
如果在步骤48决定应当改变互连元件的时钟频率，那么在步骤52进行改变，并且在步骤54添加时钟速度中适当的改变和/或必要的时钟域交叉元件，以支持系统中已连接的器件。如果器件的时钟速度相对于之前连接它时设定的时钟速度发生了改变，那么它被作为新连接的器件处理，以便检查时钟兼容性和任何时钟域交叉元件的需求，处理返回到步骤44。
图6的流程图示意性示出循环依赖避免方案的选择。在步骤56，对于新连接的主器件确定主事务标识符宽度。步骤58判断该事务标识符宽度是否非零。如果该宽度非零，那么步骤60提供基于事务标识符和不基于事务标识符的循环依赖避免方案的选择，供用户选择。如果在步骤58判断与该新连接的器件关联的事务标识符宽度为0，那么处理前进到步骤62，在该步骤将基于事务标识符的循环依赖避免方案提供给用户。
假如用户或系统将事务标识符宽度从零变到非零，那么如图6所示的过程将提供额外的配置选项(以便可能由用户选择)。相反地，将事务标识符宽度从非零变到零，会减少可选项的数量，并且已选择的选项可能变为无效(并且可能被自动改变或标记)。
尽管本发明的示范实施例在此处参照附图得以详细描述，应当理解本发明不限于那些确切的实施例，在不偏离如附加权利要求所定义本发明的范围和精神的前提下，本技术领域技术人员对其实施的多种改变和修改都是有效的。
Claims (30)
1.一种集成电路配置的生成方法，所述集成电路包含连接多个器件的互连元件，所述方法包括步骤：
(i)选择要连接到所述互连元件的器件；
(ii)读取所述器件的接口参数；
(iii)选择所述互连元件与所述器件的接口的参数，以匹配由所述接口参数规定的所述器件的接口特性；
(iv)检测和进行所述互连元件的配置中匹配所述接口的所述选择的参数所需的任何设置；以及
(v)检测和进行之前连接到所述互连元件的器件的配置中匹配所述互连元件的所述配置所需的任何改变。
2.如权利要求1所述的方法，还包括步骤：
(vi)检测在步骤(v)中对之前连接到所述互连元件的器件的配置的进行的改变是否需要在所述互连元件的所述配置中有相应而生的改变；
(vii)进行所述互连元件的所述配置中任何所述相应而生的改变；以及
(viii)重复步骤(v)，(vi)和(vii)直到不再需要进一步的改变或检测到不兼容。
3.如权利要求1所述的方法，还包括：当将器件连接到所述互连元件时，检测所述器件和所述互连元件之间不能通过所述互连元件的所述配置中的改变解决的任何不兼容的步骤。
4.如权利要求1所述的方法，其中对于要连接到所述互连元件的多个器件中的每个重复所述步骤(i)到(v)。
5.如权利要求4所述的方法，其中对于要连接到所述互连元件的所有器件重复所述步骤(i)到(v)。
6.如权利要求1所述的方法，其中所述多个器件包括至少一个发起通信的器件和至少一个响应通信的器件。
7.如权利要求1所述的方法，其中所述接口参数具有定义所述器件的默认接口特性的关联的默认参数值。
8.如权利要求7所述的方法，其中所述关联的默认参数值是预先确定的固定默认参数值、或动态确定的默认参数值之一，所述动态确定的默认参数值是依据所述互连元件和所述多个器件中至少之一的检测到的所述配置而动态确定的。
9.如权利要求1所述的方法，其中所述接口特性、所述接口元件的所述配置和所述多个器件的所述配置中至少一个参数是用户可选的参数。
10.如权利要求9所述的方法，其中作为用户可选接口特性而可选的选项的范围，是依据所述接口特性、所述接口元件的所述配置和所述多个器件的所述配置中的至少一个其它参数来确定的。
11.如权利要求2所述的方法，其中所述接口特性、所述接口元件的所述配置和所述多个器件的所述配置中至少一个参数是用户可选参数；并且
还包括，当用户可选参数被设定时，步骤：
(ix)检测所述用户可选参数是否需要所述互连元件的所述配置和所述多个器件的所述配置中任何配置中相应而生的设定，或是否与其不兼容；
(x)进行所述相应而生的设定；以及
(xi)重复步骤(v)，(vi)和(vii)直到不再需要进一步的改变或检测到不兼容。
12.如权利要求1所述的方法，其中所述互连元件的所述配置和所述器件的所述配置至少其中之一包括以下内容中的一个或多个：
事件标识符宽度；
数据宽度；
与所述器件关联的地址空间；
带宽要求；
所述器件的端口的注册状态；
时钟速度；
最大时钟速度；
对在综合中设定的一个或多个特性的限制；和
匹配测试数据集。
13.如权利要求1所述的方法，还包括步骤：
检测对于正被连接到所述互连元件的器件是否有替代器件可用，以及该替代器件是否会提供所述集成电路的一个或多个特性中的差异；以及
通知用户所述替代器件。
14.如权利要求1所述的方法，还包括步骤：接收至少定义要连接到所述互连元件的所述多个器件、以及所述多个器件之间的通信路径的用户输入。
15.如权利要求14所述的方法，其中所述用户输入还定义所述多个器件相对的仲裁优先级。
16.一种存储计算机程序的计算机程序存储介质，所述计算机程序用于控制计算机执行生成集成电路的配置的方法，该集成电路包括连接多个器件的互连元件，所述方法包括步骤：
(i)选择要连接到所述互连元件的器件；
(ii)读取所述器件的接口参数；
(iii)选择所述互连元件与所述器件的接口的参数，以匹配由所述接口参数规定的所述器件的接口特性；
(iv)检测和进行所述互连元件的配置中匹配所述接口的所述选择的参数所需的任何设置；以及
(v)检测和进行之前连接到所述互连元件的器件的配置中匹配所述互连元件的所述配置所需的任何改变。
17.如权利要求16所述的计算机程序产品，其中所述方法还包括步骤：
(vi)检测在步骤(v)中对之前连接到所述互连元件的器件的配置进行的改变是否需要在所述互连元件的所述配置中有相应而生的改变；
(vii)进行所述互连元件的所述配置中任何所述相应而生的改变；以及
(viii)重复步骤(v)，(vi)和(vii)直到不再需要进一步的改变或检测到不兼容。
18.如权利要求16所述的计算机程序产品，其中所述方法还包括：当将器件连接到所述互连元件时，检测所述器件和所述互连元件之间不能通过所述互连元件的所述配置中的改变解决的任何不兼容性的步骤。
19.如权利要求16所述的计算机程序产品，其中对于要连接到所述互连元件的多个器件中的每个重复所述步骤(i)到(v)。
20.如权利要求19所述的计算机程序产品，其中对于要连接到所述互连元件的所有器件重复所述步骤(i)到(v)。
21.如权利要求16所述的计算机程序产品，其中所述多个器件包括至少一个发起通信的器件和至少一个响应通信的器件。
22.如权利要求16所述的计算机程序产品，其中所述接口参数具有关联的定义所述器件的默认接口特性的默认参数值。
23.如权利要求22所述的计算机程序产品，其中所述关联的默认参数值是预先确定的固定默认参数值或动态确定的默认参数值之一，所述动态确定的默认参数值是依据所述互连元件和所述多个器件中至少之一的检测到的所述配置而动态确定的。
24.如权利要求16所述的计算机程序产品，其中所述接口特性、所述接口元件的所述配置和所述多个器件的所述配置中至少一个参数是用户可选的参数。
25.如权利要求24所述的计算机程序产品，其中作为用户可选接口特性而可选的选项的范围，是依据所述接口特性、所述接口元件的所述配置和所述多个器件的所述配置中的至少一个其它参数来确定的。
26.如权利要求17所述的计算机程序产品，其中所述接口特性、所述接口元件的所述配置和所述多个器件的所述配置中至少一个参数是用户可选参数；并且
所述方法还包括，当用户可选参数被设定时，步骤：
(ix)检测所述用户可选参数是否需要所述互连元件的所述配置和所述多个器件的所述配置中任何配置中相应而生的设定，或是否与其不兼容；
(x)进行所述相应而生的设定；以及
(xi)重复步骤(v)，(vi)和(vii)直到不再需要进一步的改变或检测到不兼容。
27.如权利要求16所述的计算机程序产品，其中所述互连元件的所述配置和所述器件的所述配置至少其中之一包括以下内容中的一个或多个：
事件标识符宽度；
数据宽度；
与所述器件关联的地址空间；
带宽要求；
所述器件的端口的注册状态；
时钟速度；
最大时钟速度；
对在综合中设定的一个或多个特性的限制；和
匹配测试数据集。
28.如权利要求16所述的计算机程序产品，其中所述方法还包括步骤：
检测对于正被连接到所述互连元件的器件是否有替代器件可用，以及该替代器件是否会提供所述集成电路的一个或多个特性中的改进；以及
通知用户所述替代器件。
29.如权利要求16所述的计算机程序产品，其中所述方法还包括步骤：接收至少定义要连接到所述互连元件的所述多个器件、以及所述多个器件之间的通信路径的用户输入。
30.如权利要求29所述的计算机程序产品，其中所述用户输入还定义所述多个器件相对的仲裁优先级。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0717607.6 | 2007-09-10 | ||
| GB0717607A GB2452571A (en) | 2007-09-10 | 2007-09-10 | Interconnect component generation within an integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101388051A true CN101388051A (zh) | 2009-03-18 |
Family
ID=38640531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200810215737XA Pending CN101388051A (zh) | 2007-09-10 | 2008-09-09 | 互连元件和器件配置生成 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090070493A1 (zh) |
| JP (1) | JP2009087333A (zh) |
| CN (1) | CN101388051A (zh) |
| GB (1) | GB2452571A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101571889B (zh) * | 2009-05-22 | 2011-02-16 | 哈尔滨工业大学 | 一种低压电磁铆接固有参数匹配方法 |
| CN108170953A (zh) * | 2017-12-27 | 2018-06-15 | 中国科学院微电子研究所 | 一种电路图迁移方法和装置 |
| CN117391002A (zh) * | 2023-10-23 | 2024-01-12 | 苏州异格技术有限公司 | 一种ip核扩展描述方法及ip核生成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008097648A1 (en) * | 2007-02-07 | 2008-08-14 | Lightfleet Corporation | Fabric generated monotonically increasing identifier |
| US8977737B2 (en) * | 2007-12-24 | 2015-03-10 | Alcatel Lucent | Detecting legacy bridges in an audio video bridging network |
| US8595402B1 (en) * | 2010-03-02 | 2013-11-26 | Marvell International Ltd. | Dynamic arbitration schemes for multi-master memory systems |
| JP5789832B2 (ja) * | 2011-05-10 | 2015-10-07 | 株式会社ソシオネクスト | 集積回路装置、検証装置及び検証方法 |
| US8583844B2 (en) * | 2011-05-31 | 2013-11-12 | Lsi Corporation | System and method for optimizing slave transaction ID width based on sparse connection in multilayer multilevel interconnect system-on-chip architecture |
| JP6311164B2 (ja) * | 2013-12-23 | 2018-04-18 | インテル・コーポレーション | 統合コンポーネント相互接続 |
| CN105677605B (zh) | 2014-11-20 | 2019-04-30 | 深圳市中兴微电子技术有限公司 | 一种高效的可配置片上互联系统及其实现方法、装置 |
| US10515176B1 (en) * | 2016-10-19 | 2019-12-24 | Cadence Design Systems, Inc. | System and method for visualizing component data routes |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142923A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
| US6978425B1 (en) * | 2000-03-03 | 2005-12-20 | Nec Corporation | Methodology for the design of high-performance communication architectures for system-on-chips using communication architecture tuners |
| US6993740B1 (en) * | 2000-04-03 | 2006-01-31 | International Business Machines Corporation | Methods and arrangements for automatically interconnecting cores in systems-on-chip |
| US20030009730A1 (en) * | 2001-06-16 | 2003-01-09 | Chen Michael Y. | Enhanced platform based SOC design including exended peripheral selection and automated IP customization facilitation |
| US6941538B2 (en) * | 2002-02-22 | 2005-09-06 | Xilinx, Inc. | Method and system for integrating cores in FPGA-based system-on-chip (SoC) |
| US7822589B2 (en) * | 2003-07-15 | 2010-10-26 | Agere Systems Inc. | Method and apparatus for automatic generation of multiple integrated circuit simulation configuration |
| US7093206B2 (en) * | 2003-10-21 | 2006-08-15 | International Business Machines Corp. | Computer aided design method and apparatus for modeling and analyzing on-chip interconnect structures |
| US7181712B2 (en) * | 2004-10-27 | 2007-02-20 | Lsi Logic Corporation | Method of optimizing critical path delay in an integrated circuit design |
-
2007
- 2007-09-10 GB GB0717607A patent/GB2452571A/en not_active Withdrawn
-
2008
- 2008-08-08 US US12/222,449 patent/US20090070493A1/en not_active Abandoned
- 2008-09-09 CN CNA200810215737XA patent/CN101388051A/zh active Pending
- 2008-09-09 JP JP2008231437A patent/JP2009087333A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101571889B (zh) * | 2009-05-22 | 2011-02-16 | 哈尔滨工业大学 | 一种低压电磁铆接固有参数匹配方法 |
| CN108170953A (zh) * | 2017-12-27 | 2018-06-15 | 中国科学院微电子研究所 | 一种电路图迁移方法和装置 |
| CN117391002A (zh) * | 2023-10-23 | 2024-01-12 | 苏州异格技术有限公司 | 一种ip核扩展描述方法及ip核生成方法 |
| CN117391002B (zh) * | 2023-10-23 | 2024-05-17 | 苏州异格技术有限公司 | 一种ip核扩展描述方法及ip核生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2452571A (en) | 2009-03-11 |
| JP2009087333A (ja) | 2009-04-23 |
| GB0717607D0 (en) | 2007-10-17 |
| US20090070493A1 (en) | 2009-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101388051A (zh) | 互连元件和器件配置生成 | |
| CN107329774A (zh) | 确定Redriver芯片参数的方法和装置 | |
| CN100573537C (zh) | 一种soc芯片系统级验证系统及方法 | |
| US20100161805A1 (en) | Surplus resource management system, method and server | |
| CN106055361B (zh) | 基于bmc的多种不同机型的集成式固件实现方法及系统 | |
| US9678908B2 (en) | Method for automatically setting ID in UART ring communication | |
| CN104216311A (zh) | 用于提供通用接口的方法以及具有通用接口的微控制器 | |
| US20140126665A1 (en) | Output driver with adjustable voltage swing | |
| JP2007527063A (ja) | 構成データを生成するための方法及び装置 | |
| CN104216312A (zh) | 用于提供通用接口的方法以及具有通用接口的微控制器 | |
| CN101494560A (zh) | 主从网络设备配置方法、装置和系统 | |
| CN109408126A (zh) | 一种多路服务器的开机方法、bmc及多路服务器 | |
| US20160132448A1 (en) | Hub module with a single bridge shared among multiple connection ports to support role reversal | |
| CN108628621A (zh) | 一种从设备的固件升级方法及固件升级的从设备、系统 | |
| CN108319516A (zh) | 一种测试系统及测试方法 | |
| CN106484492A (zh) | 配置接口的方法和系统 | |
| CN112462245B (zh) | 边界扫描互联线路的生成方法与装置 | |
| CN103685405B (zh) | 网络服务系统及其更新固件的方法 | |
| CN105045697A (zh) | 一种pcie信号完整性测试系统和方法 | |
| CN110008165B (zh) | 一种ntb链路管理方法、系统及相关装置 | |
| Sapienza et al. | Modelling for hardware and software partitioning based on multiple properties | |
| CN103036737A (zh) | 一种大规模微系统芯片的片上多节点系统的自测试方法 | |
| CN109782157A (zh) | 一种机内测试设计方法及系统 | |
| CN104834629A (zh) | 总线型的中央处理器 | |
| US20180089342A1 (en) | Method, apparatus and system for automatically deriving parameters for an interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090318 |