CN101355704B

CN101355704B - 一种色度1/3插值计算方法和装置

Info

Publication number: CN101355704B
Application number: CN 200810118381
Authority: CN
Inventors: 马凤翔
Original assignee: Vimicro Corp
Current assignee: Vimicro Corp
Priority date: 2008-08-15
Filing date: 2008-08-15
Publication date: 2011-11-30
Anticipated expiration: 2028-08-15
Also published as: CN101355704A

Abstract

本发明涉及图像处理技术的插值技术领域，提供一种色度1/3插值计算方法和装置，该装置包括：加权系数生成单元，用于生成四个整像素点的加权系数；加权色度生成单元，用于根据加权系数生成单元生成的加权系数计算出四个整像素点的加权色度；常数整合处理单元，用于从预存的常数数值集合中选择与插值点相关的常数，结合加权色度值，通过加法器的级联组合处理，得到加入常数的加权总和；归一化单元，用于把常数整合处理单元得到的加入常数的加权色度总和进行归一化处理，以得到所述1/3插值点色度值。本发明可以可运用在所有RealVideo解码芯片上，完成了图像色度1/3插值的统一处理以及硬件实现。

Description

一种色度1/3插值计算方法和装置

技术领域

本发明涉及图像处理的插值技术领域，尤其涉及一种用于RealVideo 8中的色度1/3的插值计算方法和装置。

背景技术

RealVideo(ra、ram)格式一开始就定位在视频流应用方面的，是视频流技术的始创者。RealVideo 8是指rmvb(real8.0)。rmvb中的vb是指variable bit(即动态码率)，为RealNetworks公司新的编码格式。其图象质量和MPEG2、DIVX相比虽差很多，但在码率较低的图像领域却得到广泛的应用。

RealVideo 8中，色度预测采用1/3像素的精度。相对整像素或半像素预测，1/3像素能够提供更好压缩比。在四个整像素之间，如图1所示，有8个点可能用来做1/3插值，其中不包括左上角的整像素点(0，0)。RealVideo 8中，色度的1/3插值计算和亚像素位置直接相关，便于PC串行实现，但是很难用硬件方式实现。

随着摄像类产品和MP4类移动多媒体的发展，基于RealVideo 8的色度1/3插值的硬件实现有迫切的现实需要。但目前对于RealVideo 8的色度1/3插值计算没有一个统一的公式来进行描述及处理，就不能对RealVideo 8的色度1/3插值进行硬件实现。

发明内容

为了解决上述问题，本发明提供了一个统一的公式来描述所有1/3插值计算，并相应给出了模块级的硬件实现。

本发明提供一种基于4x4图像宏块的色度1/3插值计算方法和相应的色度1/3插值计算装置，所述图像宏块包括四个整像素点。

该方法包括以下步骤：

S1：从基于待插值点到所述图像宏块的边界距离dx和dy计算得到8、(7-2dx)和(1+2dx)，与8、(7-2dy)和(1+2dy)两组系数，并为每个整像素点分别从所述两组系数中各选取一个系数，然后所选取的系数进行乘法运算，生成与每个整像素点有关的加权系数；

S2：输入四个整像素点的色度值，结合与每个整像素点有关的加权系数分别计算与每个整像素点有关的加权色度值；

S3：把与每个整像素点有关的加权色度值和与所述插值点相关的一个常数进行相加，且该常数的取值范围为{0，32}；

S4：对所述相加的总和右移6位，得到所述待插值点色度值。

相应的，色度1/3插值计算装置包括：

加权系数生成单元，从基于待插值点到所述图像宏块的边界距离dx和dy计算得到8、(7-2dx)和(1+2dx)，与8、(7-2dy)和(1+2dy)两组系数，并为每个整像素点选择两组系数中的各一个系数，再进行乘法运算，生成与每个整像素点有关的加权系数；

加权色度生成单元，用于根据所述加权系数计算出每个整像素点的加权色度；

常数整合处理单元，用于从预存的常数数值集合中选择与待插值点相关的常数，结合所述加权色度值，加权色度总和；其中，该常数的取值范围为{0，32}；

归一化单元，用于把所述加权色度总和右移6位，以得到所述待插值点的色度值。

进一步地，加权系数生成单元包括多路选择器和乘法器，多路选择器对所述两组系数进行选通，并由乘法器生成所述加权系数。

进一步地，加权色度生成单元包括乘法器和寄存器阵列，所述乘法器把加权系数生成单元生成的加权系数分别与存储于所述寄存器阵列的相应的整像素点的色度值由乘法器相乘，得到加权色度值。

进一步地，该装置还包括控制逻辑单元，用以对上述多路选择器、乘法器及加法器进行逻辑控制，实现各单元之间的信号耦合以及选择信号输出。

本发明可以可运用在所有RealVideo解码芯片上，根据本发明给出的一种图像色度1/3插值方法及其装置，为图像色度1/3插值的统一处理以及硬件实现，提供了一种全新的色度1/3插值方法和装置。

附图说明

图1表示色度1/3插值各像素点的位置关系示意图；

图2表示本发明的色度1/3插值一个实施例的装置结构图。

具体实施方式

以下实施例用于说明本发明，但不用来限制本发明的范围。

为了实现基于RealVideo 8的色度1/3插值的统一处理以及硬件实现，本发明提供了一种图像色度1/3插值计算方法及其装置。接下来将以每个图像亚宏块内各类1/3插值点为例，具体说明该插值计算方法及其装置。

图1示出色度1/3值的各像素点的位置关系图。如图1所示，在一个3x3的图像亚宏块内，有9个1/3插值点，其中方块表示整像素点，圆表示1/3像素点。下面，本发明将以4x4个整像素点为例，说明1/3插值点的情况。在4x4个整像素点情况下，对每个1/3插值点来说，它所相关的整像素点一共4行或4列，而每行或列又有4个整像素点。在图1中，四个方块(0，0)、(0，1)、(1，0)、(1，1)分别表示四个整像素点，为了表述上的方便，在以下的说明中，四个整像素点的色度值分别表示为p_0，0、p_1，0、p_0，1、p_1，1，也可以简要的表示为A、B、C、D四个值。

首先，了解RealVideo 8的色度1/3插值的描述及处理方法，色度1/3插值采用4阶滤波器，每个点的插值公式如表1所示：

位置	Filter(input p_x，y，output f_x，y)
		0，0	f_0，0＝p_0，0
0，1	f_0，1＝(5p_0，0+3p_0，1+4)＞＞3
		0，2	f_0，2＝(3p_0，0+5p_0，1+4)＞＞3
1，0	f_1，0＝(5p_0，0+3p_1，0+4)＞＞3
		1，1	f_1，1＝(25p_0，0+15p_1，0+15p_0，1+9p_1，1+32)＞＞6
1，2	f_1，2＝(15p_0，0+9p_1，0+25p_0，1+15p_1，1+32)＞＞6
		2，0	f_2，0＝(3p_0，0+5p_1，0+4)＞＞3
2，1	f_2，1＝(15p_0，0+25p_1，0+9p_0，1+15p_1，1+32)＞＞6
		2，2	f_2，2＝(9p_0，0+15p_1，0+15p_0，1+25p_1，1+32)＞＞6

表1色度三分之一插值公式

从表1中可以看出，(0，1)和(1，0)点的插值公式相同，(0，2)和(2，0)点的插值公式相同，(1，1)、(1，2)、(2，1)和(2，2)点的插值公式系数不同。由此，可以把色度的1/3插值公式分为四大类：

1.(0，0)使用整像素值；

2.(0，1)(1，0)使用相同的二阶1/3插值；

3.(0，2)(2，0)使用相同的二阶1/3插值；

4.(1，1)(1，2)(2，1)(2，2)使用系数不同的四阶1/3插值。

下面，对色度的1/3插值计算作统一的公式描述。首先，对每个点插值公式的右向移位位数统一为六，具体结果见表2：

dx，dy	Filter(inputp_y，x，outputf_y，x)
		0，0	f_0，0＝88p_0，0＞＞6
0，1	f_0，1＝(40p_0，0+24p_0，1+32)＞＞6
		0，2	f_0，2＝(24p_0，0+40p_0，1+32)＞＞6
1，0	f_1，0＝(40p_0，0+24p_1，0+32)＞＞6
		1，1	f_1，1＝(25p_0，0+15p_1，0+15p_0，1+9p_1，1+32)＞＞6
1，2	f_1，2＝(15p_0，0+9p_1，0+25p_0，1+15p_1，1+32)＞＞6
		2，0	f_2，0＝(24p_0，0+40p_1，0+32)＞＞6
2，1	f_2，1＝(15p_0，0+25p_1，0+9p_0，1+15p_1，1+32)＞＞6
		2，2	f_2，2＝(9p_0，0+15p_1，0+15p_0，1+25p_1，1+32)＞＞6

Tab 2色度四分之一插值公式的分解

那么色度1/3插值可以统一为：

if(dx＝＝0&&dy＝＝0)

fdx，dy＝p0，0＝8*8*p0，0＞＞6

else if(dx＞0&&dy＞0)

fdx，dy＝

((7-2dx)(7-2dy)p00+(1+2dx)(7-2dy)p01+(7-2dx)(1+2dy)p10+(1+2dx)(

1+2dy)p00+32)＞＞6

else if(dx＝＝0)

fdx，dy＝(8*(7-2dy)*p00+8*(1+2dy)*p01+32)＞＞6

else

fdx，dy＝(8*(7-2dx)*p00+8*(1+2dx)*p10+32)＞＞6

根据上述统一的色度1/3插值公式，本发明提出了基于4x4图像宏块的色度1/3插值计算装置，图2示出本发明基于4x4图像宏块的色度1/3插值一个优选实施例的装置结构图。如图2所示，该装置包括：加权系数生成单元、加权色度生成单元、常数整合处理单元、归一化单元以及控制逻辑单元。

其中，加权系数生成单元用于生成与四个整像素点有关的加权系数，它包括多路选择器MUX、乘法器和寄存器。首先，基于当前的色度1/3插值点，对上述统一的色度插值1/3插值公式中与四个整像素点的色度值p_0，0、p_0，1、p_1，0、p_1，1有关的系数8、(7-2dx)、(1+2dx)和8、(7-2dy)、(1+2dy)分别采用多路选择器M0和M1进行选通；然后再使用一次多路选择器MUX对M0和M1选通的系数以及pixel_A寄存器中整像素A色度值进行选通，并由乘法器生成插值公式中与四个整像素有关的加权系数，并且分别存放在四个Coef_X寄存器中，这里X＝A，B，C或D。应当注意，Coef_A寄存器值输出作为多路选择器MUX的第四个输入。

加权色度生成单元用于根据与四个整像素点有关的加权系数计算出它们的加权色度，它包括乘法器和寄存器，把加权系数生成单元生成的与四个整像素有关的加权系数分别对应与输入的四个整像素点的色度值A、B、C、D由乘法器相乘，生成的加权色度分别送入四个寄存器Weight_X，这里X＝A，B，C或D。其中插值需要的四个整像素点的色度值A、B、C、D分别存放在四个pixel_X寄存器中。

值得注意的是，在上述加权色度生成的过程中，pixel_A的加权的色度生成是在最上面即加权系数生成单元的乘法器中进行，也即加权色度生成单元在计算与像素A有关的加权色度时利用了加权系数生成单元的多路选择器MUX和乘法器。这样一来就节省了一个乘法器，同时各元器件所属单元并不唯一，以在不同步骤实现的功能为准。具体在图2的实施情况下，最上面的乘法器既属于加权系数生成单元，又归属于加权色度生成单元；也即在加权系数生成步骤，属于加权系数生成单元，而在加权色度生成步骤，又属于加权色度生成单元。其他的元器件的功能划分，和该乘法器的情况均相似。

常数整合处理单元，包括多路选择器M3和加法器，把预存的常数constant数值集合由多路选择器M3选择其一，结合加权色度生成单元生成的加权色度，通过加法器的级联组合处理，得到加入常数constant的加权色度总和。

归一化单元，即移位寄存器，把常数整合处理单元得到的加入常数constant的加权色度总和进行移位处理，最终得到色度1/3插值点。

控制逻辑单元对若干多路选择器、寄存器、乘法器及加法器进行逻辑控制，实现各单元之间的信号耦合以及选择信号输出。

在该实施例中，加权系数生成单元由两个多路选择器M0、M1分别对各自三个寄存器中的8、7-2dx和1+2dx以及8、7-2dy和1+2dy进行选通，两两送入加权系数生成单元的乘法器进行运算，得到加权系数并把运算结果保存到四个寄存器中。

加权色度生成单元由四个乘法器和8个寄存器组成，把加权系数生成单元的四个Coef_X寄存器中的加权系数，结合存放于另四个pixel_X寄存器中的四个整像素点的色度值A、B、C、D，对应送入相应的乘法器进行运算，并把运算结果送入Weight_A、Weight_B、Weight_C、Weight_D四个寄存器中。

在这一过程中，四个整像素点色度值A、B、C、D从四个pixel_X寄存器中并行输入，与B、C、D略有不同的是，A以及由寄存器经连接旁路返回的加权系数，经过多路选择器选通后，复用加权系数生成单元的乘法器，和其他三个乘法器并行运算，得到加权色度值。也就是说，前述的加权色度生成单元中的四个乘法器中有一个是复用了加权系数生成单元的乘法器。

常数整合处理单元由一个多路选择器M3和四个加法器组成，把预存的常数(constant)数值集合由多路选择器M3选择其一，结合加权色度生成单元中的Weight_A、Weight_B、Weight_C、Weight_D寄存器存储的加权色度，两两相加，求出总和。

然后由归一化单元，把常数整合处理单元得到的加入常数的加权色度总和进行归一化即移位处理，以得到所述1/3插值点色度值。

作为替代方案或附加方案，其它的一个或多个与整像素点有关的加权色度按与色度A相同的方式产生。也就是说，加权系数生成单元的乘法器输出的与至少一个上述整像素点有关的加权系数，经寄存器输入加权系数生成单元的多路选择器，然后该加权系数生成单元的多路选择器对所述至少一个整像素点的色度值和所述与至少一个上述整像素点有关的加权系数进行选通，使得所述加权系数生成单元的乘法器对其进行乘法运算从而得到与该至少一个整像素点有关的加权色度值。

此外，在本发明的一个优选实施例中，色度1/3插值计算装置还包括旁路装置，使得至少一个整像素点的加权色度值直接输入常数整合处理单元，而不经过加权色度生成单元。

整个过程都由控制逻辑单元实现该装置的逻辑控制，对若干多路选择器、寄存器、乘法器及加法器进行控制，实现各单元之间的信号耦合以及选择信号输出。

计算四个系数时，多路选择器M0的数据选择如下表所示：

dx，dy	coef_A	coef_B	coef_C	coef_D
					dx＞0&dy＞0	(7-2dx)	(1+2dx)	(7-2dx)	(1+2dx)
！dx&dy＞0	8	dx	8	dx
					dx＞0&！dy	(7-2dx)	(1+2dx)	-	-
！dx&！dy	8	dx	-	dx

计算四个系数时，多路选择器M1的数据选择如下表所示：

dx，dy	coef_A	coef_B	coef_C	coef_D
					dx＞0&dy＞0	(7-2dy)	(7-2dy)	(1+2dy)	(1+2dy)
！dx&dy＞0	(7-2dy)	-	(1+2dy)	-
					dx＞0&！dy	8	8	dy	dy
！dx&！dy	8	-	dy	-

接下来，结合图1、图2以及上述多路选择器M0和M1的数据选择，以其中的个别点为例来说明该方法及装置的工作过程。

对于(0，0)来说，其到图像宏块边界的距离分别为0和0，故dx、dy、对应的值分别为0、0。则对于M0来说，四个Coef_X寄存器中只有Coef_A选择8，Coef_B选择dx即为0，Coef_C没有选择，Coef_D选择dx即为0；对于M1来说，四个Coef_X寄存器中，Coef_A选择8，Coef_B没有选择，Coef_C选择dy即为1，Coef_D选择没有选择；相乘以后只有Coef_A中的加权系数为8*8；然后再与pixel_A中的p_0，0做乘法运算，最终得到结果8*8*p_0，0存入寄存器Weight_A中；最后进行常数整合及归一化处理，就得到f_0，0＝8*8*p_0，0＞＞6的色度1/3插值计算公式。

再比如，对于(0，1)来说，其到图像宏块边界的距离分别为0和1，故dx、dy对应的值分别为0、1。则对于M0来说，四个Coef_X寄存器中，Coef_A选择8，Coef_B选择dx即为0，Coef_C选择8，Coef_D选择dx即为0；对于M1来说，四个Coef_X寄存器中，Coef_A选择(7-2dy)即为5，Coef_B没有选择，Coef_C选择(1+2dy)即为3，Coef_D选择没有选择；相乘以后Coef_A中的加权系数为8*5＝40，Coef_C中的加权系数为8*3＝24；然后再分别与pixel_A中的p_0，0和pixel_C中的p_0，1做乘法运算，最终得到结果40p_0，0和24p_0，1分别存入寄存器Weight_A和Weight_C中；最后进行常数整合及归一化处理，就得到f_0，1＝(40p_0，0+24p_0，1+32)＞＞6的色度1/3插值计算公式。

虽然本发明是结合一个具体实施方式表述的，但本领域技术人员可以对其中的某些特征加以适当改变或者将其应用到其它领域以解决上述问题，因此本领域技术人员在本实施例的基础上进行的所有相关的扩展和应用都应落入本申请的保护范围。

Claims

1.一种基于4x4图像宏块的色度1/3插值计算方法，所述图像宏块包括四个整像素点，其特征在于该方法包括以下步骤：

S4：对所述相加的总和右移6位，得到所述待插值点色度值。

2.如权利要求1所述的色度1/3插值计算方法，其特征在于所述插值计算方法基于RealVideo 8的色度1/3插值标准。

3.一种基于4x4图像宏块的色度1/3插值计算装置，图像宏块包括四个整像素点，其特征在于该色度1/3插值计算装置包括：

4.如权利要求3所述的色度1/3插值计算装置，其特征在于所述加权系数生成单元包括多路选择器和乘法器，多路选择器对所述两组系数进行选通，并由乘法器生成所述加权系数。

5.如权利要求3所述的色度1/3插值计算装置，其特征在于所述加权色度生成单元包括乘法器和寄存器阵列，所述乘法器把加权系数生成单元生成的加权系数分别与存储于所述寄存器阵列的相应的整像素点的色度值由乘法器相乘，得到加权色度值。

6.如权利要求4或5所述的色度1/3插值计算装置，其特征在于所述装置还包括控制逻辑单元，对上述多路选择器、乘法器及加法器进行逻辑控制，实现各单元之间的信号耦合以及选择信号输出。

7.如权利要求4所述的色度1/3插值计算装置，其特征在于所述加权系数生成单元的乘法器输出的与至少一个上述整像素点有关的加权系数经寄存器输入所述加权系数生成单元的多路选择器，所述加权系数生成单元的多路选择器对所述至少一个整像素点的色度值和所述与至少一个上述整像素点有关的加权系数进行选通，使得所述加权系数生成单元的乘法器对其进行乘法运算得到该至少一个整像素点的加权色度值。

8.如权利要求7所述的色度1/3插值计算装置，其特征在于该装置还包括旁路装置，使前述至少一个整像素点的加权色度值直接输入常数整合处理单元，而不经过加权色度生成单元。