CN101355537A - 一种适用于时分双工模式的数字预失真射频收发电路 - Google Patents

Abstract

本发明公开了一种适用于时分双工(TDD)模式的数字预失真(DPD)射频收发电路。本发明利用TDD收发不同时工作特性，在发送时隙，将接收链路中的全部或部分功能单元复用为反馈链路中相应的功能单元，并将复用了接收链路中的功能单元的反馈链路输出的射频信号输出给DPD单元；在接收时隙到来时，接收链路中的所有功能单元仍然对接自外部接收通道的射频信号进行相应处理并输出给数字中频接收单元，从而节省了硬件资源并降低了电路成本。

Description

一种适用于时分双工模式的数字预失真射频收发电路

技术领域

本发明涉及射频(Radio Freqency，RF)收发技术，特别涉及一种适用于时分双工(TDD)模式的数字预失真(Digital Predistortion，DPD)射频电路。

背景技术

射频收发电路中，通常包括接收(Rx)链路和(Tx)发送链路。

发送链路中通常会包括功率放大器，对由待发送数字射频信号转换得到的模拟射频信号进行功率放大，以抵消模拟射频信号在传输过程中的衰减。

通常情况下，射频信号应为线性信号。然而，由于功率放大器的非线性特性，经功率放大器放大后的模拟射频信号可能会变为非线性信号，从而造成信号失真。

为了解决上述问题，射频收发电路中可以包括一个数字预失真单元，由DPD单元利用预设的DPD系数，对来自数字中频发送单元，例如上变频器(DUC)的数字射频信号进行DPD处理，DPD处理能够补偿功率放大器的非线性。

实际应用中，考虑到电路特性会受环境温度和器件老化等的影响，通常需要实时对预设的DPD系数进行调整。这种情况下，射频收发电路中还包括反馈链路，且DPD单元还需要根据来自反馈链路的射频信号调整DPD系数。

图1为现有射频收发电路的结构示意图。如图1所示，该电路包括：发送链路、接收链路、反馈链路和DPD单元。

接收链路由多个功能单元依次相连构成，输入自外部接收通道、输出至外部数字中频接收单元，例如下变频器(DDC)。

反馈链路由多个功能单元依次相连构成，输入自发送链路输出端、输出至DPD单元。

发送链路由多个功能单元依次相连构成，输入自DPD单元、输出至外部发射通道的。

已有的各种射频收发电路中，发送链路和接收链路中可以包括不同类型的功能单元，发送链路和接收链路中的部分功能单元的排列顺序也可以不同，但通常情况下，发送链路和反馈链路中包括的功能单元全部或大部分相同。

如果射频收发电路所在的系统在时分双工(TDD)模式下进行射频信号的收发，则会存在以下问题：

在接收时隙到来时，接收链路接收射频信号进行相应处理并输出给数字中频接收单元，而发送链路和反馈链路空闲；在发送时隙到来时，发送链路对DPD单元输出的待发送射频信号进行相应处理，并输出给外部发射通道和反馈链路，同时，反馈对发送链路输出的射频信号进行相应处理并输出给DPD单元，而此时的接收链路空闲。

可见，适用于TDD模式的DPD射频收发电路中，在同一时隙内，包括相同功能单元的接收链路和反馈链路只有其中一个处于工作状态，而另一个却处于空闲状态，从而造成了不必要的资源浪费，且使得该电路中增加了不必要的成本开销。

发明内容

有鉴于此，本发明提供了一种适用于TDD模式的DPD射频收发电路，能够节省硬件资源并降低电路成本。

本发明提供的一种适用于TDD模式的DPD射频收发电路，包括：

输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；输入自DPD单元、输出至外部发射通道的发送链路；

该电路还包括：二选一单元、单输入多输出单元、控制器；

所述二选一单元的第一输入端与所述外部接收通道相连、第二输入端与所述发送链路输出端相连、输出端与所述接收链路输入端相连；

所述单输入多输出单元的输入端与所述接收链路输出端相连、第一输出端与所述数字中频接收单元的输入端相连、第二输出端与所述DPD单元的输入端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

所述接收链路包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

所述控制器中包括一个与系统时钟同步的定时器。

所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

本发明提供的另一种适用于TDD模式的DPD射频收发电路，包括：

输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；

输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；

输入自所述DPD单元、输出至外部发射通道的发送链路；

该电路还包括：二选一单元、单输入多输出单元、控制器；

所述反馈链路中的功能单元少于所述接收链路，接收链路中多于反馈链路的功能单元为一个或至少两个相邻的功能单元，且所述一个或至少两个相邻功能单元中的最后一个的输出端为所述接收链路的输出端；

所述接收链路中多于反馈链路的功能单元中，最前一个的输入端与所述二选一单元的输出端相连，该功能单元前一个相邻的功能单元输出端与所述二选一单元的第一输入端相连；反馈链路中，与接收链路中连接二选一单元第一输入端的功能单元相同的一个功能单元输出端，与所述二选一单元的第二输入端相连；

所述接收链路的输出端与单输入多输出单元的输入端相连；所述数字中频接收单元的输入端与所述单输入多输出单元的第一输出端相连；所述DPD单元与所述单输入多输出单元的第二输出端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

所述反馈链路少于所述接收链路的功能单元包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

所述控制器中包括一个与系统时钟同步的定时器。

所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

本发明提供的又一种适用于TDD模式的DPD射频收发电路，包括：

输入自外部接收通道、输出至下变频器数字中频接收单元、由多个功能单元依次相连构成的接收链路；

输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；

输入自所述DPD单元、输出至外部发射通道的发送链路；

该电路还包括：二选一单元、单输入多输出单元、控制器；

所述反馈链路中的功能单元少于所述接收链路，接收链路中多于反馈链路的功能单元为一个或至少两个相邻的功能单元，且所述一个或至少相邻功能单元中的最前一个的输入端为所述接收链路的输入端；

所述二选一单元的第一输入端与外部接收通道相连、第二输入端与发送链路的输出端相连、输出端与接收链路的输入端相连；

所述接收链路中多于反馈链路的一个或至少两个相邻功能单元中，最后一个功能单元的输出端与单输入多输出单元的输入端相连，该功能单元相邻的后一个功能单元的输入端与单输入多输出单元的第一输出端相连；反馈链路的输入端与单输入多输出单元的第二输出端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

所述反馈链路少于所述接收链路的功能单元包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

所述控制器中包括一个与系统时钟同步的定时器。

所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

本发明提供的再一种适用于TDD模式的DPD射频收发电路，包括：

输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；

输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；

输入自所述DPD单元、输出至外部发射通道的发送链路；

该电路还包括：二选一单元、单输入多输出单元、控制器；

所述反馈链路中的功能单元少于所述接收链路，接收链路中多于反馈链路的功能单元具有前一个相邻的功能单元和后一个相邻的功能单元；

所述接收链路中多于反馈链路的功能单元的输入端与所述二选一单元的输出端相连，该功能单元前一个相邻的功能单元输出端与所述二选一单元的第一输入端相连；反馈链路中，与接收链路中连接二选一单元第一输入端的功能单元相同的一个功能单元输出端，与所述二选一单元的第二输入端相连；

所述接收链路中多于反馈链路的功能单元的输出端与单输入多输出单元的输入端相连，该功能单元相邻的后一个功能单元的输入端与单输入多输出单元的第一输出端相连；反馈链路中，与接收链路中连接所述第一输出端的功能单元相同的一个功能单元的输入端与单输入多输出单元的第二输出端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

所述接收链路中多于反馈链路的功能单元为至少两个不全相邻的功能单元；

所述接收链路中多于反馈链路的至少两个不全相邻的功能单元中，每个与其他多于反馈链路的功能单元不相邻的一个功能单元对应一个二选一单元和一个单输入多输出单元；

所述接收链路中多于反馈链路的至少两个不全相邻的功能单元中，每部分相邻的功能单元，也对应一个二选一单元和一个单输入多输出单元；且所述每部分相邻的功能单元中，最前一个的输入端与该部分相邻的功能单元对应的二选一单元的输出端相连，最后一个的输出端与该部分相邻的功能单元对应的单输入多输出单元的输入端相连；

所述控制器与每个二选一单元和每个单输入多输出单元均相连。

所述反馈链路少于所述接收链路的功能单元包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

所述控制器中包括一个与系统时钟同步的定时器。

所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

由上述技术方案可见，本发明利用TDD收发不同时工作特性，在发送时隙，将接收链路中的全部或部分功能单元复用为反馈链路中相应的功能单元，并将复用了接收链路中的功能单元的反馈链路输出的射频信号输出给DPD单元；在接收时隙，接收链路中的所有功能单元仍然对接自外部接收通道的射频信号进行相应处理并输出给数字中频接收单元，从而节省了硬件资源并降低了电路成本。

而且，在反馈链路和接收链路复用的功能单元中包括VGA时，控制器可以控制VGA选择不同的VGA增益，分别对外部接收通道接收到的模拟射频信号和发送链路反馈的模拟射频信号进行处理，使得利用对应VGA增益处理后的射频信号能够符合DPD单元的动态范围。

附图说明

图1为现有射频收发电路的结构示意图。

图2为本发明实施例一中适用于TDD模式的DPD射频收发电路的结构示意图。

图3为本发明实施例二中适用于TDD模式的DPD射频收发电路的结构示意图。

图4为本发明实施例三中适用于TDD模式的DPD射频收发电路的结构示意图。

图5为本发明实施例四中适用于TDD模式的DPD射频收发电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明实施例中，利用TDD收发不同时工作特性，在发送时隙到来时，将接收链路中的全部或部分功能单元复用为反馈链路中相应的功能单元，并将复用了接收链路中的功能单元的反馈链路输出的射频信号输出给DPD单元；在接收时隙到来时，接收链路中的所有功能单元仍然对接自外部接收通道的射频信号进行相应处理并输出给数字中频接收单元。

这样，即可实现接收链路和反馈链路的硬件资源复用，从而能够降低电路成本、提高资源利用率。

实施例一

本实施例中，在接收链路和反馈链路中包括的所有功能单元均相同的情况下，接收链路和反馈链路复用所有的功能单元，即适用于TDD模式的DPD射频收发电路中可以不包括反馈链路，在发送时隙到来时，接收链路即为反馈链路。

图2为本发明实施例一中适用于TDD模式的DPD射频收发电路的结构示意图。如图2所示，本实施例中适用于TDD模式的DPD射频收发电路包括：输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；输入自数字预失真DPD单元、输出至外部发射通道的发送链路；以及DPD单元和控制器。

如图2所示的电路中还包括：一个二选一单元、一个单输入多输出单元、一个控制器。

二选一单元的输入端1与外部接收通道相连、二选一单元的输入端2与发送链路输出端相连、二选一单元的输出端与接收链路输入端相连。

单输入多输出单元的输入端与接收链路输出端相连、单输入多输出单元的输出端1与数字中频接收单元的输入端相连、单输入多输出单元的输出端2与DPD单元的输入端相连。

在接收时隙到来时，控制器导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；

在发送时隙到来时，控制器导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

由上述电路可见，本实施例实现了反馈链路与接收链路的所有硬件资源的复用，节省了硬件资源并降低了电路成本。

实际应用中，接收链路和反馈链路中可能只有部分功能单元相同，例如，接收链路和反馈链路的输入端侧、或输出端一侧、或中间的一个或至少两个功能单元相同。相同的功能单元可以是相邻的多个、也可以是多个不全相邻的多个功能单元。

针对上述不同情况，本发明中的后续实施例中提供了多种适用的复用方案。所有复用方案的原则是：复用接收链路和反馈链路中任意数量的、任意类型的相同功能处理。

通常情况下，接收链路和反馈链路中均会包括可变增益放大器(VGA)，但接收链路中的VGA与反馈链路中的VGA的增益可以所不同。

因此，本实施例中，对于向数字中频接收单元输出的射频信号和向DPD单元输出的射频信号，VGA应当利用不同的VGA增益进行处理，使得利用对应VGA增益处理后的射频信号能够符合DPD单元的动态范围。

例如，VGA增益G1与接收链路对应，用于对外部接收通道接收到的模拟射频信号进行处理；VGA增益G2与反馈链路对应，用于对发送链路反馈的模拟射频信号进行处理。

这种情况下，控制器进一步在接收时隙将VGA的VGA增益设置为VGA增益G1；在发送时隙将VGA的增益设置为VGA增益G2。

这样，控制器可以控制VGA不同的VGA增益，分别对外部接收通道接收到的模拟射频信号和发送链路反馈的模拟射频信号进行处理，使得利用对应VGA增益处理后的射频信号能够符合DPD单元的动态范围，从而保证了DPD系数调整的准确性。

实施例二

本实施例中，接收链路和反馈链路复用接收链路输出端侧相同的一个或至少两个相邻功能单元，即接收链路多于反馈链路的一个或至少两个相邻功能单元中的最后一个的输出端为接收链路的输出端。

这样，本实施例中适用于TDD模式的DPD射频收发电路包括：输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；输入自数字预失真DPD单元、输出至外部发射通道的发送链路；以及DPD单元和控制器。

该电路中还包括：一个二选一单元、一个单输入多输出单元、一个控制器。

反馈链路中的功能单元少于接收链路，这里所说的少于接收链路的功能单元是指：反馈链路不包括与接收链路输出端侧相同的多个相邻的功能单元。

接收链路中多于反馈链路的一个或至少两个相邻功能单元中，最前一个的输入端与二选一单元的输出端相连，该功能单元前一个相邻的功能单元输出端与二选一单元的输入端1相连；反馈链路中，与接收链路中连接二选一单元输入端1的功能单元相同的一个功能单元输出端，与二选一单元的输入端2相连。

接收链路的输出端与单输入多输出单元的输入端相连；数字中频接收单元的输入端与单输入多输出单元的输出端1相连；DPD单元与单输入多输出单元的输出端2相连。

在接收时隙到来时，控制器导通二选一单元的输入端1与输出端，导通单输入多输出单元的输入端与输出端1；在发送时隙到来时，控制器导通二选一单元的输入端2与输出端，导通单输入多输出单元的输入端与输出端2。

由上述电路可见，本实施例实现了反馈链路与接收链路的部分硬件资源的复用，节省了硬件资源并降低了电路成本。

在接收链路和反馈链路中包括的部分相邻的功能单元均相同的情况下，即可采用上述方案。当然，在接收链路和反馈链路中包括的所有功能单元均相同的情况下，也可以采用本实施例中复用方案。

与实施例一同理，本实施例中，如果接收链路和反馈链路复用的功能单元中包括VGA，则控制器进一步在接收时隙将VGA的VGA增益设置为VGA增益G1；在发送时隙将VGA的增益设置为VGA增益G2。

以下举例对本实施例中适用于TDD模式的DPD射频收发电路进行进一步说明。

图3为本发明实施例二中适用于TDD模式的DPD射频收发电路的结构示意图。如图3所示，以基于现有的一种射频收发电路实现本发明的技术方案为例，本实施例中适用于TDD模式的DPD电路包括：发送链路、接收链路、反馈链路、DPD单元和控制器。

在接收方向上，接收链路顺序包括：RF功率放大器和RF滤波器、混频器、增益控制数字信号(IF)功率放大器和IF滤波器、VGA、中频滤波器、ADC。其中，RF功率放大器的输入端作为接收链路的输入端，与外部接收通道相连；IF滤波器的输出端与二选一单元的输入端1相连，二选一单元的输出端与VGA的输入端相连；ADC的输出端与单输入多输出单元的输入端相连。

在反馈方向上，反馈链路顺序包括：RF功率放大器和RF滤波器、混频器、IF功率放大器和IF滤波器。其中，RF功率放大器的输入端与发送链路的输出端相连，IF滤波器的输出端与多路选择开关的输入端2相连。

接收链路中的所有功能单元在任何时隙均处于工作状态。

在接收时隙到来时：发送链路处于空闲状态，控制器导通二选一单元的输入端1与输出端、导通单输入多输出单元的输入端与输出端1；外部接收通道接收的模拟射频信号，依次经过接收链路中的RF功率放大器、RF滤波器、混频器、IF功率放大器、IF滤波器、二选一单元、VGA、中频滤波器、ADC、单输入多输出单元后，输出给外部的数字中频接收单元。此时的VGA在控制器的控制下，利用与接收链路对应的VGA增益对接收到的射频信号进行处理。

在发送时隙到来时：外部接收通道不会接收到模拟射频信号，控制器导通二选一单元的输入端2与输出端、导通单输入多输出单元的输入端与输出端2；DPD单元将来自数字中频发送单元的待发送的数字射频信号进行DPD处理后，通过发送链路输出给反馈链路和外部发射通道；发送链路输出给反馈链路的模拟射频信号，依次经过反馈链路中的RF功率放大器、RF滤波器、混频器、IF功率放大器、IF滤波器、二选一单元、以及接收链路中的VGA、中频滤波器、ADC、单输入多输出单元后，输出给DPD单元；此时的接收链路作为反馈链路，且VGA在控制器的控制下，利用与反馈链路对应的VGA增益对接收到的射频信号进行处理。

可见，对于接收时隙和发送时隙，接收链路和反馈链路共享的功能单元均能够处于工作状态，且不会发生冲突，从而节省了硬件资源，降低了电路成本。

上述电路中，除复用的功能单元之外，反馈链路中的其他功能单元也可以与接收链路中的不同。

实施例三

本实施例中，接收链路和反馈链路复用接收链路输入端侧相同的一个或至少两个相邻功能单元，即接收链路多于反馈链路的一个或至少两个相邻功能单元中的最前一个的输出端为接收链路的输入端。

这样，本实施例中适用于TDD模式的DPD射频收发电路包括：输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；输入自DPD单元、输出至外部发射通道的发送链路；以及DPD单元和控制器。

该电路中还包括：一个二选一单元、一个单输入多输出单元、一个控制器。

反馈链路中的功能单元少于接收链路，这里所说的少于接收链路的功能单元是指：反馈链路不包括与接收链路输入端侧相同的多个相邻的功能单元。

外部接收通道与二选一单元的输入端1相连，发送链路的输出端与二选一单元的输入端2相连，接收链路的输入端与二选一单元的输出端相连。

接收链路中多于反馈链路的一个或至少两个相邻功能单元中，最后一个功能单元的输出端与单输入多输出单元的输入端相连，该功能单元相邻的后一个功能单元的输入端与单输入多输出单元的输出端1相连；反馈链路的输入端与单输入多输出单元的输出端2相连。

在接收时隙到来时，控制器导通二选一单元的输入端1与输出端，导通单输入多输出单元的输入端与输出端1；在发送时隙到来时，控制器导通二选一单元的输入端2与输出端，导通单输入多输出单元的输入端与输出端2。

由上述电路可见，本实施例实现了反馈链路与接收链路的部分硬件资源的复用，节省了硬件资源并降低了电路成本。

在接收链路和反馈链路中包括的部分相邻的功能单元均相同的情况下，即可采用上述方案。当然，在接收链路和反馈链路中包括的所有功能单元均相同的情况下，也可以采用本实施例中复用方案。

与上述2个实施例同理，本实施例中，如果接收链路和反馈链路复用的功能单元中包括VGA，则控制器进一步在接收时隙将VGA的VGA增益设置为VGA增益G1；在发送时隙将VGA的增益设置为VGA增益G2。

以下举例对本实施例中适用于TDD模式的DPD射频收发电路进行进一步说明。

图4为本发明实施例三中适用于TDD模式的DPD射频收发电路的结构示意图。如图4所示，以基于现有的一种射频收发电路实现本发明的技术方案为例，本实施例中适用于TDD模式的DPD电路包括：发送链路、接收链路、反馈链路、DPD单元和控制器。

在接收方向上，接收链路顺序包括：RF功率放大器和RF滤波器、混频器、IF功率放大器和IF滤波器、VGA、中频滤波器、ADC。其中，RF功率放大器的输入端作为接收链路的输入端，与二选一单元的输出端相连，二选一单元的输入端1与外部接收通道相连，二选一单元的输入端2与发送链路的输出端相连；IF滤波器的输出端与单输入多输出单元的输入端相连，单输入多输出单元的输出端1与VGA的输入端相连，单输入多输出单元的输出端2与反馈链路的输入端相连；ADC的输出端直接与外部数字中频接收单元的输入端相连。

在反馈方向上，反馈链路顺序包括：VGA、中频滤波器、ADC。其中，VGA作为反馈链路的输入端与单输入多输出单元的输出端2相连；ADC的输出端直接与DPD单元的输入端相连。

接收链路中的所有功能单元在任何时隙均处于工作状态。

在接收时隙到来时：发送链路处于空闲状态，控制器导通二选一单元的输入端1与输出端、导通单输入多输出单元的输入端与输出端1；外部接收通道接收的模拟射频信号，依次经过二选一单元、接收链路中的RF功率放大器、RF滤波器、混频器、IF功率放大器、IF滤波器、单输入多输出单元、接收链路中的VGA、中频滤波器、ADC后，输出给外部的数字中频接收单元。

在发送时隙到来时：外部接收通道不会接收到模拟射频信号，控制器导通二选一单元的输入端2与输出端、导通单输入多输出单元的输入端与输出端2；DPD单元将来自数字中频发送单元的待发送的数字射频信号进行DPD处理后，通过发送链路向反馈链路和外部发射通道输出；发送链路输出给反馈链路的模拟射频信号，依次经过二选一单元、接收链路中的RF功率放大器、RF滤波器、混频器、IF功率放大器、IF滤波器、单输入多输出单元、以及反馈链路中的VGA、中频滤波器、ADC后，输出给DPD单元。

本实施例中，由于接收链路与反馈链路复用的功能单元中，不包括VGA，因此，控制器不需要对VGA进行控制。

可见，对于接收时隙和发送时隙，接收链路和反馈链路共享的功能单元均能够处于工作状态，且不会发生冲突，从而节省了硬件资源，降低了电路成本。

上述电路中，除复用的功能单元之外，反馈链路中的其他功能单元也可以与接收链路中的不同。

实施例四

本实施例中，接收链路和反馈链路，复用接收链路输入端与输出端之间的任意一个功能单元、或任意多个不全相邻的功能单元，即接收链路中多于反馈链路的功能单元具有前一个相邻的功能单元和后一个相邻的功能单元。

这样，本实施例中适用于TDD模式的DPD射频收发电路包括：输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；输入DPD单元、输出至外部发射通道的发送链路；以及DPD单元和控制器。

该电路中还包括：至少一个二选一单元、至少一个单输入多输出单元、一个控制器。

反馈链路中的功能单元少于接收链路，这里所说的少于接收链路的功能单元是指：反馈链路不包括与接收链路中相同的任意一个功能单元、或多个不全相邻的功能单元。

如果接收链路中多于反馈链路的功能单元为一个，且该功能单元的输入端不为接收链路输入端、该功能单元的输出端不为接收链路输出端，则接收链路中的该功能单元的输入端与二选一单元的输出端相连，该功能单元相邻的前一个功能单元输出端与二选一单元的输出端1相连；反馈链路中与接收链路中连接二选一单元输入端的功能单元相同的一个功能单元输出端，与二选一单元的输入端2相连。接收链路中多于反馈链路的一个功能单元的输出端与单输入多输出单元的输入端相连，该功能单元的下一个相邻功能单元输入端与单输入多输出的输出端1相连；反馈链路中，与接收链路中连接单输入多输出单元输出端1的功能单元相同的一个功能单元输入端，与单输入多输出单元的输出端2相连。

如果接收链路中多于反馈链路的功能单元为至少两个不全相邻的功能单元，则每个与其他多于反馈链路的功能单元不相邻的一个功能单元对应一个二选一单元和一个单输入多输出单元，并按照上述方式连接；接收链路中多于反馈链路的功能单元中相邻的每部分功能单元，也对应一个二选一单元和一个单输入多输出单元。

对于不全相邻的多个功能单元中包括部分相邻功能单元的情况，则每部分相邻功能单元中，与对应二选一单元的输出端相连的为该部分中的最前一个的输入端；与对应单输入多输出单元的输入端相连的为该部分中的最后一个的输出端。

由上述电路可见，本实施例实现了反馈链路与接收链路的部分硬件资源的复用，节省了硬件资源并降低了电路成本。

在接收链路和反馈链路中包括的部分相邻的功能单元均相同的情况下，即可采用上述方案。当然，在接收链路和反馈链路中包括的所有功能单元均相同的情况下，也可以采用本实施例中复用方案。

与上述3个实施例同理，本实施例中，如果接收链路和反馈链路复用的功能单元中包括VGA，则控制器进一步在接收时隙将VGA的VGA增益设置为VGA增益G1；在发送时隙将VGA的增益设置为VGA增益G2。

以下举例对本实施例中适用于TDD模式的DPD射频收发电路进行进一步说明。

图5为本发明实施例四中适用于TDD模式的DPD射频收发电路的结构示意图。如图5所示，以基于现有的一种射频收发电路实现本发明的技术方案为例，本实施例中适用于TDD模式的DPD电路包括：发送链路、接收链路、反馈链路、DPD单元和控制器。

在接收方向上，接收链路顺序包括：RF功率放大器和RF滤波器、混频器、IF功率放大器和IF滤波器、VGA、中频滤波器、ADC。

在反馈方向上，反馈链路顺序包括：RF功率放大器、IF功率放大器、VGA、中频滤波器、ADC。

即接收链路中多于反馈链路的功能单元包括：RF滤波器、混频器、IF滤波器，三者不全相邻，但三者中的RF滤波器和混频器相邻，对应二选一单元1和单输入多输出单元1，三者中的IF滤波器与其他二者均不相邻，对应二选一单元2和单输入多输出单元2。

其中，接收链路中的RF功率放大器的输入端作为接收链路的输入端；二选一单元1的输入端1与接收链路中的RF功率放大器的输出端相连，二选一单元1的输入端2与反馈链路中RF功率放大器的输出端相连，二选一单元1的输出端与接收链路中的RF滤波器的输入端相连；单输入多输出单元1的输入端与接收链路中的混和器的输出端相连，单输入多输出单元1的输入端1与接收链路中的IF功率放大器的输入端相连，单输入多输出单元1的输入端2与反馈链路中的IF功率放大器的输入端相连；

二选一单元2的输入端1与接收链路中的IF功率放大器的输出端相连，二选一单元2的输入端2与反馈链路中的IF功率放大器的输出端相连，二选一单元2的输出端与接收链路中的IF滤波器的输入端；单输入多输出单元2的输入端与接收链路中的IF滤波器的输出端相连，单输入多输出单元2的输入端1与接收链路中的VGA的输入端相连，单输入多输出单元2的输入端2与反馈链路中的VGA的输入端相连。

接收链路中的所有功能单元在任何时隙均处于工作状态。

在接收时隙到来时：发送链路处于空闲状态，控制器导通二选一单元1的输入端1与输出端、导通二选一单元2的输入端1与输出端、导通单输入多输出单元1的输入端与输出端1、导通单输入多输出单元2的输入端与输出端1；外部接收通道接收的模拟射频信号，依次经过接收链路中的RF功率放大器、二选一单元1、接收链路中的RF滤波器、混频器、单输入多输出单元1、接收链路中的IF功率放大器、二选一单元2、接收链路中的IF滤波器、单输入多输出单元2、接收链路中的VGA、中频滤波器、ADC后，输出给外部的数字中频接收单元。

在发送时隙到来时：外部接收通道不会接收到模拟射频信号，控制器导通二选一单元1的输入端2与输出端、导通二选一单元2的输入端2与输出端、导通单输入多输出单元1的输入端与输出端2、导通单输入多输出单元2的输入端与输出端2；DPD单元将来自数字中频发送单元的待发送的数字射频信号进行DPD处理后，通过发送链路向反馈链路和外部发射通道输出；发送链路输出给反馈链路的模拟射频信号，依次经过反馈链路中的RF功率放大器、二选一单元1、接收链路中的RF滤波器、混频器、单输入多输出单元1、反馈链路中的IF功率放大器、二选一单元2、接收链路中的IF滤波器、单输入多输出单元2、以及反馈链路中的VGA、中频滤波器、ADC后，输出给DPD单元。

本实施例中，由于接收链路与反馈链路复用的功能单元中，不包括VGA，因此，控制器不需要对VGA进行控制。

可见，对于接收时隙和发送时隙，接收链路和反馈链路共享的功能单元均能够处于工作状态，且不会发生冲突，从而节省了硬件资源，降低了电路成本。

上述电路中，除复用的功能单元之外，反馈链路中的其他功能单元也可以与接收链路中的不同。

本发明上述4个实施例中，控制器可以通过各种可编程逻辑器件或单片机等来实现；控制器中可以设置与射频系统的系统时钟同步的定时器。基于预设的单位时间，定时器进行时间累积；当系统时隙切换时，定时器累积的时间达到预设的阈值，控制器向二选一单元和单输入多输出、或者还向VGA输出对应的控制信号。

本发明上述4个实施例中，单输入多输出单元可以为多路选择开关，其中，多路选择开关的单端作为单输入多输出单元的输入端，多路选择开关的多端作为单输入多输出单元的输出端。

单输入多输出单元还可以为一个具有主动转发功能的功能单元，在主控单元的控制下，将输入端接收到的射频信号从输出端1或输出端2输出。例如，将一个具有路由功能的功能单元作为单输入多输出单元。具体来说，单输入多输出单元中存储着预设的时隙与目的地址的对应关系，其中，目的地址包括：外部数字中频接收单元的地址和DPD单元的地址；外部数字中频接收单元的地址对应接收时隙、DPD单元的地址对应发送时隙。这种情况下，单输入多输出单元可以利用各种可编程逻辑器件或单片机等来实现。

这样，在控制器的控制下，单输入多输出单元在接收时隙到来时，将接收链路输出的射频信号路由转发到外部数字中频接收单元；在发送时隙到来时，将接收链路输出的射频信号路由转发到DPD单元。

本发明中的上述4个实施例仅以对现有的一种射频收发电路的改进为例，而实际应用中，各种射频收发电路中，发送链路和接收链路中可以包括不同类型的功能单元，每种类型的功能单元的数量和物理特性可以不同，发送链路和接收链路中的部分功能单元的排列顺序也可以不同。本发明的技术方案可适用于任何一种适用于TDD模式的DPD射频收发电路。只需在射频收发电路中设置控制器、按照上述任意一个实施例中的方式将接收链路中的全部或部分功能单元复用为反馈链路中相应的功能单元即可。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (25)

1、一种适用于时分双工模式的数字预失真DPD射频收发电路，包括：

输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；输入自DPD单元、输出至外部发射通道的发送链路；

其特征在于，该电路还包括：二选一单元、单输入多输出单元、控制器；

所述二选一单元的第一输入端与所述外部接收通道相连、第二输入端与所述发送链路输出端相连、输出端与所述接收链路输入端相连；

所述单输入多输出单元的输入端与所述接收链路输出端相连、第一输出端与所述数字中频接收单元的输入端相连、第二输出端与所述DPD单元的输入端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

2、如权利要求1所述的电路，其特征在于，所述接收链路包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

3、如权利要求1或2所述的电路，其特征在于，所述控制器中包括一个与系统时钟同步的定时器。

4、如权利要求1或2所述的电路，其特征在于，所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

5、如权利要求1或2所述的电路，其特征在于，所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

6、如权利要求1或2所述的电路，其特征在于，所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

7、一种适用于时分双工模式的数字预失真DPD射频收发电路，包括：

输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；

输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；

输入自所述DPD单元、输出至外部发射通道的发送链路；

其特征在于，该电路还包括：二选一单元、单输入多输出单元、控制器；

所述反馈链路中的功能单元少于所述接收链路，接收链路中多于反馈链路的功能单元为一个或至少两个相邻的功能单元，且所述一个或至少两个相邻功能单元中的最后一个的输出端为所述接收链路的输出端；

所述接收链路中多于反馈链路的功能单元中，最前一个的输入端与所述二选一单元的输出端相连，该功能单元前一个相邻的功能单元输出端与所述二选一单元的第一输入端相连；反馈链路中，与接收链路中连接二选一单元第一输入端的功能单元相同的一个功能单元输出端，与所述二选一单元的第二输入端相连；

所述接收链路的输出端与单输入多输出单元的输入端相连；所述数字中频接收单元的输入端与所述单输入多输出单元的第一输出端相连；所述DPD单元与所述单输入多输出单元的第二输出端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

8、如权利要求7所述的电路，其特征在于，所述反馈链路少于所述接收链路的功能单元包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

9、如权利要求7或8所述的电路，其特征在于，所述控制器中包括一个与系统时钟同步的定时器。

10、如权利要求7或8所述的电路，其特征在于，所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

11、如权利要求7或8所述的电路，其特征在于，所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

12、如权利要求7或8所述的电路，其特征在于，所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

13、一种适用于时分双工模式的数字预失真DPD射频收发电路，包括：

输入自外部接收通道、输出至下变频器数字中频接收单元、由多个功能单元依次相连构成的接收链路；

输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；

输入自所述DPD单元、输出至外部发射通道的发送链路；

其特征在于，该电路还包括：二选一单元、单输入多输出单元、控制器；

所述反馈链路中的功能单元少于所述接收链路，接收链路中多于反馈链路的功能单元为一个或至少两个相邻的功能单元，且所述一个或至少相邻功能单元中的最前一个的输入端为所述接收链路的输入端；

所述二选一单元的第一输入端与外部接收通道相连、第二输入端与发送链路的输出端相连、输出端与接收链路的输入端相连；

所述接收链路中多于反馈链路的一个或至少两个相邻功能单元中，最后一个功能单元的输出端与单输入多输出单元的输入端相连，该功能单元相邻的后一个功能单元的输入端与单输入多输出单元的第一输出端相连；反馈链路的输入端与单输入多输出单元的第二输出端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

14、如权利要求13所述的电路，其特征在于，所述反馈链路少于所述接收链路的功能单元包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

15、如权利要求13或14所述的电路，其特征在于，所述控制器中包括一个与系统时钟同步的定时器。

16、如权利要求13或14所述的电路，其特征在于，所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

17、如权利要求13或14所述的电路，其特征在于，所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

18、如权利要求13或14所述的电路，其特征在于，所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

19、一种适用于时分双工模式的数字预失真DPD射频收发电路，包括：

输入自外部接收通道、输出至数字中频接收单元、由多个功能单元依次相连构成的接收链路；

输入自发送链路输出端、输出至DPD单元、由多个功能单元依次相连构成的反馈链路；

输入自所述DPD单元、输出至外部发射通道的发送链路；

其特征在于，该电路还包括：二选一单元、单输入多输出单元、控制器；

所述反馈链路中的功能单元少于所述接收链路，接收链路中多于反馈链路的功能单元具有前一个相邻的功能单元和后一个相邻的功能单元；

所述接收链路中多于反馈链路的功能单元的输入端与所述二选一单元的输出端相连，该功能单元前一个相邻的功能单元输出端与所述二选一单元的第一输入端相连；反馈链路中，与接收链路中连接二选一单元第一输入端的功能单元相同的一个功能单元输出端，与所述二选一单元的第二输入端相连；

所述接收链路中多于反馈链路的功能单元的输出端与单输入多输出单元的输入端相连，该功能单元相邻的后一个功能单元的输入端与单输入多输出单元的第一输出端相连；反馈链路中，与接收链路中连接所述第一输出端的功能单元相同的一个功能单元的输入端与单输入多输出单元的第二输出端相连；

所述控制器，在接收时隙到来时导通所述二选一单元的第一输入端与输出端，导通所述单输入多输出单元的输入端与第一输出端；在发送时隙到来时导通所述二选一单元的第二输入端与输出端，导通所述单输入多输出单元的输入端与第二输出端。

20、如权利要求19所述的电路，其特征在于，所述接收链路中多于反馈链路的功能单元为至少两个不全相邻的功能单元；

所述接收链路中多于反馈链路的至少两个不全相邻的功能单元中，每个与其他多于反馈链路的功能单元不相邻的一个功能单元对应一个二选一单元和一个单输入多输出单元；

所述接收链路中多于反馈链路的至少两个不全相邻的功能单元中，每部分相邻的功能单元，也对应一个二选一单元和一个单输入多输出单元；且所述每部分相邻的功能单元中，最前一个的输入端与该部分相邻的功能单元对应的二选一单元的输出端相连，最后一个的输出端与该部分相邻的功能单元对应的单输入多输出单元的输入端相连；

所述控制器与每个二选一单元和每个单输入多输出单元均相连。

21、如权利要求19或20所述的电路，其特征在于，所述反馈链路少于所述接收链路的功能单元包括可变增益放大器VGA；

所述控制器，在接收时隙到来时，进一步将所述VGA的VGA增益设置为预设的第一VGA增益；在发送时隙到来时，进一步将所述VGA的VGA增益设置为预设的第二VGA增益。

22、如权利要求19或20所述的电路，其特征在于，所述控制器中包括一个与系统时钟同步的定时器。

23、如权利要求19或20所述的电路，其特征在于，所述二选一单元为多路选择开关，所述多路选择开关的多端为输入端、单端为输出端。

24、如权利要求19或20所述的电路，其特征在于，所述单输入多输出单元为多路选择开关，所述多路选择开关的单端为输入端、多端为输出端。

25、如权利要求19或20所述的电路，其特征在于，所述单输入多输出单元在所述控制器的控制下，将输入端接收到的信号从第一输出端或第二输出端输出。

Images