CN101350626A - 一种Turbo码编码装置及方法 - Google Patents

一种Turbo码编码装置及方法 Download PDF

Info

Publication number
CN101350626A
CN101350626A CNA2007101193552A CN200710119355A CN101350626A CN 101350626 A CN101350626 A CN 101350626A CN A2007101193552 A CNA2007101193552 A CN A2007101193552A CN 200710119355 A CN200710119355 A CN 200710119355A CN 101350626 A CN101350626 A CN 101350626A
Authority
CN
China
Prior art keywords
adder
road
shift register
output
diverter switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101193552A
Other languages
English (en)
Other versions
CN101350626B (zh
Inventor
陈军
孙韶辉
王映民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Telecommunications Technology CATT
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN2007101193552A priority Critical patent/CN101350626B/zh
Priority to PCT/CN2008/071650 priority patent/WO2009012692A1/zh
Publication of CN101350626A publication Critical patent/CN101350626A/zh
Application granted granted Critical
Publication of CN101350626B publication Critical patent/CN101350626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种Turbo码编码装置，包括：第一分量码编码器，接收成对输入的原始数据A、B，进行编码后输出校验位比特序列Y1和尾比特序列Z1；交织器，接收成对输入的原始数据A、B，对所接收的数据进行外层和内层交织处理，再将交织处理后的数据成对输出至第二分量码编码器；第二分量码编码器，接收经过交织处理的数据，进行编码后输出校验位比特序列Y2和尾比特序列Z2；所述成对输入的原始数据A、B作为系统位成对输出。本发明还同时公开了一种Turbo码编码方法以及一种双层交织器，采用本发明能在降低编译码复杂度的同时，实现更好的编译码性能。

Description

一种Turbo码编码装置及方法
技术领域
本发明涉及通信中的信道编码技术，特别是涉及一种新的Turbo码编码装置及方法。
背景技术
Turbo码是1993年由C.Berrou、A.Glavieux和P.Thitimajshiwa提出的一种编译码方案，由于其在低信噪比的应用环境下比其它编码性能好，因而在第三代(3G)移动通信系统的多种方案中，将Turbo码作为无线信道的编码标准之一。3G移动通信系统所采用的Turbo码编码技术规范由第三代合作伙伴项目(3GPP)中TS25.212详细描述，一般，Turbo编码器由两个系统递归卷积(RSC)编码器、交织器和删除器组成。
随着3G移动通信的不断发展，Turbo码编码技术被广泛应用于各种3G移动通信系统中，但在不同移动通信系统中所采用的具体编码方法和交织器有所不同。比如：在3GPP Release 6中，Turbo码是二进制(Binary)编码方法，使用素数交织器(PIL，Prime Interleaver)，不支持并行译码；在3GPP LTE中，使用二次方置换多项式(QPP，Quadratic Permutation Polynomial)交织器代替PIL交织器，支持并行译码；3GPP中Turbo码均使用尾比特结尾(tail bitstermination)方法。再比如：在WiMAX中，Turbo码是双二进制(Duo-Binary)编码方法，使用特别规则的置换(ARP，Almost regular permutation)交织器，支持并行译码，WiMAX中的Turbo码使用tail-biting结尾(tail-biting termination)方法，无尾比特。
具体来说，3GPP Turbo码编码器的一种组成结构如图1所示，包括两个分量码编码器(constituent encoder)——分量码编码器1和分量码编码器2，以及内交织器(internal interleaver)，其中，每个分量码编码器又由三个寄存器和四个加法器构成，完成编码功能。一路输入数据分为两路，同时输入分量器编码1和内交织器分别进行处理，经过分量器编码1或经过内交织器和分量码编码器2的处理后分别输出尾比特ZK和Z’K；并且，该3GPP Turbo码编码器还分两路输出未经过交织处理的和经过交织处理的系统位XK和X’K。图1中，分量码编码器的生成多项式以八进制数表示为(13，15)，对应的反馈多项式{1，0，1，1}，前馈多项式{1，1，0，1}。对于3GPP Release 6Turbo码，内交织器采用PIL交织器；对于3GPP LTE Turbo码，内交织器采用QPP交织器。但根据3GPP Turbo码编码器实际应用结果来看，效果不是很好，且原始数据输入仅为单输入。
WiMAX Turbo码编码器的一种组成结构如图2所示，包括CTC交织器和分量码编码器，输出系统位和经过交织及编码处理的校验位Y1W1、Y2W2。其中，分量码编码器进一步由三个寄存器和五个加法器组成，完成编码功能。图2中，分量码编码器生成多项式以八进制数表示为(15，13or 11)，对应的其反馈多项式{1，1，0，1}，前馈多项式{1，0，1，1}or{1，0，0，1}，该Turbo码是双二进制编码(Duo-Binary)。图2中所采用的CTC交织器是双层交织结构，包括两个处理步骤：第一步，为对内(intra-couple)的置换，即偶数位置的比特互换；第二步，为对间(inter-couple)的交织，即所有成对的数据块使用ARP交织器进行交织处理。这两步处理在具体实现上可表示为：
步骤1：对内置换
Forj＝0，...，N-1
   if(j mod 2＝0)，let(B，A)＝(A，B)(i.e.，switch the couple)
步骤2：ARP交织
Forj＝0，...，N-1
   switch(j mod 4)：
   case 0:i＝(P0·j+1)mod N
   case 1:i＝(P0·j+1+N/2+P1)mod N
   case 2:i＝(P0·j+1+P2)mod N
  case 3:i＝(P0·j+1+N/2+P3)mod N
其中，N为原始数据的长度，即成对数目(couple size)；j为数据经过交织后的成对位置序号；i为交织前的成对位置序号；参数P0、P1、P2、P3由并行度、随机扰动等设计因素来确定，是通过计算机搜索、优化得到的。
由于WiMAX Turbo码使用tail-biting结尾方法，编码复杂度和译码复杂度都比较大，且根据实际应用来看，效果也不是很好。
发明内容
有鉴于此，本发明的主要目的在于提供一种Turbo码编码装置，能在降低编译码复杂度的同时，实现更好的编译码性能。
本发明的另一目的在于提供一种Turbo码编码方法，能实现更好的编译码性能，且降低编译码复杂度。
为达到上述目的，本发明的技术方案是这样实现的：
一种Turbo码编码装置，包括：第一分量码编码器、第二分量码编码器和交织器；其中，
第一分量码编码器，接收成对输入的原始数据A、B，进行编码后输出校验位比特序列Y1和尾比特序列Z1；
交织器，接收成对输入的原始数据A、B，对所接收的数据进行外层和内层交织处理，再将交织处理后的数据成对输出至第二分量码编码器；
第二分量码编码器，接收经过交织处理的数据，进行编码后输出校验位比特序列Y2和尾比特序列Z2；
所述成对输入的原始数据A、B作为系统位成对输出。
其中，所述第一分量码编码器与第二分量码编码器使用相同的分量码编码结构；所使用的分量码的编码结构包括一个反馈多项式和一个或一个以上前馈多项式，所述一个以上前馈多项式为不同的前馈多项式。
当所述分量码编码使用一个前馈多项式和一个反馈多项式时，所使用的分量码为(11，13)、(11，15)、(13，11)、(13，15)、(13，17)、(15，11)、(15，13)、(15，17)中任意一种；当所述分量码编码使用两个前馈多项式和一个反馈多项式时，所使用的分量码为(11，13，15)、(13，11，15)、(13，11，17)、(13，15，17)、(15，11，13)、(15，11，17)、(15，13，17)中任意一种；当所述分量码编码使用三个前馈多项式和一个反馈多项式时，所使用的分量码为(13，11，15，17)、(15，11，13，17)中任意一种；其中，每个括号中的第一个参数为以八进制数表示的分量码的反馈多项式，其余参数均为以八进制数表示的分量码的前馈多项式。
上述方案中，每个分量码编码器包括三个移位寄存器、五个或五个以上加法器以及一对切换开关；所述每个分量码编码器设置有两路输入，所述一对切换开关分别设置于一路输入上；所述三个移位寄存器在一路上沿输入向输出方向依次排列。
本发明还公开了一种Turbo码编码方法，包括：
将原始数据分为并行的两组作为成对输入；对成对输入的两组原始数据比特流进行第一分量码编码，编码后输出相应的校验位比特序列Y1和尾比特序列Z1；同时，对所述成对输入的两组原始数据比特流进行交织处理，再对交织处理后的两组数据比特流进行第二分量码编码，编码后输出相应的校验位比特序列Y2和尾比特序列Z2。
其中，所述校验位比特序列Y1、Y2中包含系统位比特的校验位比特和尾比特的校验位比特。第一分量码编码后和第二分量码编码后分别输出三个尾比特及其对应的校验位比特。
所述外层交织处理基于二次置换多项式；所述内层交织处理为在原始数据块的偶数成对位置上，将成对的两路数据比特进行位置交换。所述外层交织处理使用的二次置换多项式为i＝(f1·j+f2·j2)mod N；所述内层交织处理为：i值满足i mod 2＝0时，将原始数据输入的第i个成对的两路(Ai，Bi)交换位置，变为(Bi，Ai)，放在经过外层交织后的第j个成对位置；其中，i为原始数据块成对位置序号，j为数据块经过外层交织和内层交织后的成对位置序号，N为数据块的成对数目，f1和f2为二次置换多项式系数。
上述方案中，每个分量码编码使用一个或一个以上前馈多项式和一个反馈多项式，所述一个以上前馈多项式为不同的前馈多项式。
本发明还公开了一种Turbo码编码交织器，包括外层交织单元和内层交织单元，分别对原始数据块进行外层交织和内层交织。其中，所述外层交织单元，用于实现基于二次置换多项式的交织处理；所述内层交织单元，用于在原始数据块的偶数成对位置上，将成对的两路数据比特进行位置交换。
本发明所提供的Turbo码编码装置及方法，由于采用双二进制编码方式、尾比特结尾方法以及基于QPP的双层交织结构，所以，本发明的编码性能明显优于现有的3GPP Rel.6Turbo码、LTE Turbo码和WiMAX Turbo码。
由于本发明采用尾比特结尾方法，无论编码复杂度还是译码复杂度都大大降低。并且，本发明的分量码编码器可以使用对应不同分量码的多种可变的编码器结构，使用灵活多样、简单方便。
附图说明
图1为3GPP Turbo码编码器的一种组成结构示意图；
图2为WiMAX Turbo码编码器的一种组成结构示意图；
图3为本发明Turbo码编码装置的组成结构示意图；
图4a为本发明Turbo码编码装置实施例一实现方案A的组成结构示意图；
图4b为本发明Turbo码编码装置实施例一实现方案B的组成结构示意图；
图5a为本发明Turbo码编码装置实施例二实现方案A的组成结构示意图；
图5b为本发明Turbo码编码装置实施例二实现方案B的组成结构示意图；
图6a为本发明Turbo码编码装置实施例三实现方案A的组成结构示意图；
图6b为本发明Turbo码编码装置实施例三实现方案B的组成结构示意图；
图7a为本发明Turbo码编码装置实施例四实现方案A的组成结构示意图；
图7b为本发明Turbo码编码装置实施例四实现方案B的组成结构示意图；
图8a为本发明Turbo码编码装置实施例五实现方案A的组成结构示意图；
图8b为本发明Turbo码编码装置实施例五实现方案B的组成结构示意图；
图9a为本发明Turbo码编码装置实施例六实现方案A的组成结构示意图；
图9b为本发明Turbo码编码装置实施例六实现方案B的组成结构示意图；
图10a为本发明Turbo码编码装置实施例七实现方案A的组成结构示意图；
图10b为本发明Turbo码编码装置实施例七实现方案B的组成结构示意图；
图11a为本发明Turbo码编码装置实施例八实现方案A的组成结构示意图；
图11b为本发明Turbo码编码装置实施例八实现方案B的组成结构示意图；
图12为本发明Turbo码一种情况下的性能效果示意图。
具体实施方式
经过对3GPP Turbo码和WiMAX Turbo码的性能研究发现：一般来说，Turbo码采用双二进制编码方式的性能优于二进制编码的方式；QPP交织器的性能优于ARP交织器；采用tail-biting结尾方法的性能与尾比特结尾方法的性能相同，但tail-biting结尾方法的编码和译码复杂度要大于尾比特结尾方法。
基于此，本发明的编码装置及方法考虑综合使用性能较优的编码方式、交织器和结尾方法，也就是说，在本发明中采用双二进制编码方式、尾比特结尾方法以及基于QPP的双层交织结构。
本发明的基本思想是：由第一分量码编码器、第二分量码编码器和双层结构的交织器构成Turbo码编码装置，将原始数据分为并行的两组，成对地输入Turbo码编码装置，经过处理后由第一分量码编码器和第二分量码编码器分别输出各自的校验位比特序列和尾比特序列。
图3为本发明Turbo码编码装置的组成结构示意图，如图3所示，本发明Turbo码编码装置包括第一分量码编码器31、第二分量码编码器32和双层结构的交织器33，图3中的黑色圆点表示线路发生连接的接头。其中，第一分量码编码器31和第二分量码编码器32，分别用于对成对输入的原始数据A、B和经过交织处理的数据进行编码，之后输出校验位比特序列Y1、Y2和尾比特序列Z1、Z2，两个分量码编码器的内部结构完全相同；双层结构的交织器33，用于将两个相同的分量码编码器进行并行级联，实现双二进制Turbo编码方法，具体的，双层结构的交织器33对成对输入的原始数据A、B进行内层和外层两层交织处理，再将交织处理后的数据成对输出至第二分量码编码器32；该Turbo码编码装置还将成对输入的原始数据A、B作为系统位成对输出。
图3中，数据输入端将原始数据分为并行的两组A和B，成对(couple)地输入至第一分量码编码器31和双层结构的交织器33，这里所述成对是指A组数据和B组数据按顺序分别输出一个比特，构成一对的关系；第一分量码编码器31输出相应的校验位比特序列Y1和尾比特序列Z1；双层结构的交织器33收到成对输入的原始数据后进行内层交织和外层交织处理，之后将交织处理后的数据成对的输出给第二分量码编码器32；第二分量码编码器32获得原始数据经过交织器后的成对输出，输出相应的校验位比特序列Y2和尾比特序列Z2。可以看出，本发明Turbo码编码装置全部的编码输出包括：系统位比特，即原始数据A、B；网格图归零结尾的尾比特序列Z1、Z2；以及校验位比特序列Y1、Y2，其中，校验位比特序列Y1、Y2中包含系统位比特的校验位比特和尾比特的校验位比特，输出尾比特时对应输出的校验位比特称作尾比特的校验位比特。
具体来说，本发明编码装置全部的编码输出包含以下四个部分：
1)A0、B0、...、AN-1、BN-1为原始数据比特；
2)Y10、...、Y1N-1和Y20、...、Y2N-1分别为第一和第二分量码编码器输出的、数据比特的校验位比特；
3)Z10、Z11、Z12和Y1N、Y1N+1、Y1N+2为第一分量码编码器输出的尾比特和对应于尾比特的校验位比特；
4)Z20、Z21、Z22和Y2N、Y2N+1、Y2N+2为第二分量码编码器输出的尾比特和对应于尾比特的校验位比特。
其中，N为原始数据的长度，即成对数目(couple size)。本发明的编码输出中包含6个尾比特和6个对应于尾比特的校验位比特，对应每个分量码编码器有3个尾比特及其对应的校验位比特，因为每个分量码编码器需要三个尾比特清空编码器中的三个寄存器。
本发明中，第一分量码编码器与第二分量码编码器使用完全相同的分量码编码结构，每个分量码编码器的组成结构与所使用的分量码相关。目前，可使用的、对应一个前馈多项式和一个反馈多项式的基本分量码有十几种，本发明人认识到：如果分量码同时使用两个或两个以上前馈多项式，还可以进一步形成更多的新分量码，如此，能够提供更多的校验位输出，以获得更好的性能。
根据实际仿真结果，本发明选用性能符合要求的8种基本分量码及通过将其两个或两个以上前馈多项式同时使用而得到的9种新分量码中的任意一种，具体这17种分量码的生成多项式以八进制数表示分别为：(11，13)、(11，15)、(13，11)、(13，15)、(13，17)、(15，11)、(15，13)、(15，17)、(11，13，15)、(13，11，15)、(13，11，17)、(13，15，17)、(13，11，15，17)、(15，11，13)、(15，11，17)、(15，13，17)、(15，11，13，17)。其中，每个括号内的第一个参数为以八进制数表示的分量码的反馈多项式，其余参数均为以八进制数表示的分量码的前馈多项式。
下面以选用前8个分量码为例，结合附图具体说明每个分量码编码器的组成结构。图4至图11分别是分量码为(11，13)、(11，15)、(13，11)、(13，15)、(13，17)、(15，11)、(15，13)、(15，17)的分量码编码器的两种组成结构，其中，a图为仅B路所设置切换开关设有接地端，b图为A、B两路所设置切换开关均设有接地端。
从图4至图11可以看出，每个分量码编码器包括三个移位寄存器D、五个或五个以上加法器，以
Figure A20071011935500201
表示。每个加法器执行二进制数(0，1)的模2加法，等价于执行双极性信号(+1，-1)的乘法。每个分量码编码器设置有A和B两路输入，分别接收原始数据输入或原始数据经过交织后的输入数据，三个移位寄存器在A路的输入向输出方向上依次排列；在A路的输入端与第一个移位寄存器之间、B路的输入端分别设置有一个切换开关，数据开始输入时，两个切换开关分别闭合至A路和B路的原始数据输入端，完成所有数据编码后，两个切换开关切换至另一端；数据输入结束后，两个切换开关可以均设置接地端，也可以只有B路上的切换开关设置接地端，以
Figure A20071011935500202
表示，接地端的作用是置零。每个分量码编码器的输出不仅包括与数据输入相对应的校验位比特，还包括尾比特及与尾比特相对应的校验位比特。
在实际应用中，对于每个分量码编码器而言，移位寄存器与加法器、切换开关的位置关系可以有很多种排列方式，只要能实现同步更新寄存器的目的即可，所谓同步更新是指同时将每个寄存器中存储的上一次数据值与新的数据做加法后，再存入顺序排列的下一寄存器，更新寄存器中的存储内容。每个移位寄存器均初始化为0，且完成每次数据编码后均清零。图4a和图4b至图11a和图11b是上述前8种较佳的分量码编码器实施例的组成结构。
实施例一：
本实施例中，所使用的分量码为(11，13)，该分量码的反馈多项式以八进制数表示为11，前馈多项式以八进制数表示为13。
如图4a所示，本实施例的分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第五加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第二、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第二加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第二移位寄存器的输出连接至第三加法器，第三加法器的输出与第三移位寄存器的输出连接至第五加法器；第三移位寄存器的输出还连至第一加法器。
A路上的切换开关在原始数据输入端与第三移位寄存器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第三移位寄存器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第三加法器；第一移位寄存器的输出与原始输入数据B在第二加法器中做运算，运算结果存储于第二移位寄存器中；第二移位寄存器的输出输入到第三加法器，与第一加法器的输出在第三加法器中做运算，运算结果输出至第五加法器；第二移位寄存器的输出同时输入到第四加法器，与原始输入数据B在第四加法器中做运算，运算结果存储于第三移位寄存器；第三移位寄存器的输出与第三加法器的输出在第五加法器中做运算，运算结果作为校验位比特序列输出；第三移位寄存器的输出反馈输入第一加法器。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第三移位寄存器的输出相连，B路的切换开关与接地端相连。此时，第三移位寄存器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例二：
本实施例中，所使用的分量码、组成器件与实施例一均相同，如图4b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例一不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第三加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
实施例三：
本实施例中，所使用的分量码为(11，15)，该分量码的反馈多项式以八进制数表示为11，前馈多项式以八进制数表示为15。
如图5a所示，本实施例的分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第五加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第三、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第三移位寄存器的输出连接至第五加法器；第三移位寄存器的输出还连至第一加法器。
A路上的切换开关在原始数据输入端与第三移位寄存器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第三移位寄存器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第二加法器；第一移位寄存器的输出与原始输入数据B在第三加法器中做运算，运算结果存储于第二移位寄存器中；第一移位寄存器的输出输入到第二加法器，与第一加法器的输出在第二加法器中做运算，运算结果输出至第五加法器；第二移位寄存器的输出输入到第四加法器，与原始输入数据B在第四加法器中做运算，运算结果存储于第三移位寄存器；第三移位寄存器的输出与第二加法器的输出在第五加法器中做运算，运算结果作为校验位比特序列输出；第三移位寄存器的输出反馈输入第一加法器。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第三移位寄存器的输出相连，B路的切换开关与接地端相连。此时，第三移位寄存器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例四：
本实施例中，所使用的分量码、组成器件与实施例三均相同，如图5b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例三不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第二加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
实施例五：
本实施例中，所使用的分量码为(13，11)，该分量码的反馈多项式以八进制数表示为13，前馈多项式以八进制数表示为11。
如图6a所示，本实施例的分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第五加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第二、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第二加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第三移位寄存器的输出连接至第五加法器，第二移位寄存器和第三移位寄存器的输出连接至第三加法器；第三加法器的输出连至第一加法器。
A路上的切换开关在原始数据输入端与第三加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第三加法器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第五加法器；第一移位寄存器的输出与原始输入数据B在第二加法器中做运算，运算结果存储于第二移位寄存器中；第二移位寄存器的输出输入到第四加法器，与原始输入数据B在第四加法器中做运算，运算结果存储于第三移位寄存器；第二移位寄存器的输出还输入到第三加法器，与第三移位寄存器的输出在第三加法器中做运算，运算结果输出至第一加法器；第三移位寄存器的输出与第一加法器的输出在第五加法器中做运算，运算结果作为校验位比特序列输出。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第三加法器的输出相连，B路的切换开关与接地端相连。此时，第三移位寄存器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例六：
本实施例中，所使用的分量码、组成器件与实施例五均相同，如图6b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例五不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第五加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
实施例七：
本实施例中，所使用的分量码为(13，15)，该分量码的反馈多项式以八进制数表示为13，前馈多项式以八进制数表示为15。该分量码与3GPP Turbo码的分量码结构有些相似。本发明的不同之处是：分量码为Duo-binary的编码方式，采用的是双输入的结构；使用双层交织器结构。
如图7a所示，本实施例的分量码编码器包括三个移位寄存器、六个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第六加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第三、第五加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第五加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第三移位寄存器的输出连接至第六加法器；第二移位寄存器和第三移位寄存器的输出连接至第四加法器；第四加法器的输出连至第一加法器。
A路上的切换开关在原始数据输入端与第四加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第四加法器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第二加法器；第一移位寄存器的输出与原始输入数据B在第三加法器中做运算，运算结果存储于第二移位寄存器中；第一移位寄存器的输出输入到第二加法器，与第一加法器的输出在第二加法器中做运算，运算结果输出至第六加法器；第二移位寄存器的输出输入到第五加法器，与原始输入数据B在第五加法器中做运算，运算结果存储于第三移位寄存器；第二移位寄存器的输出输入到第四加法器，与第三移位寄存器的输出在第四加法器中做运算，运算结果送至第一加法器；第三移位寄存器的输出与第二加法器的输出在第六加法器中做运算，运算结果作为校验位比特序列输出。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第四加法器的输出相连，B路的切换开关与接地端相连。此时，第四加法器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例八：
本实施例中，所使用的分量码、组成器件与实施例七均相同，如图7b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例七不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第二加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
实施例九：
本实施例中，所使用的分量码为(13，17)，该分量码的反馈多项式以八进制数表示为13，前馈多项式以八进制数表示为17。
如图8a所示，本实施例的分量码编码器包括三个移位寄存器、七个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第七加法器，在同一节点的两个加法器，上方的为序号在前的加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第三、第六加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第六加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第二移位寄存器的输出连接至第四加法器；第四加法器的输出与第三移位寄存器的输出连接至第七加法器；第二移位寄存器和第三移位寄存器的输出连接至第五加法器；第五加法器的输出连至第一加法器。
A路上的切换开关在原始数据输入端与第五加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第五加法器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第二加法器；第一移位寄存器的输出与原始输入数据B在第三加法器中做运算，运算结果存储于第二移位寄存器中；第一移位寄存器的输出输入到第二加法器，与第一加法器的输出在第二加法器中做运算，运算结果输出至第四加法器；第二移位寄存器的输出输入到第六加法器，与原始输入数据B在第六加法器中做运算，运算结果存储于第三移位寄存器；第二移位寄存器的输出输入到第五加法器，与第三移位寄存器的输出在第五加法器中做运算，运算结果送至第一加法器；第二移位寄存器的输出还输入到第四加法器，与第二加法器的输出在第四加法器中做运算，运算结果送至第七加法器；第三移位寄存器的输出与第四加法器的输出在第七加法器中做运算，运算结果作为校验位比特序列输出。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第五加法器的输出相连，B路的切换开关与接地端相连。此时，第五加法器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例十：
本实施例中，所使用的分量码、组成器件与实施例九均相同，如图8b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例九不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第二加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
实施例十一：
本实施例中，所使用的分量码为(15，11)，该分量码的反馈多项式以八进制数表示为15，前馈多项式以八进制数表示)为11。
如图9a所示，本实施例的分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第五加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第三、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第三移位寄存器的输出连接至第五加法器；第一移位寄存器和第三移位寄存器的输出连接至第二加法器；第二加法器的输出连至第一加法器。
A路上的切换开关在原始数据输入端与第二加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第二加法器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第五加法器；第一移位寄存器的输出与原始输入数据B在第三加法器中做运算，运算结果存储于第二移位寄存器中；第一移位寄存器的输出输入到第二加法器，与第三移位寄存器的输出在第二加法器中做运算，运算结果输出至第一加法器；第二移位寄存器的输出输入到第四加法器，与原始输入数据B在第四加法器中做运算，运算结果存储于第三移位寄存器；第三移位寄存器的输出与第一加法器的输出在第五加法器中做运算，运算结果作为校验位比特序列输出。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第二加法器的输出相连，B路的切换开关与接地端相连。此时，第二加法器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例十二：
本实施例中，所使用的分量码、组成器件与实施例十一均相同，如图9b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例十一不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第五加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
实施例十三：
本实施例中，所使用的分量码为(15，13)，该分量码的反馈多项式以八进制数表示为15，前馈多项式以八进制数表示为13。
如图10a所示，本实施例的分量码编码器包括三个移位寄存器、六个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第六加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第三、第五加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第五加法器，第一加法器的输出与第二移位寄存器的输出连接至第四加法器；第四加法器的输出和第三移位寄存器的输出连接至第六加法器；第一移位寄存器和第三移位寄存器的输出连接至第二加法器；第二加法器的输出连至第一加法器。
A路上的切换开关在原始数据输入端与第二加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第二加法器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第四加法器；第一移位寄存器的输出与原始输入数据B在第三加法器中做运算，运算结果存储于第二移位寄存器中；第一移位寄存器的输出输入到第二加法器，与第三移位寄存器的输出在第二加法器中做运算，运算结果输出至第一加法器；第二移位寄存器的输出输入到第五加法器，与原始输入数据B在第五加法器中做运算，运算结果存储于第三移位寄存器；第二移位寄存器的输出与第一加法器的输出在第四加法器做运算，运算结果输出至第六加法器；第三移位寄存器的输出与第四加法器的输出在第六加法器中做运算，运算结果作为校验位比特序列输出。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第二加法器的输出相连，B路的切换开关与接地端相连。此时，第二加法器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例十四：
本实施例中，所使用的分量码、组成器件与实施例十三均相同，如图10b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例十三不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第四加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
实施例十五：
本实施例中，所使用的分量码为(15，17)，该分量码的反馈多项式以八进制数表示为15，前馈多项式以八进制数表示为17。
如图11a所示，本实施例的分量码编码器包括三个移位寄存器、七个加法器、一对切换开关，该分量码编码器具有A和B两路输入，在两路的输入端分别设置有一个切换开关。其中，加法器按输入到输出的方向依次称为第一至第七加法器，在同一节点的两个加法器，上方的为序号在前的加法器，移位寄存器按输入到输出的方向依次称为第一至第三移位寄存器。B路的输入同时连接至第一、第四、第六加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第四加法器，第二、第三移位寄存器之间设置有第六加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第二移位寄存器的输出连接至第五加法器；第五加法器的输出与第三移位寄存器的输出连接至第七加法器；第一移位寄存器和第三移位寄存器的输出连接至第三加法器；第三加法器的输出连至第一加法器。
A路上的切换开关在原始数据输入端与第三加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
当有输入数据时，切换开关分别闭合至A路和B路的原始数据输入端，原始输入数据A经过闭合的切换开关与原始输入数据B、第三加法器的输出在第一加法器中做运算，运算结果存储于第一移位寄存器中，同时运算结果输入第二加法器；第一移位寄存器的输出与原始输入数据B在第四加法器中做运算，运算结果存储于第二移位寄存器中；第一移位寄存器的输出输入到第二加法器，与第一加法器的输出在第二加法器中做运算，运算结果输出至第五加法器；第二移位寄存器的输出输入到第六加法器，与原始输入数据B在第六加法器中做运算，运算结果存储于第三移位寄存器；第一移位寄存器的输出输入到第三加法器，与第三移位寄存器的输出在第三加法器中做运算，运算结果送至第一加法器；第三移位寄存器的输出与第五加法器的输出在第七加法器中做运算，运算结果作为校验位比特序列输出。
当所有数据输入完毕并完成编码后，A路和B路的切换开关切换至另一端，A路的切换开关与第三加法器的输出相连，B路的切换开关与接地端相连。此时，第三加法器的输出作为尾比特输出，同时经过相连的切换开关反馈输入到第一加法器。分量码编码器通过接收三个尾比特，并进行上述相同的处理过程来清空三个寄存器，从而完成网格图归零结尾操作。在归零结尾的操作过程中，所输出的校验位比特为尾比特的校验位比特。
实施例十六：
本实施例中，所使用的分量码、组成器件与实施例十五均相同，如图11b所示，不同的是：A路上的切换开关与第一加法器的位置和实施例十五不同，原始输入数据A先进入第一加法器，第一加法器的输出再经过闭合的切换开关输入到第一移位寄存器和第二加法器；并且，A路上的切换开关也设置有接地端，在切换开关切换时接地。
A路上的切换开关在第一加法器的输出端与接地端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换。
上述每种分量码的生成多项式使用了一个前馈多项式，实际应用中，也可以同时使用上述的两个或两个以上不同的前馈多项式，形成其它新的分量码，这样能提供更多的校验位输出，以获得更好的性能。本发明还选用以下9种新的分量码：
①分量码为(11，13，15)
该分量码的反馈多项式以八进制数表示为11，前馈多项式以八进制数表示为13和15。
②分量码为(13，11，15)
该分量码的反馈多项式以八进制数表示为13，前馈多项式以八进制数表示为11和15。
③分量码为(13，11，17)
该分量码的反馈多项式以八进制数表示为13，前馈多项式以八进制数表示为11和17。
④分量码为(13，15，17)
该分量码的反馈多项式以八进制数表示为13，前馈多项式以八进制数表示为15和17。
⑤分量码为(13，11，15，17)
该分量码的反馈多项式以八进制数表示为13，前馈多项式以八进制数表示为11、15和17。
⑥分量码为(15，11，13)
该分量码的反馈多项式以八进制数表示为15，前馈多项式以八进制数表示为11和13。
⑦分量码为(15，11，17)
该分量码的反馈多项式以八进制数表示为15，前馈多项式以八进制数表示为11和17。
⑧分量码为(15，13，17)
该分量码的反馈多项式以八进制数表示为15，前馈多项式以八进制数表示为13和17。
⑨分量码为(15，11，13，17)
该分量码的反馈多项式以八进制数表示为15，前馈多项式以八进制数表示为11、13和17。
这9种分量码都具有2个或2个以上的校验位输出端，能提供更好的性能和更丰富的编码速率选择。这9种分量码同时使用多个图4至图11中8种分量码的前馈多项式。因此，在这9种分量码的编码结构中，所有的前馈多项式都与图4至图11中的8种分量码的前馈多项式是完全相同的；并且，这9种分量码中的每种分量码编码器也分别具有图4至图11的a和b两种方案。
在上述分量码编码器中，本发明都使用尾比特对双二进制编码方式进行网格图归零结尾方法(tail bits termination)，如图4至图11所示的8种较佳分量码编码器的网格图归零结尾方法，以虚线表示。
在图4至图11给出的实现方案a中，当数据块全部输入完毕后，分量码编码器使用一对切换开关，断开与原始数据输入端的连接，而与另外两端进行连接，即：A路输入端连接到尾比特的反馈输入，B路输入端连接到接地端，进行置零。这样分量码编码器接收三个尾比特的反馈，完成网格图归零结尾操作，同时输出三个尾比特和三个对应于尾比特的校验位比特。
在图4至图11的实现方案b中，当数据块全部输入完毕后，分量码编码器使用一对切换开关，断开与数据输入端的连接，并将这一对切换开关连接到接地端。此时，分量码编码器不需要接收尾比特的反馈，就可以完成网格图归零结尾操作，同时输出三个尾比特和三个对应于尾比特的校验位比特。
本发明所采用的17种分量码都可以采用上述实现方案a和b的两种网格图归零结尾方法。
本发明的双层结构的交织器33，进一步包括外层交织单元和内层交织单元，分别对原始数据块进行外层交织和内层交织。与WiMAX CTC码交织器不同的是，本发明使用的交织器基于二次置换多项式(QPP)，外层交织采用公式(1)：
i＝(f1·j+f2·j2)mod N    (1)
内层交织采用这样的处理：根据i的取值进行内层交织处理，当i mod 2＝0时，将原始数据输入的两路(Ai，Bi)交换位置，变为(Bi，Ai)，放在经过外层交织后的第j个成对位置。
其中，i＝0，...，N-1，i为原始数据块成对位置序号；j＝0，...，N-1，j为数据块经过外层交织和内层交织后的成对位置序号；N为数据块的成对数目；f1和f2为二次置换多项式的系数，可通过计算机搜索、优化得到。
在本发明的双层交织结构中，经过交织后的数据块的第j个成对的比特取自原始数据块的第i个成对的比特。其中，外层交织为对间交织(inter-coupleinterleaving)，原始数据块按成对方式使用二次置换多项式(QPP)进行交织，保持成对的比特(A，B)相对位置不变。内层交织为对内置换(intra-couplepermutation)，当原始数据块的成对位置序号是偶数时，成对的比特(A，B)进行互换，而奇数位置上的成对的比特(A，B)相对位置固定不变。
与3GPP Turbo码和WiMAX Turbo码相比，本发明的性能更好，且编码复杂度和译码复杂度比较小。以下通过三个仿真实例来说明本发明的性能效果，并与3GPP Turbo码和WiMAX Turbo码进行性能对比。
第一个例子中，原始数据块大小为1920比特；码率R为1/2(不统计尾比特及其检验位比特)；采用BPSK调制；译码算法使用Max-Log-MAP算法，迭代次数为8次；信道模型为AWGN信道；QPP多项式系数f1和f2参考LTE的QPP交织器系数。本例中，使用实施例一至十六所述的八种分量码编码器，其生成多项式以八进制数表示分别为(11，13)、(11，15)、(13，11)、(13，15)、(13，17)、(15，11)、(15，13)、(15，17)。另外，还给出了在相同的假设条件下，3GPPRel.6Turbo码、LTE Turbo码和WiMAX Turbo码的性能，其中，需要对3GPPRel.6Turbo码和LTE Turbo码进行打孔(puncturing)来实现码率1/2。打孔方式为[11；10；01]均匀的、对称的打孔。
图12中横坐标为信噪比(Eb/No)，以dB为单位，纵坐标为误块率(BLER)，11条曲线1201、1202、1203、1204、1205、1206、1207、1208、1209、1210、1211依次给出了使用分量码(11，13)、(11，15)、(13，11)、(13，15)、(13，17)、(15，11)、(15，13)、(15，17)的Turbo码性能曲线、以及3GPP Rel.6Turbo码、LTE Turbo码和WiMAX Turbo码的性能曲线。
从图12中可以看出，本发明的Turbo编码装置及方法与3GPP Rel.6Turbo码、LTE Turbo码和WiMAX Turbo码相比，一般都具有更好性能。此外，WiMAXTurbo码的明显缺点是编码和译码复杂度都比较大，而本发明的编码和译码复杂度都相对较小。
第二个例子与第三个例子分别是在原始数据块大小为96比特、原始数据块大小约为4800比特的情况下进行仿真，其它假设条件与第一个例子相同。结果表明，本发明的Turbo码编码装置及方法的性能，优于现有技术中的3GPP Rel.6Turbo码、LTE Turbo码和WiMAX Turbo码。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (31)

1、一种Turbo码编码装置，其特征在于，该装置包括：第一分量码编码器、第二分量码编码器和交织器；其中，
第一分量码编码器，接收成对输入的原始数据A、B，进行编码后输出校验位比特序列Y1和尾比特序列Z1；
交织器，接收成对输入的原始数据A、B，对所接收的数据进行外层和内层交织处理，再将交织处理后的数据成对输出至第二分量码编码器；
第二分量码编码器，接收经过交织处理的数据，进行编码后输出校验位比特序列Y2和尾比特序列Z2；
所述成对输入的原始数据A、B作为系统位成对输出。
2、根据权利要求1所述的Turbo码编码装置，其特征在于，所述第一分量码编码器与第二分量码编码器使用相同的分量码编码结构；
所使用的分量码的编码结构包括一个反馈多项式和一个或一个以上前馈多项式，所述一个以上前馈多项式为不同的前馈多项式。
3、根据权利要求2所述的Turbo码编码装置，其特征在于，
当所述分量码编码使用一个前馈多项式和一个反馈多项式时，所使用的分量码为(11，13)、(11，15)、(13，11)、(13，15)、(13，17)、(15，11)、(15，13)、(15，17)中任意一种；
当所述分量码编码使用两个前馈多项式和一个反馈多项式时，所使用的分量码为(11，13，15)、(13，11，15)、(13，11，17)、(13，15，17)、(15，11，13)、(15，11，17)、(15，13，17)中任意一种；
当所述分量码编码使用三个前馈多项式和一个反馈多项式时，所使用的分量码为(13，11，15，17)、(15，11，13，17)中任意一种；
其中，每个括号中的第一个参数为以八进制数表示的分量码的反馈多项式，其余参数均为以八进制数表示的分量码的前馈多项式。
4、根据权利要求2所述的Turbo码编码装置，其特征在于，每个分量码编码器包括三个移位寄存器、五个或五个以上加法器以及一对切换开关；
所述每个分量码编码器设置有两路输入，所述一对切换开关分别设置于一路输入上；所述三个移位寄存器在一路上沿输入向输出方向依次排列。
5、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(11，13)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第二、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第二加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第二移位寄存器的输出连接至第三加法器，第三加法器的输出与第三移位寄存器的输出连接至第五加法器；第三移位寄存器的输出还连至第一加法器；
A路上的切换开关在原始数据输入端与第三移位寄存器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
6、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(11，13)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第二、第四加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间；第一、第二移位寄存器之间设置有第二加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第二移位寄存器的输出连接至第三加法器，第三加法器的输出与第三移位寄存器的输出连接至第五加法器；第三移位寄存器的输出还连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
7、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(11，15)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第三移位寄存器的输出连接至第五加法器；第三移位寄存器的输出还连至第一加法器；
A路上的切换开关在原始数据输入端与第三移位寄存器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
8、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(11，15)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第四加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第三移位寄存器的输出连接至第五加法器；第三移位寄存器的输出还连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
9、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(13，11)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第二、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第二加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第三移位寄存器的输出连接至第五加法器，第二移位寄存器和第三移位寄存器的输出连接至第三加法器；第三加法器的输出连至第一加法器；
A路上的切换开关在原始数据输入端与第三加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
10、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(13，11)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第二、第四加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间，第一、第二移位寄存器之间设置有第二加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第三移位寄存器的输出连接至第五加法器，第二移位寄存器和第三移位寄存器的输出连接至第三加法器；第三加法器的输出连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
11、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(13，15)；
所述每个分量码编码器包括三个移位寄存器、六个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第五加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第五加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第三移位寄存器的输出连接至第六加法器；第二移位寄存器和第三移位寄存器的输出连接至第四加法器；第四加法器的输出连至第一加法器；
A路上的切换开关在原始数据输入端与第四加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
12、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(13，15)；
所述每个分量码编码器包括三个移位寄存器、六个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第五加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第五加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第三移位寄存器的输出连接至第六加法器；第二移位寄存器和第三移位寄存器的输出连接至第四加法器；第四加法器的输出连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
13、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(13，17)；
所述每个分量码编码器包括三个移位寄存器、七个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第六加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第六加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第二移位寄存器的输出连接至第四加法器；第四加法器的输出与第三移位寄存器的输出连接至第七加法器；第二移位寄存器和第三移位寄存器的输出连接至第五加法器；第五加法器的输出连至第一加法器；
A路上的切换开关在原始数据输入端与第五加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
14、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(13，17)；
所述每个分量码编码器包括三个移位寄存器、七个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第六加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第六加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第二移位寄存器的输出连接至第四加法器；第四加法器的输出与第三移位寄存器的输出连接至第七加法器；第二移位寄存器和第三移位寄存器的输出连接至第五加法器；第五加法器的输出连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
15、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(15，11)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第四加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第三移位寄存器的输出连接至第五加法器；第一移位寄存器和第三移位寄存器的输出连接至第二加法器；第二加法器的输出连至第一加法器；
A路上的切换开关在原始数据输入端与第二加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
16、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(15，11)；
所述每个分量码编码器包括三个移位寄存器、五个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第四加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第四加法器，第一加法器的输出与第三移位寄存器的输出连接至第五加法器；第一移位寄存器和第三移位寄存器的输出连接至第二加法器；第二加法器的输出连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
17、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(15，13)；
所述每个分量码编码器包括三个移位寄存器、六个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第五加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第五加法器，第一加法器的输出与第二移位寄存器的输出连接至第四加法器；第四加法器的输出和第三移位寄存器的输出连接至第六加法器；第一移位寄存器和第三移位寄存器的输出连接至第二加法器；第二加法器的输出连至第一加法器；
A路上的切换开关在原始数据输入端与第二加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
18、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(15，13)；
所述每个分量码编码器包括三个移位寄存器、六个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第三、第五加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间，第一、第二移位寄存器之间设置有第三加法器，第二、第三移位寄存器之间设置有第五加法器，第一加法器的输出与第二移位寄存器的输出连接至第四加法器；第四加法器的输出和第三移位寄存器的输出连接至第六加法器；第一移位寄存器和第三移位寄存器的输出连接至第二加法器；第二加法器的输出连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
19、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(15，17)；
所述每个分量码编码器包括三个移位寄存器、七个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第四、第六加法器；A路上，在切换开关与第一移位寄存器之间设置有第一加法器，第一、第二移位寄存器之间设置有第四加法器，第二、第三移位寄存器之间设置有第六加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第二移位寄存器的输出连接至第五加法器；第五加法器的输出与第三移位寄存器的输出连接至第七加法器；第一移位寄存器和第三移位寄存器的输出连接至第三加法器；第三加法器的输出连至第一加法器；
A路上的切换开关在原始数据输入端与第三加法器的输出端之间切换，B路上的切换开关在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至另一端。
20、根据权利要求4所述的Turbo码编码装置，其特征在于，所述每个分量码编码器使用的分量码为(15，17)；
所述每个分量码编码器包括三个移位寄存器、七个加法器、一对切换开关，所述分量码编码器具有A和B两路输入，每路设置有一个切换开关；B路的输入同时连接至第一、第四、第六加法器；A路上，在原始数据输入端与切换开关之间设置有第一加法器，切换开关连接于第一加法器和第一移位寄存器之间，第一、第二移位寄存器之间设置有第四加法器，第二、第三移位寄存器之间设置有第六加法器，第一加法器的输出与第一移位寄存器的输出连接至第二加法器，第二加法器的输出与第二移位寄存器的输出连接至第五加法器；第五加法器的输出与第三移位寄存器的输出连接至第七加法器；第一移位寄存器和第三移位寄存器的输出连接至第三加法器；第三加法器的输出连至第一加法器；
A路和B路上的切换开关均在原始数据输入端与接地端之间切换；当有输入数据时，A路和B路的切换开关闭合至原始数据输入端，当所有数据输入完毕并完成编码后，切换开关切换至接地端。
21、根据权利要求1至20任一项所述的Turbo码编码装置，其特征在于，所述交织器进一步包括外层交织单元和内层交织单元，分别对原始数据块进行外层交织和内层交织。
22、根据权利要求21所述的Turbo码编码装置，其特征在于，所述外层交织单元，用于实现基于二次置换多项式的交织处理；
所述内层交织单元，用于在原始数据块的偶数成对位置上，将成对的两路数据比特进行位置交换。
23、一种Turbo码编码方法，其特征在于，该方法包括：
将原始数据分为并行的两组作为成对输入；对成对输入的两组原始数据比特流进行第一分量码编码，编码后输出相应的校验位比特序列Y1和尾比特序列Z1；同时，对所述成对输入的两组原始数据比特流进行交织处理，再对交织处理后的两组数据比特流进行第二分量码编码，编码后输出相应的校验位比特序列Y2和尾比特序列Z2。
24、根据权利要求23所述的Turbo码编码方法，其特征在于，所述校验位比特序列Y1、Y2中包含系统位比特的校验位比特和尾比特的校验位比特。
25、根据权利要求23所述的Turbo码编码方法，其特征在于，第一分量码编码后和第二分量码编码后分别输出三个尾比特及其对应的校验位比特。
26、根据权利要求23所述的Turbo码编码方法，其特征在于，所述外层交织处理基于二次置换多项式；所述内层交织处理为在原始数据块的偶数成对位置上，将成对的两路数据比特进行位置交换。
27、根据权利要求26所述的Turbo码编码方法，其特征在于，所述外层交织处理使用的二次置换多项式为i＝(f1·j+f2·j2)mod N；
所述内层交织处理为：i值满足i mod 2＝0时，将原始数据输入的第i个成对的两路(Ai，Bi)交换位置，变为(Bi，Ai)，放在经过外层交织后的第j个成对位置；
其中，i为原始数据块成对位置序号，j为数据块经过外层交织和内层交织后的成对位置序号，N为数据块的成对数目，f1和f2为二次置换多项式系数。
28、根据权利要求23至26任一项所述的Turbo码编码方法，其特征在于，每个分量码编码使用一个或一个以上前馈多项式和一个反馈多项式，所述一个以上前馈多项式为不同的前馈多项式。
29、根据权利要求28所述的Turbo码编码方法，其特征在于，
当所述分量码编码使用一个前馈多项式和一个反馈多项式时，所使用的分量码为(11，13)、(11，15)、(13，11)、(13，15)、(13，17)、(15，11)、(15，13)、(15，17)中任意一种；
当所述分量码编码使用两个前馈多项式和一个反馈多项式时，所使用的分量码为(11，13，15)、(13，11，15)、(13，11，17)、(13，15，17)、(15，11，13)、(15，11，17)、(15，13，17)中任意一种；
当所述分量码编码使用三个前馈多项式和一个反馈多项式时，所使用的分量码为(13，11，15，17)、(15，11，13，17)中任意一种；
其中，每个括号中的第一个参数为以八进制数表示的分量码的反馈多项式，其余参数均为以八进制数表示的分量码的前馈多项式。
30、一种Turbo码编码交织器，其特征在于，包括外层交织单元和内层交织单元，分别对原始数据块进行外层交织和内层交织。
31、根据权利要求30所述的Turbo码编码交织器，其特征在于，所述外层交织单元，用于实现基于二次置换多项式的交织处理；
所述内层交织单元，用于在原始数据块的偶数成对位置上，将成对的两路数据比特进行位置交换。
CN2007101193552A 2007-07-20 2007-07-20 一种Turbo码编码装置及方法 Active CN101350626B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007101193552A CN101350626B (zh) 2007-07-20 2007-07-20 一种Turbo码编码装置及方法
PCT/CN2008/071650 WO2009012692A1 (fr) 2007-07-20 2008-07-15 Dispositif de codage de code turbo et procédé correspondant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101193552A CN101350626B (zh) 2007-07-20 2007-07-20 一种Turbo码编码装置及方法

Publications (2)

Publication Number Publication Date
CN101350626A true CN101350626A (zh) 2009-01-21
CN101350626B CN101350626B (zh) 2012-02-15

Family

ID=40269250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101193552A Active CN101350626B (zh) 2007-07-20 2007-07-20 一种Turbo码编码装置及方法

Country Status (2)

Country Link
CN (1) CN101350626B (zh)
WO (1) WO2009012692A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777925A (zh) * 2009-01-09 2010-07-14 大唐移动通信设备有限公司 一种数据处理装置及其方法
CN101807971A (zh) * 2010-03-08 2010-08-18 上海华为技术有限公司 Turbo码译码方法及系统
CN101938282B (zh) * 2009-07-01 2013-03-20 中兴通讯股份有限公司 LTE Turbo 编码器并行处理的装置和方法
CN104811266A (zh) * 2014-01-29 2015-07-29 上海数字电视国家工程研究中心有限公司 比特交织、解交织方法及对应的发射机、接收机
CN112865815A (zh) * 2019-11-26 2021-05-28 广州海格通信集团股份有限公司 Turbo译码方法、装置、Turbo译码器和存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150680C (zh) * 1997-07-30 2004-05-19 三星电子株式会社 自适应信道编码方法和装置
CN100488059C (zh) * 2006-04-25 2009-05-13 华为技术有限公司 分量编码器及其编码方法和双输入Turbo编码器及其编码方法
CN101083512B (zh) * 2006-06-02 2011-09-21 中兴通讯股份有限公司 一种双二进制咬尾Turbo码编码方法和装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777925A (zh) * 2009-01-09 2010-07-14 大唐移动通信设备有限公司 一种数据处理装置及其方法
CN101777925B (zh) * 2009-01-09 2014-07-16 电信科学技术研究院 一种数据处理装置及其方法
CN101938282B (zh) * 2009-07-01 2013-03-20 中兴通讯股份有限公司 LTE Turbo 编码器并行处理的装置和方法
CN101807971A (zh) * 2010-03-08 2010-08-18 上海华为技术有限公司 Turbo码译码方法及系统
CN101807971B (zh) * 2010-03-08 2013-03-20 上海华为技术有限公司 Turbo码译码方法及系统
CN104811266A (zh) * 2014-01-29 2015-07-29 上海数字电视国家工程研究中心有限公司 比特交织、解交织方法及对应的发射机、接收机
CN104811266B (zh) * 2014-01-29 2018-01-23 上海数字电视国家工程研究中心有限公司 比特交织、解交织方法及对应的发射机、接收机
CN112865815A (zh) * 2019-11-26 2021-05-28 广州海格通信集团股份有限公司 Turbo译码方法、装置、Turbo译码器和存储介质
CN112865815B (zh) * 2019-11-26 2024-01-02 广州海格通信集团股份有限公司 Turbo译码方法、装置、Turbo译码器和存储介质

Also Published As

Publication number Publication date
WO2009012692A1 (fr) 2009-01-29
CN101350626B (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
CN101836387B (zh) 具有速率匹配的高计算效率的卷积编码
CA2341744C (en) Rate matching device and method for a data communication system
CN101777924B (zh) 一种Turbo码译码方法和装置
CN111030783B (zh) 比特交织联合信源信道编码调制的数据传输方法及系统
CN102164022A (zh) 处理分块低密度奇偶校验码的系统和方法
CN109391360A (zh) 数据编码方法及装置
CN101350626B (zh) 一种Turbo码编码装置及方法
CN102089985B (zh) 在移动通信系统中使用CTC(卷积的Turbo码)编码器发送数据的装置和方法
CN105634508A (zh) 一种低复杂度近性能限的Turbo译码器的实现方法
CN100571046C (zh) 一种在SCDMA系统中实现Turbo编译码方案的装置和方法
CN1625057A (zh) 一种高度结构化的ldpc编码和解码方法及其编码器和解码器
CN104486033B (zh) 一种基于c‑ran平台的下行多模信道编码系统及方法
CN111130572B (zh) Turbo码快速实现方法
CN101931453A (zh) 一种基于随机序列的用于交织多址系统的方法
CN109660265A (zh) 一种基于DVB-RCS标准的自适应双二元Turbo码编译码方法
CN1157854C (zh) 一种高速Turbo码解码器
KR20020030170A (ko) 터보 디코딩 방법
CN116707545A (zh) 低消耗、高吞吐的5gldpc译码器实现方法及装置
CN101777923B (zh) Ctc编码器、内码交织器以及内码交织方法、编码处理方法
CN100417031C (zh) 宽带无线接入系统中里德索洛门卷积级联码的实现方法
CN1988391A (zh) 运算电路
CN103036577B (zh) 一种低复杂度的低密度奇偶校验ldpc码编码电路结构
CN101409599B (zh) 一种Turbo码译码装置及方法
CN108880569B (zh) 一种基于反馈分组马尔科夫叠加编码的速率兼容编码方法
CN101771422B (zh) 交织方法、编码方法、交织器与编码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INST OF TELECOMMUNICATION SCIENCE AND TECHNOLGOY

Free format text: FORMER OWNER: DATANG MOBILE COMMUNICATION EQUIPMENT CO., LTD.

Effective date: 20110406

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100083 NO. 29, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 100191 NO. 40, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20110406

Address after: 100191 Haidian District, Xueyuan Road, No. 40,

Applicant after: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY

Address before: 100083 Haidian District, Xueyuan Road, No. 29,

Applicant before: DATANG MOBILE COMMUNICATIONS EQUIPMENT Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100191 No. 40, Haidian District, Beijing, Xueyuan Road

Patentee after: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY

Address before: 100191 No. 40, Haidian District, Beijing, Xueyuan Road

Patentee before: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210531

Address after: 100085 1st floor, building 1, yard 5, Shangdi East Road, Haidian District, Beijing

Patentee after: DATANG MOBILE COMMUNICATIONS EQUIPMENT Co.,Ltd.

Address before: 100191 No. 40, Haidian District, Beijing, Xueyuan Road

Patentee before: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY