CN101349939B - 多处理器系统及其进入省电模式方法 - Google Patents
多处理器系统及其进入省电模式方法 Download PDFInfo
- Publication number
- CN101349939B CN101349939B CN2008102151937A CN200810215193A CN101349939B CN 101349939 B CN101349939 B CN 101349939B CN 2008102151937 A CN2008102151937 A CN 2008102151937A CN 200810215193 A CN200810215193 A CN 200810215193A CN 101349939 B CN101349939 B CN 101349939B
- Authority
- CN
- China
- Prior art keywords
- processor
- identifier
- reading requirement
- address
- chipset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
一种多处理器系统及其进入省电模式方法。此方法首先检测多个处理器;若其中一个处理器进入闲置状态,则前述进入闲置状态的处理器发出第一读取要求以获得辨识值,并触发中断事件,使每一处理器进入“系统管理模式”。然后检查每一处理器是否具有该辨识值。若具有该辨识值,则使具有辨识值的处理器保持于系统管理模式中;若反之,则使不具有辨识值的处理器结束系统管理模式。若每一个处理器皆具有辨识值,则依第二读取要求,触发全部该些处理器进入省电模式。
Description
技术领域
本发明是有关于一种多处理器(multi-processor)系统,且特别是有关于一种多处理器系统及其进入省电模式的方法。
背景技术
计算机系统的电源管理向来是重要课题。为了实现电源管理的功能,便发展出许多电源管理的技术与工业标准。例如,1992年美国环保署(Environmental Protection Agency,EPA)所推行的能源之星(Energy Star)计划、先进电源管理(Advanced Power Management,APM)、或是先进配置与电源接口(Advanced Configuration and Power Interface,ACPI)等规范各自定义了各种不同的省电模式,都是为了实现电源管理的功能。
以ACPI为例,此工业标准制定了「ACPI Processor Power State」作为其省电模式。一般系统要支持ACPI Processor Power State,必须要在单一处理器的系统下才能运行ACPI Processor Power State。对于传统技术而言,多处理器系统是无法支持ACPI Processor Power State。以下说明其原因。
图1是说明传统多处理器系统无法支持ACPI Processor Power State的示意图。为求图式清晰,图1中省略了功率源、频率源等周边电路。另外,图1是以单一封装的双核心中央处理单元(Central Processing Unit,CPU)110作为说明范例。多封装的多处理器系统(例如处理器111与处理器112各自单独封装)一样有类似的问题。
请参照图1,当操作系统(Operating System,OS)检测到处理器111处于闲置(IDLE)状态,代表处理器111可以进入省电模式「ACPI ProcessorPower State」,此时操作系统会让处理器111发出一个地址为P_LVLx的读取要求(I/O read cycle)给芯片组120。芯片组120接到这笔读取要求后,就会触发(trigger)「ACPI Processor Power State」的相关信号到双核心中央处理单元110。这些「ACPI Processor Power State」的相关信号是用来降低双核心中央处理单元110的电压或是停止时钟频率。换言之,处理器111与处理器112的电压都会因此而降低;处理器111与处理器112的时钟频率会因此而停止。然而,处理器112此时可能是处于忙碌(busy)的状态,所以若是降低电压或是停止时钟频率就会造成处理器112无法继续完成工作。在处理器112处于忙碌状态下骤然降低电压或是停止时钟频率,会使系统发生不可预期的结果。上述是多处理器系统受到硬件限制而无法完整地支持省电模式「ACPI Processor Power State」的原因。
基于上述原因,必须改变硬件上的设计,才能支持省电模式「ACPIProcessor Power State」,例如在处理器111与处理器112之间配置逻辑芯片,分别对处理器111与处理器112作电源管理。然而,改动硬件需要额外的成本,也必须承担变更硬件的风险。
发明内容
本发明提供一种多处理器系统及其进入省电模式方法,可以在不改动硬件的情况下,以软件或固件的方式在多处理器系统下依然可以支持诸如ACPIProcessor Power State等省电模式,来达到省电的功能。
本发明提出一种多处理器系统的进入省电模式方法,包括下述步骤。首先检测多个处理器;若其中一个处理器进入闲置状态,则前述进入闲置状态的处理器发出第一读取要求,以使发出第一读取要求的处理器获得辨识值,并触发中断事件,使每一处理器各自进入「系统管理模式」。检查每一处理器是否具有辨识值,其中若具有辨识值,则使具有辨识值的处理器保持于系统管理模式中;反之若不具有辨识值,则使不具有辨识值的处理器结束系统管理模式。若每一个处理器皆具有辨识值,则依第二读取要求,触发全部处理器进入省电模式。
本发明还提出一种多处理器系统,包括多个处理器以及芯片组。若这些处理器的一者进入闲置状态,则进入闲置状态的处理器发出第一读取要求。芯片组依据第一读取要求,提供辨识值给发出第一读取要求的处理器,并触发中断事件,使每一处理器各自进入系统管理模式,以检查每一处理器是否具有该辨识值。其中,若具有该辨识值,则使具有辨识值的处理器保持于系统管理模式中;若不具有该辨识值,则使不具有辨识值的处理器结束系统管理模式;以及若这些处理器的全部皆具有辨识值,则依第二读取要求,触发全部处理器进入省电模式。
本发明因当检测到某一处理器处于闲置状态时,让处于闲置状态的处理器发出一个第一读取要求给芯片组,直到所有处理器均处于闲置状态,才依第二读取要求,触发该些处理器进入省电模式。因此可以在不改动硬件的情况下,以软件或固件的方法在多处理器系统下依然可以支持诸如ACPIProcessor Power State等省电模式,来达到省电的功能。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1是说明传统多处理器系统无法支持ACPI Processor Power State的示意图。
图2是依据本发明实施例说明一种多处理器系统的进入省电模式方法的流程图。
图3A~3E是依据本发明实施例说明多处理器系统支持ACPI ProcessorPower State的示意图。
图4是依据本发明另一实施例说明一种多处理器系统的进入省电模式方法的流程图。
[主要元件标号说明]
110:单一封装的双核心中央处理单元
111、112:处理器
120:芯片组
S205~S245、S220’~S245’、S405~S440:本发明实施例的步骤
330:基本输入输出系统(BIOS)
340:系统存储器
具体实施方式
图2是依据本发明实施例说明一种多处理器系统的进入省电模式方法的流程图。前述省电模式可以是符合任何标准规范书所定义的省电模式、睡眠模式、或待机模式等,或是任何非标准定义的省电模式、睡眠模式、或待机模式等。以下将以先进配置与电源接口(Advanced Configuration and PowerInterface,ACPI)规范所定义的「ACPI Processor Power State」作为前述「省电模式」的应用例。
图3A~3E是依据本发明实施例说明多处理器系统支持ACPI ProcessorPower State的示意图。为求图式清晰,图3A~3E中省略了功率源、频率源等周边电路。另外,图3A~3E是以单一封装的双核心中央处理单元110作为说明范例。本领域技术人员,可以将本实施例的教示类推应用至四核心或其它类型的多核心中央处理单元。另外,本发明的应用亦不限于单一封装。多封装的多处理器系统(例如处理器111与处理器112各自单独封装)一样适用本发明所揭露的技术。图3A~3E包含双核心中央处理单元110(内含处理器111与112)、芯片组120、基本输入输出系统(Basic Input/Output System,BIOS)330、以及系统存储器340。双核心中央处理单元110可以通过芯片组120去提取/执行BIOS 330所存放的指令。在计算机正常运作过程中,双核心中央处理单元110可以通过芯片组120去存取系统存储器340。
请同时参照图2与图3A,在计算机正常运作过程中,图3A的计算机系统在步骤S205中去检测多个处理器111与112的运行状态。前述检测各个处理器的步骤,可以由操作系统(Operating System,OS)来进行。在其它实施例中,可能会以硬件方式检测各个处理器的运行状态。若操作系统检测到各处理器111与112中有任何一个进入闲置状态,则操作系统会使前述进入闲置状态的处理器(在此假设是处理器111)发出第一读取要求(I/O read cycle)给芯片组120(步骤S210),以使发出第一读取要求的处理器111获得辨识值(步骤S215)。在本实施例中,假设第一读取要求带有触发地址,并假设此触发地址为「伪电源管理触发地址」。前述「伪电源管理触发地址」可以是任何预设地址,只要是不同于用来触发处理器进入省电模式的「真电源管理触发地址」且不会与系统中其它装置地址相冲突即可。
在本实施例芯片组120是南北桥集成的芯片组;而在另一实施例中,芯片组120可以是针对具有电源管理功能的南桥芯片。芯片组120在接获带有「伪电源管理触发地址」的第一读取要求后,会回传对应的辨识值给处理器111。前述辨识值可以是任何默认值,例如可以将辨识值设定为「123」。此外,前述辨识值是存放于芯片组120中的存储空间121。当芯片组120在接获带有「伪电源管理触发地址」的第一读取要求,会对具有「伪电源管理触发地址」的存储空间中,所存放的辨识值进行读取,并回传对应的辨识值给发出「伪电源管理触发地址」读取要求的处理器111。
接下来请同时参照图2与图3B,芯片组120依据带有「伪电源管理触发地址」的第一读取要求,除了会回传对应的辨识值给对应的处理器111之外,芯片组120还会触发中断事件(步骤S220)。此中断事件可以是任何一种形式的中断,在本实施例中例如系统管理中断事件(System Management Interrupt,SMI)等。在步骤S225中,前述系统管理中断事件SMI会使每一处理器111与112分别进入各自的系统管理模式(System Management Mode,SMM),以各自进行中断服务程序(SMI handler)。另外,处理器111与112在进入系统管理模式SMM之前,会各自将其内部各个暂存器的内容备份在专用的系统管理存储器SMRAM1与SMRAM2中,其中SMRAM是指系统管理随机存取存储器。于本实施例中,可以在系统存储器340中定义二块存储空间作为前述系统管理存储器SMRAM1与SMRAM2,以便分别存放处理器111与112的内容。然而,系统管理存储器的实施方式不应因本实施例而受限制。
因此,BIOS 330可以利用存放在芯片组120的存储空间121中的辨识值,从系统存储器340中的系统管理存储器SMRAM1与SMRAM2检查处理器111与112中何者具有辨识值,而进一步判定是否所有的处理器都进入系统管理模式SMM(步骤S230)。若BIOS 330检查处理器111与112的一者具有辨识值,表示具有辨识值的处理器为闲置状态,则使此闲置的处理器保持于系统管理模式SMM中。反之,若BIOS 330检查处理器111与112的一者不具有辨识值,表示不具有辨识值的处理器为非闲置状态(例如忙碌状态),则使此非闲置的处理器结束系统管理模式SMM(步骤S235)。
接下来请同时参照图2与图3C,由于先前是处理器111发出带有「伪电源管理触发地址」的第一读取要求给芯片组120,因此只有处理器111会将由芯片组120回传的辨识值存放于暂存器中,并于触发系统管理中断事件SMI之后、进入系统管理模式SMM之前,将存放于暂存器中的辨识值存放在对应的系统管理存储器SMRAM1中。由于BIOS 330可以从系统存储器340中的系统管理存储器SMRAM1检查到处理器111具有辨识值,因此在步骤S235中,因为处理器111有该辨识值,所以BIOS 330会使处理器111保持于系统管理模式SMM中。反之,由于系统管理存储器SMRAM2不具有辨识值(也就是处理器112不具有辨识值),则BIOS 330会使处理器112结束系统管理模式SMM。离开系统管理模式SMM的处理器112会从系统管理存储器SMRAM2中载回原先的内容,然后继续进行中断前的工作(回复至忙碌状态)。
完成步骤S235后,回到步骤S205以继续检测多个处理器111与112的运行状态。请同时参照图2与图3D,若在完成步骤S235后,操作系统检测到另一处理器112进入闲置状态(步骤S210),则操作系统会使处理器112发出第一读取要求给芯片组120(步骤S215),此第一读取要求例如是与上述相同的带有「伪电源管理触发地址」的读取要求。芯片组120在接获带有「伪电源管理触发地址」的第一读取要求后,会回传对应的辨识值给处理器112。然后再一次进行了步骤S220~S230,其过程与上述类似,故不再赘述。
由于先前处理器112发出带有「伪电源管理触发地址」的第一读取要求给芯片组120,因此处理器112也会将辨识值存放在对应的系统管理存储器SMRAM2中。此时,BIOS 330便可以从系统存储器340中的系统管理存储器SMRAM1与SMRAM2检查出处理器111与112都具有辨识值(步骤S230)。更进一步的说明是,由于处理器111已因先前具有辨识值,而保持于系统管理模式SMM(亦即表示处理器111处于闲置状态),所以若在步骤S230中,当检查出处理器112也具有辨识值时,则表示处理器111与112此时皆具有辨识值,即处理器111与112皆处于闲置状态。
当全部处理器111与112皆具有辨识值,表示处理器111与112皆处于闲置状态,则BIOS 330会发出第二读取要求给芯片组120(步骤S240)。在本实施例中,假设第二读取要求带有另一触发地址(不同于第一读取要求带有的触发地址),并假设此触发地址为「真电源管理触发地址」。如前所述,「真电源管理触发地址」可以触发所有处理器进入省电模式。在此「真电源管理触发地址」可以是P_LVLx。换言之,在芯片组120接到地址为P_LVLx的第二读取要求后,就会触发(trigger)包含处理器111与112的系统进入省电模式「ACPI Processor Power State」(步骤S245)。更进一步的说明是,芯片组120会传送「ACPI Processor Power State」的相关信号到双核心中央处理单元110。这些「ACPI Processor Power State」的相关信号是用来降低双核心中央处理单元110的电压或是停止时钟频率。换言之,处理器111与处理器112的电压都会因此而降低;处理器111与处理器112的时钟频率会因此而停止。因此,系统将进入省电模式「ACPI Processor Power State」。
本领域技术人员可以依其应用需求而修改上述实施例。例如,图4是依据本发明另一实施例说明一种多处理器系统的进入省电模式方法的流程图。前述省电模式可以是符合任何标准规范书所定义的省电模式、睡眠模式、或待机模式等,或是任何非标准定义的省电模式、睡眠模式、或待机模式等。以下亦以先进配置与电源接口(ACPI)规范所定义的「ACPI Processor PowerState」作为前述「省电模式」的应用例。
请同时参照图4与图3A。于开机后,在步骤S405中,BIO S330于芯片组120中设定输入输出陷阱(I/O Trap),此输入输出陷阱的触发地址例如是某个预设的「伪电源管理触发地址」。在本实施例中,这个预设的「伪电源管理触发地址」同时也是预设的「中断事件触发地址」。此「伪电源管理触发地址」可以是任何预设地址,只要是不同于用来触发处理器进入省电模式的「真电源管理触发地址」,且不会与系统中其它装置地址相冲突即可。因此,只要系统中有此地址的读取要求(cycle)时,就会发生I/O Trap而产生中断事件。在本实施例中,中断事件例如是系统管理中断事件SMI。
另外在步骤S405中,BIOS 330亦在芯片组120中设定「第一读取要求」的回传值为「辨识值」。此「第一读取要求」的读取地址是「伪电源管理触发地址」。前述「辨识值」可以是任何默认值,例如可以将「辨识值」设定为「456」。此外,前述「辨识值」是存放于芯片组120中的存储空间121。在对芯片组120完成设定后,芯片组120在接获带有「伪电源管理触发地址」的第一读取要求时,会回传此辨识值。
接下来在步骤S410中执行ACPI原始语言(ACPI Source Language,ASL)码,通过BIOS 330中的ASL码去将系统中「触发电源管理地址」设定为「伪电源管理触发地址」。因此,当操作系统(OS)检测到其中一颗处理器为闲置(idle)状态时,可以发出带有「伪电源管理触发地址」的第一读取要求给芯片组120。在完成步骤S410后,接下来继续进行其它的开机程序。
在完成开机后,操作系统会去检测多个处理器111与112的运行状态,确认是否有任一个处理器进入闲置状态(步骤S415)。若操作系统检测到各处理器中有任何一个进入闲置状态,则进行步骤S420。于步骤S420中,基于步骤S410的设定,操作系统会使前述进入闲置状态的处理器(在此假设是处理器111)发出带有「伪电源管理触发地址」的第一读取要求(I/O read cycle)给芯片组120。芯片组120在接获带有「伪电源管理触发地址」的第一读取要求后,基于步骤S405的设定,会回传对应的辨识值给发出第一读取要求的处理器111(步骤S425)。因此,前述进入闲置状态的处理器111可以获得辨识值,并将此辨识值存放在其内部EAX暂存器中。此处的步骤S420与S425除了可以参照上述说明外,也可以参照图2的步骤S210与S215的相关说明,在此不予赘述。
另外,芯片组120在接获带有「伪电源管理触发地址」的第一读取要求后,基于前述步骤S405所设定的输入输出陷阱而产生系统管理中断事件SMI(步骤S220’)。此处的图4的步骤S220’类似图2的步骤S220。此时因为「伪电源管理触发地址」不是「真电源管理触发地址」,所以芯片组120不会去触发「ACPI Processor Power State」的相关信号。
请同时参照图4与图3B,因为系统产生系统管理中断事件SMI,所以所有的处理器(例如图3B的处理器111与112)会进入各别相对应的系统管理模式SMM中。处理器111与112在进入系统管理模式SMM之前,会各自将其内部各个暂存器的内容存放于相对应的系统管理存储器SMRAM1与SMRAM2中。更进一步的说明是,处理器111内的EAX暂存器的内容会被存放在系统管理存储器SMRAM1中(即系统存储器340中的SMBASE1+7FFOH的地址),而处理器112内的EAX暂存器的内容则会被存放在系统管理存储器SMRAM2中(即系统存储器340中的SMBASE2+7FFOH的地址(步骤S225’)。此处的图4的步骤S225’类似图2的步骤S225。另外,前述地址中的“SMBASE1”与“SMBASE2”分别是指向系统管理存储器SMRAM1与SMRAM2的基底指标。由于每一个处理器需要有专属的系统管理存储器(SMRAM),因此需要利用基底指标SMBASE1与SMBASE2定义出各个处理器相对应的系统管理存储器的基地址。
接下来进行步骤S230’,确认是否所有的处理器处于闲置状态。此处步骤S230’类似图2的步骤S230,因此可以参照图2的步骤S230与其相关说明,在此不予赘述。于本实施例中,步骤S230’可包含子步骤S430与S435。在步骤S430中,BIOS 330从系统存储器340中SMBASE1+7FFOH与SMBASE2+7FFOH的地址检查各个处理器中何者具有辨识值。在步骤S435中,BIOS 330将会判断是否所有的处理器中EAX暂存器的内容(即系统存储器340中SMBASE1+7FFOH与SMBASE2+7FFOH的地址的内容)是否皆为辨识值。若尚有部分处理器的EAX暂存器的内容不是辨识值,则进行步骤S440。
由于BIOS 330可以从系统管理存储器SMRAM1与SMRAM2检查到各个处理器111与112是否具有该辨识值,因此在步骤S440中,BIOS 330会使闲置状态的处理器(即EAX暂存器的内容是辨识值的处理器)保持于系统管理模式SMM中。相反地,在步骤S440中,BIOS 330会使其它处理器(EAX暂存器的内容不是辨识值的处理器)结束系统管理模式SMM。离开系统管理模式SMM的处理器(例如处理器112)会从系统管理存储器(例如SMRAM2)中载回原先的内容,然后继续进行中断前的工作(回复至忙碌状态),如图3C所示。完成步骤S440后,回到步骤S415以继续检测每一个处理器的运行状态。完成步骤S440后,再重复步骤S415~S435的进行过程类似图3D及上述相关说明所述,故不再赘述。
如前述假设,在前一次步骤S435的判断中,处理器111已因具有辨识值,而持续处于系统管理模式SMM。因此当步骤S415检测到处理器112处于闲置状态时,会再一次进行步骤S420~S430,使得系统存储器340中SMBASE1+7FFOH与SMBASE2+7FFOH的地址都具有辨识值。由于步骤S435的判断结果为全部处理器111与112皆具有辨识值,表示处理器111与112皆处于闲置状态,所以接下来进行步骤S240’。类似图2的步骤S240,在图4的步骤S240’中,BIOS 330会发出带有「真电源管理触发地址」的第二读取要求给芯片组120,其中「真电源管理触发地址」可以是P_LVLx。芯片组120接到地址为P_LVLx的读取要求后,芯片组120会传送「ACPI Processor Power State」的相关信号到双核心中央处理单元110,如图3E所示。这些「ACPI ProcessorPower State」的相关信号是用来降低双核心中央处理单元110的电压或是停止时钟频率。换言之,处理器111与处理器112的电压都会因此而降低;处理器111与处理器112的时钟频率会因此而停止。因此,会触发所有处理器进入省电模式「ACPI Processor Power State」(步骤S245’)。此处步骤S245’类似图2的步骤S245,因此可以参照图2的步骤S245与其相关说明,在此不予赘述。
综上所述,上述实施例中操作系统检测到某一处理器处于闲置状态时,会让该处理器发出第一读取要求给芯片组,以使发出第一读取要求的处理器获得辨识值,并触发中断事件,使得所有处理器都进入系统管理模式SMM中。然后,检查每一处理器是否具有该辨识值。具有该辨识值的处理器保持在系统管理模式SMM中,而其它处理器则结束SMM去继续进行之前未完成的工作。重复上述过程,直到所有处理器均具有辨识值,才依第二读取要求,触发全部处理器进入省电模式。因此,上述实施例可以在不改动硬件的情况下,以软件或固件的方法在多处理器系统下依然可以支持诸如ACPI ProcessorPower State等省电模式,来达到省电的功能。此外,上述实施例仅以两个处理器作说明,但并非限定于此。本发明的方法亦可应用于两个以上的处理器。
本领域技术人员可以依其需求,而以任何形式实现上述诸实施例。例如,可以内储程序的计算机可读取储存媒体来实现上述诸实施例。也就是说,上述诸实施例可以用程序(计算机软件)形式实现之,而将此程序储存在硬盘、软盘、CD-ROM等计算机可读取储存媒体中。
由于网络的普及,上述程序(计算机软件)除可储存于计算机可读取储存媒体外,亦可在网络上直接传输提供,而无须通过储存于储存媒体上提供该程序。因此,本领域技术人员可以依其需求,而以「计算机程序产品」型式实现上述诸实施例。所谓计算机程序产品,是载有计算机可读取的程序且不限外在形式之物。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (14)
1.一种多处理器系统的进入省电模式方法,包括:
检测多个处理器;
若该些处理器的一者进入闲置状态,则进入该闲置状态的该处理器发出第一读取要求,以使发出该第一读取要求的该处理器获得辨识值,并触发中断事件,使每一该些处理器各自进入系统管理模式;以及
检查每一该些处理器是否具有该辨识值,其中:
若具有该辨识值,则使具有该辨识值的该处理器保持于该系统管理模式中;
若不具有该辨识值,则使不具有该辨识值的该处理器结束该系统管理模式;以及
若该些处理器的全部皆具有该辨识值,则依基本输入输出系统发出的第二读取要求,触发全部该些处理器进入省电模式。
2.根据权利要求1所述的多处理器系统的进入省电模式方法,其中该第一读取要求带有触发地址,在检测该些处理器之前,还包括:
于一芯片组中,设定对应该触发地址的陷阱;以及
于该芯片组中,将该第一读取要求的回传值设定为该辨识值。
3.根据权利要求1所述的多处理器系统的进入省电模式方法,其中该第一读取要求中带有触发地址,而获得该辨识值的步骤包括:
使进入该闲置状态的该处理器发出带有该触发地址的该第一读取要求给一芯片组;以及
该芯片组回传该辨识值给发出该第一读取要求的该处理器。
4.根据权利要求1所述的多处理器系统的进入省电模式方法,其中触发该中断事件的步骤包括:
依据该第一读取要求,一芯片组触发系统管理中断;
将每一该些处理器的内容存放于系统管理存储器中;以及
使每一该些处理器各自进入该系统管理模式。
5.根据权利要求4所述的多处理器系统的进入省电模式方法,其中该第一读取要求中带有触发地址,且依据带有该触发地址的该第一读取要求,该芯片组触发该系统管理中断。
6.根据权利要求4所述的多处理器系统的进入省电模式方法,其中在检查每一该些处理器是否具有该辨识值的步骤中是由基本输入输出系统从该系统管理存储器中检查该些处理器中何者具有该辨识值。
7.根据权利要求1所述的多处理器系统的进入省电模式方法,其中该第一读取要求带有伪电源管理触发地址,该第二读取要求带有真电源管理触发地址。
8.一种多处理器系统,包括:
处理单元,具有多个处理器,若该些处理器的一者进入闲置状态,则进入该闲置状态的该处理器发出第一读取要求;以及
芯片组,与该处理单元连接,该芯片组依据该第一读取要求,提供辨识值给发出该第一读取要求的该处理器,并触发中断事件,使每一该些处理器各自进入系统管理模式,以检查每一该些处理器是否具有该辨识值,其中:
若具有该辨识值,则使具有该辨识值的该处理器保持于该系统管理模式中;
若不具有该辨识值,则使不具有该辨识值的该处理器结束该系统管理模式;以及
若该些处理器的全部皆具有该辨识值,则依基本输入输出系统发出的第二读取要求,触发全部该些处理器进入省电模式。
9.根据权利要求8所述的多处理器系统,其中该第一读取要求带有触发地址,而在该芯片组中,设定对应该触发地址的陷阱以及将该第一读取要求的回传值设定为该辨识值。
10.根据权利要求8所述的多处理器系统,其中该第一读取要求中带有触发地址,而进入该闲置状态的该处理器发出带有该触发地址的该第一读取要求给该芯片组,以及该芯片组回传该辨识值给发出该第一读取要求的该处理器。
11.根据权利要求8所述的多处理器系统,其中该中断事件包括系统管理中断事件,而该多处理器系统还包括:
系统管理存储器,与该芯片组连接,其中若发生该系统管理中断时,每一该些处理器将其内容存放于该系统管理存储器中,以及每一该些处理器各自进入该系统管理模式。
12.根据权利要求11所述的多处理器系统,其中该第一读取要求中带有触发地址,且依据带有该触发地址的该第一读取要求,该芯片组触发该系统管理中断。
13.根据权利要求11所述的多处理器系统,还包括:
该基本输入输出系统,该基本输入输出系统从该系统管理存储器中检查该些处理器中何者具有该辨识值。
14.根据权利要求8所述的多处理器系统,其中该第一读取要求带有伪电源管理触发地址,该第二读取要求带有真电源管理触发地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102151937A CN101349939B (zh) | 2008-09-12 | 2008-09-12 | 多处理器系统及其进入省电模式方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102151937A CN101349939B (zh) | 2008-09-12 | 2008-09-12 | 多处理器系统及其进入省电模式方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101349939A CN101349939A (zh) | 2009-01-21 |
CN101349939B true CN101349939B (zh) | 2010-07-14 |
Family
ID=40268753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102151937A Active CN101349939B (zh) | 2008-09-12 | 2008-09-12 | 多处理器系统及其进入省电模式方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101349939B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101945168B (zh) * | 2010-09-09 | 2015-09-16 | 无锡中星微电子有限公司 | 一种模式切换的方法及装置和系统 |
CN104360727B (zh) * | 2013-08-28 | 2019-02-01 | 威盛电子股份有限公司 | 微处理器及使用其省电的方法 |
-
2008
- 2008-09-12 CN CN2008102151937A patent/CN101349939B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101349939A (zh) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8140828B2 (en) | Handling transaction buffer overflow in multiprocessor by re-executing after waiting for peer processors to complete pending transactions and bypassing the buffer | |
US7500040B2 (en) | Method for synchronizing processors following a memory hot plug event | |
US8448029B2 (en) | Multiprocessor system having multiple watchdog timers and method of operation | |
CN100422940C (zh) | 在数据处理系统中仲裁线程访问共享资源的系统和方法 | |
CN101176066B (zh) | 用于操作系统服务的透明支持 | |
US7363434B2 (en) | Method, system, and computer-readable medium for updating memory devices in a multi-processor computer system | |
CN102262559B (zh) | 一种资源共享的方法及系统 | |
US7200701B2 (en) | System and method for processing system management interrupts in a multiple processor system | |
US7493435B2 (en) | Optimization of SMI handling and initialization | |
US20080040524A1 (en) | System management mode using transactional memory | |
CN102073562A (zh) | 基于硬件的主备倒换仲裁方法 | |
US20050033948A1 (en) | Method and apparatus for providing updated system locality information during runtime | |
JPH08161279A (ja) | マルチプロセッサシステム | |
US20190004818A1 (en) | Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof | |
GB2442354A (en) | Managing system management interrupts in a multiprocessor computer system | |
CN102073514A (zh) | 基本输入输出系统的更新方法 | |
WO2024001137A1 (zh) | 一种多核处理系统及其任务调度方法、芯片、存储介质 | |
CN101349939B (zh) | 多处理器系统及其进入省电模式方法 | |
CN111694787A (zh) | 一种芯片启动的方法、网络设备和机器可读存储介质 | |
CN103077081B (zh) | 资源调整的方法及装置 | |
CN112965755A (zh) | 多核处理器的初始化方法、装置、电子设备及存储介质 | |
CN102043670A (zh) | 计算机切换不同操作系统的方法 | |
Herman | Phase clocks for transient fault repair | |
US7117334B2 (en) | Dynamic node partitioning utilizing sleep state | |
CN107168815B (zh) | 一种收集硬件错误信息的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |