CN101346884B - 卷积编码器、通信装置以及卷积编码方法 - Google Patents

卷积编码器、通信装置以及卷积编码方法 Download PDF

Info

Publication number
CN101346884B
CN101346884B CN200680049458.XA CN200680049458A CN101346884B CN 101346884 B CN101346884 B CN 101346884B CN 200680049458 A CN200680049458 A CN 200680049458A CN 101346884 B CN101346884 B CN 101346884B
Authority
CN
China
Prior art keywords
data
bit
input
bit register
convolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680049458.XA
Other languages
English (en)
Other versions
CN101346884A (zh
Inventor
千田充治
村上洋平
中野健史
锦户正光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN101346884A publication Critical patent/CN101346884A/zh
Application granted granted Critical
Publication of CN101346884B publication Critical patent/CN101346884B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding

Abstract

即使卷积编码器包含循环部分，也不管位寄存器的状态如何，都能使位寄存器返回初始状态。卷积编码器，包含：输入数据取得部(F11)，其取得输入数据；编码对象数据生成部(F10)，其根据输入数据生成编码对象数据；存储部(M10)，其将与编码对象数据相应的数据进行存储；mod2加法器(S10)，其根据存储于存储部(M10)中的数据进行编码对象数据的卷积处理；和切换部(F12)，其在规定的时刻，将由编码对象数据生成部(F10)所生成的编码对象数据，从基于输入数据的数据切换成基于存储于存储部(M10)中的数据的数据，存储于存储部(M10)中的数据作为卷积处理的结果所取得的数据。

Description

卷积编码器、通信装置以及卷积编码方法
技术领域
本发明涉及一种卷积编码器、通信装置以及卷积编方法，尤其涉及用于对其存储内容进行初始化的技术。 
背景技术
在移动通信系统中，为了在通信路径上进行纠错可利用最佳解码的方法(例如，专利文献1)。以下，以具体例子来说明最佳解码。 
图3所示的卷积编码器100是为了生成卷积符号而使用的。卷积编码器100由位寄存器G100、位寄存器G101、mod2加法器S100及mod2加法器S101所构成。发送数据的发送装置和接收数据的接收装置与该卷积编码器100共同保持在移动通信系统中。 
在卷积编码器100中，如果将表1所示的1位的比特值(输入值)按顺序地进行输入，则存储于位寄存器G100中的比特值、存储于位寄存器G101中的比特值以及所输出的比特串(输出值)将分别如表1所示的那样发生变化。并且，在卷积编码器100的初始状态时，将位寄存器G100及位寄存器G101所存储的比特值均作为“0”。 
【表1】 
Figure S200680049458XD00011
发送装置将发送数据作为输入值输入到卷积编码器100。接着，发送装置将来自卷积编码器100的输出值向接收装置进行发送。此输出值根据 过去的输入值(图3中为2位)来进行确定(这就称为对过去的输入值进行卷积)。 
以下，以具体例子来进行说明。在此具体例子中，发送装置将表1所示的从第一个到第四个的输出值“11”、“10”、“10”、“11”作为发送数据按顺序地进行发送。接着，假设在通信途中，在第三个发送数据中发生1位的错误，接收装置按顺序接收到比特串“11”、“10”、“11”、“11”。 
表2是用于对接收装置接收第一个发送数据时的处理进行说明的表。接收装置将取得的输入值“0”及“1”输入到处于表1的初始状态的卷积编码器100。接着，接收装置将由卷积编码器100所输出的输出值“00”及“11”与接收到的比特串(接收值)“11”的汉明(Hamming)距离进行计算。接着，接收装置将计算出的汉明距离中的最小值(在此为“11”)所对应的输入值“1”作为第一个接收数据来取得。因为设在第一个接收数据中未有错误，所以在此取得的第一个接收数据当然与第一个发送数据相一致。 
【表2】 
其次，表3是用于对接收装置接收第二个发送数据时的处理进行说明的表。接收装置将取得的输入值“0”及“1”输入到处于与表2的输入值“1”相对应的状态(临界状态)下的卷积编码器100。接着，接收装置将由卷积编码器100所输出的输出值“01”及“10”与接收值“10”的汉明距离进行计算。 
进而，接收装置将从初始状态开始的输出值的每个状态迁移中的汉明距离的合计进行计算。在此，因为第一个接收数据所对应的输出值已确定为“11”，所以状态迁移是“11”→“01”、“11”→“10”中的任一种。与此相对应的汉明距离的合计分别为2，0。接收装置将各状态迁移中汉明距离的合计为最小值的状态迁移(在此为“11”→“10”)所对应的输入值“1”作为第二个接收数据来取得。因为在第二个接收数据中也未设有 错误，所以在此取得的第二个接收数据当然与第二个发送数据相一致。 
【表3】 
Figure S200680049458XD00031
其次，表4是用于对接收装置接收第三个发送数据时的处理进行说明的表。接收装置将取得的输入值“0”及“1”输入到处于表3的输入值1所对应的状态(临界状态)下的卷积编码器100。接着，将取得此结果的输出值“01”及“10”，与接收值“11”的汉明距离进行计算。 
进而，接收装置将从初始状态开始的输出值的每个状态迁移中的汉明距离的合计进行计算。在此，因为第一个以及第二个的接收数据所对应的输出值分别确定为“11”和“10”，所以状态迁移是“11”→“10”→“01”、“11”→“10”→“10”中的任一种。与此相对应的汉明距离的合计分别为1，1。此时，由于汉明距离的合计相同，接收装置将无法确定第三个接收数据。 
【表4】 
Figure S200680049458XD00032
其次，表5是用于对接收装置接收第四个输出值时的处理进行说明的表。接收装置由于未确定第三个接收数据，所以将取得的输入值“0”及“1”输入到处于表4的输入值“0”及“1”所分别对应的多个状态(临界状态)下的卷积编码器100。接着，接收装置将从卷积编码器100所输出的各输出值与接收值“11”的汉明距离进行计算。 
接着，接收装置进而将从初始状态开始的输出值的每个状态迁移中的汉明距离的合计进行计算。在此，因为第一个以及第二个的接收数据所对应的输出值分别确定为“11”和“10”，所以状态迁移是“11”→“10”→“01”→“11”、“11”→“10”→“01”→“00”、“11”→“10”→“10”→“10”、“11”→“10”→“10”→“01”的4种中的任一 种。与它们相对应的汉明距离的合计分别为1，3，2，2。接收装置将各状态迁移中汉明距离的合计为最小值的状态迁移(在此为“11”→“10”→“01”→“11”)所对应的第三个输入值“0”及第四个输入值“0”，分别作为第三个及第四个的接收数据来取得。 
【表5】 
Figure S200680049458XD00041
专利文献1：日本特开2005-294898号公报 
如上所述，在最佳解码中，输出值根据从初始状态开始所迁移的每一状态所计算的汉明距离的合计来确定接收数据。 
因此，如果输出值从初始状态开始所迁移的状态数多，计算量将变得庞大。在此通常，例如采取事先做好规则以使按每帧将卷积编码器100返回初始状态，接收装置只要按每帧计算汉明距离就可以。 
为了使卷积编码器返回初始状态，例如可以考虑在发送数据的最后插入一个或多个规定值的备用位(dummy bit)。在图3的例子中，作为输入值只要持续加入“0”，卷积编码器100总会返回初始状态。 
但是，根据卷积编码器种类的不同，有无论插入多少像这样的规定值的备用位也无法返回初始状态的卷积编码器。具体而言，被称作循环型卷积编码器的就是此种卷积编码器。图4是表示此循环型卷积编码器110的例子的图。如图4所示，循环型卷积编码器110，后级的位寄存器G111的输出比特值包含了前级的位寄存器G110中所输入的部分(循环部分)。 
表6示出了图4所示的循环型卷积编码器110从取得4种状态(A、B、C、D)的状态N的情况开始，加入1比特的输入值“0”而迁移到状态N+1，再加入1比特的输入值“0”而迁移到状态N+2的情况下的各个位寄存器中所存储的值。如表6所示，除了状态N为A的情况以外，即使加入输入值“0”，其状态只进行重复而不返回初始状态。 
【表6】 
Figure DEST_PATH_GSB00000430815700011
如此，在循环型卷积编码器的循环部分中，由于后级的位寄存器的输出比特值输入到前级的位寄存器，只要在任一个位寄存器中存储了“1”，不管输入多少输入值“0”，此“1”都不会消失。相反，只要在任一个位寄存器中存储了“0”，不管输入多少输入值“1”，此“0”都不会消失。简而言之，上述的循环型卷积编码器无论输入多少规定值的备用位都无法返回初始状态。 
发明内容
鉴于此，本发明的课题的其中之一，是要实现一种卷积编码器、通信装置及卷积编码方法，使得即使包含循环部分，也不管位寄存器的状态如何，都能使位寄存器返回初始状态。 
用于解决上述课题的涉及本发明的卷积编码器，包含：第1至第n位寄存器，存储1位的比特值，并且输出与1位的比特值的输入对应地存储的比特值，其中n≥2；第k加法器，将从第k位寄存器输出的比特值、与从数据输入单元依次输入的比特值的异或逻辑输入到第k+1位寄存器，其中1≤k≤n-1；和循环部，将从所述第n位寄存器输出的比特值输入到所述第1位寄存器，所述数据输入单元，在规定的时刻，将与所述第k位寄存器中存储的比特值对应的比特值依次输入到所述第k加法器，使得所述第1至第n位寄存器中存储的比特值成为初始值。 
在涉及本发明的卷积编码器中，存储单元存储有与编码对象数据相应的数据。而且，在规定的时刻，在存储单元中输入与该存储单元的存储内容相应的编码对象数据，从而将存储于该存储单元中的数据设定为规定数据来进行初始化。因此，即使卷积编码器包含了循环部分，也不管位寄存器的状态如何，都能将位寄存器返回初始状态。 
此外，在上述卷积编码器中，所述编码对象数据生成单元，也可以在根据存储于所述存储单元中的数据生成编码对象数据时，按照使存储于所 述存储单元中的数据成为规定数据的方式，生成所述编码对象数据，。 
鉴于此，利用编码对象数据可以使存储于存储单元中的数据成为规定数据。 
进而，在上述卷积编码器中，所述卷积处理可以包含存储于所述存储单元中的数据与所述编码对象数据的规定运算处理，并且在所述编码对象数据生成单元，也可以根据存储于所述存储单元中的数据生成编码对象数据时，按照使所述规定的运算处理的结果所得到的数据成为规定数据的方式，生成所述编码对象数据。 
鉴于此，由于能够按照使所述规定的运算处理的结果所得到的数据成为规定数据的方式生成编码对象数据，所以在存储卷积处理的处理结果的存储单元中能够存储规定数据。 
此外，涉及本发明的通信装置，具有卷积编码器，所述卷积编码器包括：第1至第n位寄存器，存储1位的比特值，并且输出与1位的比特值的输入对应地存储的比特值，其中n≥2；第k加法器，将从第k位寄存器输出的比特值、与从数据输入单元依次输入的比特值的异或逻辑输入到第k+1位寄存器，其中1≤k≤n-1；和循环部，将从所述第n位寄存器输出的比特值输入到所述第1位寄存器，所述数据输入单元，在规定的时刻，将与所述第k位寄存器中存储的比特值对应的比特值依次输入到所述第k加法器，使得所述第1至第n位寄存器中存储的比特值成为初始值。 
另外，涉及本发明的卷积编码方法，是卷积编码器中的卷积编码方法，所述卷积编码器包括：第1至第n位寄存器，存储1位的比特值，并且输出与1位的比特值的输入对应地存储的比特值，其中n≥2；第k加法器，将从第k位寄存器输出的比特值、与从数据输入单元依次输入的比特值的异或逻辑输入到第k+1位寄存器，其中1≤k≤n-1；和循环部，将从所述第n位寄存器输出的比特值输入到所述第1位寄存器，所述卷积编码方法包括如下步骤：所述数据输入单元，在规定的时刻，将与所述第k位寄存器中存储的比特值对应的比特值依次输入到所述第k加法器，使得所述第1至第n位寄存器中存储的比特值成为初始值的步骤。 
附图说明
图1是表示涉及本发明的实施方式1的循环型卷积编码器的电路结构及功能模块的图。 
图2是表示涉及本发明的实施方式2的循环型卷积编码器的电路结构及功能模块的图。 
图3是表示涉及本发明的背景技术的卷积编码器的图。 
图4是表示涉及本发明的背景技术的循环型卷积编码器的图。 
具体实施方式
关于本发明的实施方式1及实施方式2，分别参照附图来进行说明。 
(实施方式1) 
图1是表示涉及本发明的实施方式1的循环型卷积编码器10的电路结构及功能模块的图。循环型卷积编码器10是在移动通信系统所包含的作为通信装置的基站装置以及移动台装置中，用于进行将通信数据的卷积编码以及卷积码的解码。 
循环型卷积编码器10，如图1所示，包括：编码对象数据生成部F10；和卷积处理部T10。其中，编码对象数据生成部F10进一步包括：输入数据取得部F11；切换部F12；和初始化部F13。而卷积处理部T10进一步包括存储部M10。 
基站装置及移动台装置以帧为单位对通信数据进行收发，1帧的发送一旦完了，就进行初始化以使卷积处理部T10回到初始状态。在此，通过将在包含于卷积处理部T10的一个或多个位寄存器中所存储的数据都设为“0”，来进行卷积处理部T10的初始化。关于位寄存器的详细在以后进行记述。以下，对用于实现此初始化的构成进行详细说明。 
编码对象数据生成部F10，根据输入到循环型卷积编码器10的输入数据生成编码对象数据。以下，对用于生成编码对象数据的具体构成进行说明。 
输入数据取得部F11，取得循环型卷积编码器10的输入数据，生成作为由构成该输入数据的多个位所形成的比特串的编码对象数据。接着，输入数据取得部F11将所生成的编码对象数据一位一位按顺序地向切换部F12进行输出。并且，在发送侧的通信装置中的编码对象数据是通信数据其本身。另一方面，在接收侧的通信装置中的编码对象数据是“0”与“1” 交叉出现的比特串。 
切换部F12在收发通信数据时，将从输入数据取得部F11按顺序输入的1位的比特值顺序地输入卷积处理部T10。另一方面，在进行卷积处理部T10的初始化时，切换部F12将从后述的初始化部F13按顺序输入的1比特的比特值顺序地输入到卷积处理部T10。 
接下来，对卷积处理部T10进行说明。 
卷积处理部T10将从编码对象数据生成部F10所输入的编码对象数据直接作为循环型卷积编码器10的输出1进行输出的同时，输入到存储部M10。 
存储部M10将与从编码对象数据生成部F10所输入的编码对象数据相对应的数据进行存储。根据存储部M10中所存储的数据进行编码对象数据的卷积处理，将其结果所得到的数据作为循环型卷积编码器10的输出2。存储部M10所存储的数据也是由该卷积处理的结果所得到的数据。以下，对存储部M10的具体构成进行详细说明。 
存储部M10构成为包括：位寄存器G10；位寄存器G11；和mod2加法器S10。 
位寄存器G10及位寄存器G11分别备有输入和输出，在将输入后的1位的比特值进行存储的同时，若输入1位的比特值则输出所存储的位值。从位寄存器G10输出的位值输入到mod2加法器S10。从位寄存器G11输出的位值输入到位寄存器G10，并且成为循环型卷积编码器10的输出2。 
Mod2加法器S10将存储于位寄存器G10中的数据与输入到存储部M10的编码对象数据实施规定的运算处理，具体为mod2加法处理(异或逻辑运算处理)，并将其结果输入到位寄存器G11。 
存储部M10将与从编码对象数据生成部F10输入的编码对象数据相应的数据存储于位寄存器G10以及位寄存器G11。另外，根据位寄存器G10以及位寄存器G11中所存储的数据，利用mod2加法器S10进行编码对象的卷积处理，将其结果所得到的数据作为循环型卷积编码器10的输出2进行输出。作为其结果，存储于位寄存器G10以及位寄存器G11中的数据成为由卷积处理的结果所得到的数据。 
接下来，对用于进行卷积处理部T10的初始化的具体构成进行说明。 
初始化部F13根据存储于存储部M10中的数据生成编码对象数据。具体而言，初始化部F13，按照使存储于存储部M10的数据成为规定的数据的方式，生成编码对象数据。更具体而言，初始化部F13，按照使由上述规定运算处理的结果所得到的数据(即、存储于存储部M10的数据)成为规定数据的方式，生成编码对象数据。接着，初始化部F13将生成的编码对象数据一位一位按顺序地向切换部F12进行输出。 
在此，对初始化部F13所生成的编码对象数据的具体例子进行说明。首先，将存储于存储部M10中的数据作为处于以下的状态A至状态D中的任一种状态下来进行说明。以下，将此状态称为状态N。表7是表示在状态N中的上述A至D的各状态下存储于存储部M10的数据。 
【表7】 
Figure S200680049458XD00091
初始化部F13，按照使由mod2加法处理的结果所得到的数据成为规定数据(在此为“0”)的方式，生成编码对象数据。即、初始化部F13将存储于位寄存器G10中的数据与上述规定数据进行mod2加法处理，将其结果所得到的数据作为编码对象数据。在状态N中的上述A至D的各状态下，初始化部F13将以下的位值作为编码对象数据。表8是表示在状态N中的上述A至D的各状态下的编码对象数据的表。 
【表8】 
      编码对象数据
A     0
B     0
C     1
D     1
若将如此生成的编码对象数据输入到存储部M10，则状态N将迁移到下一状态N+1。表9是表示在状态N+1中的上述A至D的各状态下存储于存储部M10的数据的表。 
【表9】 
Figure S200680049458XD00101
在此状态N+1中，初始化部F13再次将存储于位寄存器G10中的数据与上述规定数据进行mod2加法处理，将其结果所得到的数据作为编码对象数据。在状态N+1中的上述A至D的各状态下，初始化部F13将以下的位值作为编码对象数据。表10是表示在状态N+1中的上述A至D的各状态下的编码对象数据的表。 
【表10】 
      编码对象数据
A     0
B     1
C     0
D     1
若将如此生成的编码对象数据输入到存储部M10，则状态N+1将迁移到下一状态N+2。表11是表示在状态N+2中的上述A至D的各状态下存储于存储部M10的数据的表。 
【表11】 
Figure S200680049458XD00102
在此状态N+2中，上述A至D的各状态的任一状态下，在卷积处理部T10中所包含的一个或多个位寄存器之中所存储的数据都成为“0”。也就是说，在上述A至D的各状态的任一状态下都完成了初始化。即、初始化部F13通过根据存储于位寄存器G10中的数据生成最高两位的编码对象数据，能够初始化卷积处理部T10。 
如以上说明，根据循环型卷积编码器10，存储部M10将与编码对象数据相应的数据存储好，进而编码对象数据生成部F10在初始化时，由于 输入与存储部M10的存储内容相应的编码对象数据，所以能够使存储于存储部M10中的数据成为规定数据。即、循环型卷积编码器10不管位寄存器的状态如何，都能将位寄存器返回初始状态。 
(实施方式2) 
图2是表示涉及本发明的实施方式2的循环型卷积编码器20的电路结构及功能模块的图。循环型卷积编码器20也与循环型卷积编码器20同样，是在作为包含移动通信系统的通信装置的基站装置以及移动台装置中，用于通信数据的卷积编码以及卷积码的解码。 
循环型卷积编码器20，如图2所示，包括：编码对象数据生成部F20；和卷积处理部T20。其中，编码对象数据生成部F20，进一步包括：输入数据取得部F21；切换部F22；和初始化部F23。而卷积处理部T20进一步包括存储部M20。 
循环型卷积编码器20与循环型卷积编码器10相比，有输入系统为两个、输出系统为三个的不同点，以及存储部M20的详细构成有所不同。以下，以这些不同点位中心来进行说明。 
输入数据取得部F21从两个系统(输入1系统及输入2系统)来取得循环型卷积编码器10的输入数据。像这样的输入数据，例如是在以2比特为单位来发送通信数据时所使用的数据。输入数据取得部F21根据来自此两个系统的输入数据，按每个系统，生成由以多个位来形成的比特串所构成的编码对象数据。接着，输入数据取得部F21将所生成的两个系统的编码对象数据分别一位一位按顺序地输出到切换部F22。 
切换部F22在收发通信数据时，将在输入数据取得部F21中从各系统按顺序输入的1位的比特值按每个系统顺序地输入到卷积处理部T20。另一方面，在进行卷积处理部T20的初始化时，切换部F22将在后述的初始化部F23中同样从两个系统按顺序输入的1位的比特值按每个系统顺序地输入到卷积处理部T20。 
接下来，对卷积处理部T20进行说明。 
卷积处理部T20将从编码对象数据生成部F20所输入的两个系统的编码对象数据分别直接作为循环型卷积编码器20的输出1及输出2进行输出的同时，输入存储部M20。 
存储部M20将与从编码对象数据生成部F20所输入的两个系统的编码对象数据相对应的数据进行存储。根据存储部M20中所存储的数据进行编码数据的卷积处理，将其结果所得到的数据作为循环型卷积编码器20的输出3进行输出。存储部M20所存储的数据也是由该卷积处理的结果所得到的数据。以下，对存储部M20的具体构成进行详细说明。 
存储部M20包括：位寄存器G20；位寄存器G21；位寄存器G22；mod2加法器S20；和mod2加法器S21。 
位寄存器G20、位寄存器G21、位寄存器G22分别备有输入和输出，在将输入后的1位的比特值进行存储的同时，若输入1位的比特值则输出所存储的比特值。从位寄存器G20输出的比特值输入到mod2加法器S20。从位寄存器G21输出的位值输入到mod2加法器S21。从位寄存器G22输出的比特值输入位寄存器G20，并且成为循环型卷积编码器20的输出3。 
Mod2加法器S20将存储于位寄存器G20中的数据与输入到存储部M20的两个系统的编码对象数据中的输入1系统的输入数据实施上述规定的运算处理(即、mod2加法处理)。接着，mod2加法器S20将其运算结果输入到位寄存器G21。 
Mod2加法器S21将存储于位寄存器G21中的数据与输入到存储部M20的两个系统的编码对象数据中的输入2系统的输入数据实施上述规定的运算处理。接着，mod2加法器S20将其运算结果输入到位寄存器G22。 
存储部M20将与从编码对象数据生成部F20输入的编码对象数据相应的数据存储于位寄存器G20～位寄存器G22。另外，根据位寄存器G20～位寄存器G22中所存储的数据，利用mod2加法器S20以及mod2加法器S21进行编码对象数据的卷积处理。接着，将卷积处理的结果所得到的数据作为循环型卷积编码器20的输出3进行输出。作为其结果，存储于位寄存器G20～位寄存器G22中的数据成为由卷积处理的结果所得到的数据。 
接下来，对用于进行卷积处理部T20的初始化的具体构成进行说明。 
初始化部F23根据存储于存储部M20中的数据生成两个系统的编码对象数据。具体而言，初始化部F23，按照使存储于存储部M20的数据成为规定的数据的方式，生成两个系统的编码对象数据。更具体而言，初始 化部F23，按照使由上述规定运算处理的结果所得到的数据(即、存储于存储部M20的数据)成为规定数据的方式，生成编码对象数据。接着，初始化部F23将生成的编码对象数据按每个系统一位一位顺序地向切换部F22进行输出。 
在此，对初始化部F23所生成的编码对象数据的具体例子进行说明。首先，假设存储于存储部M20中的数据处于以下的状态A至状态H中的任一种状态下来进行说明。以下，将此状态称为状态N。表12是表示在状态N中的上述A至H的各状态下存储于存储部M20的数据。 
【表12】 
Figure S200680049458XD00131
初始化部F23，按照使由通过mod2加法器S20及mod2加法器S21来进行mod2加法处理的结果所得到的数据都成为规定数据(在此为“0”)的方式，生成编码对象数据。即、初始化部F23将对存储于位寄存器G20中的数据与上述规定数据进行mod2加法处理的结果所得到的数据作为输入1系统的编码对象数据，并且将对存储于位寄存器G21中的数据与上述规定数据进行mod2加法处理的结果所得到的数据作为输入2系统的编码对象数据。在状态N中的上述A至H的各状态下，初始化部F13将以下的比特值作为编码对象数据。表13是表示在状态N中的上述A至H的各状态下的编码对象数据的表。 
【表13】 
    编码对象数据  (输入1系统)   编码对象数据  (输入2系统)
A   0   0
B   0   0
C   0   1
D   0   1
E   1   0
[0102] 
 F     1     0
 G     1     1
 H     1     1
若将如此生成的编码对象数据输入到存储部M20，则状态N将迁移到下一状态N+1。表14是表示在状态N+1中的上述A至H的各状态下存储于存储部M20的数据的表。 
【表14】 
Figure S200680049458XD00141
在此状态N+1中，初始化部F23再次将存储于位寄存器G20中的数据与上述规定数据进行mod2加法处理，将其结果所得到的数据作为输入1系统的编码对象数据的同时，将输入2系统的编码对象数据设定为“0”。在从状态N到状态N+1的迁移中，由mod2加法器S21所进行的mod2加法运算处理的结果所得到的数据成为上述的规定数据，由于在位寄存器G21中输入此数据，所以存储于位寄存器G21中的数据一定成为规定数据。接着，在状态N+1中的上述A至H的各状态下，初始化部F13将以下的比特值作为编码对象数据。表15是表示在状态N+1中的上述A至H的各状态下的编码对象数据的表。 
【表15】 
    编码对象数据  (输入1系统)   编码对象数据  (输入2系统)
A   0   0
B   1   0
C   0   0
D   1   0
E   0   0
F   1   0
G   0   0
H   1   0
[0109] 若将如此生成的编码对象数据输入到存储部M10，则状态N+1将迁移到下一状态N+2。表16是表示在状态N+2中的上述A至H的各状态下存储于存储部M20的数据的表。 
【表16】 
在此状态N+2中，上述A至H的各状态的任一状态下，在卷积处理部T20中所包含的一个或多个位寄存器之中所存储的数据都成为“0”。简而言之，在上述A至H的各状态的任一状态下都完成了初始化。即、初始化部F23通过根据存储于位寄存器G20中的数据生成最高两位的编码对象数据和根据存储于位寄存器G21中的数据生成最高一位的编码对象数据，能够将卷积处理部T20进行初始化。 
如以上说明，根据循环型卷积编码器20，存储部M20将与编码对象数据相应的数据存储好，进而编码对象数据生成部F20在初始化时，由于输入与存储部M20的存储内容相应的编码对象数据，所以能够使存储于存储部M20中的数据成为规定数据。即，即使对于如循环型卷积编码器20那样备有输入及输出多个系统的情况，也不管位寄存器的状态如何，都能使位寄存器返回初始状态。 

Claims (4)

1.一种卷积编码器，包括：
第1至第n位寄存器，存储1位的比特值，并且输出与1位的比特值的输入对应地存储的比特值，其中n≥2；
第k加法器，将从第k位寄存器输出的比特值、与从所述卷积编码器所包括的数据输入单元依次输入的比特值的异或逻辑输入到第k+1位寄存器，其中1≤k≤n-1；和
循环部，将从所述第n位寄存器输出的比特值输入到所述第1位寄存器，
所述数据输入单元，在规定的时刻，将与所述第k位寄存器中存储的比特值对应的比特值依次输入到所述第k加法器，使得所述第1至第n位寄存器中存储的比特值成为初始值。
2.根据权利要求1所述的卷积编码器，其特征在于，当所述第1至第n位寄存器的初始值为0的情况下，所述数据输入单元，在所述规定的时刻，将与所述第k位寄存器中存储的比特值相同的比特值依次输入到所述第k加法器。
3.一种通信装置，具有卷积编码器，所述卷积编码器包括：
第1至第n位寄存器，存储1位的比特值，并且输出与1位的比特值的输入对应地存储的比特值，其中n≥2；
第k加法器，将从第k位寄存器输出的比特值、与从所述卷积编码器所包括的数据输入单元依次输入的比特值的异或逻辑输入到第k+1位寄存器，其中1≤k≤n-1；和
循环部，将从所述第n位寄存器输出的比特值输入到所述第1位寄存器，
所述数据输入单元，在规定的时刻，将与所述第k位寄存器中存储的比特值对应的比特值依次输入到所述第k加法器，使得所述第1至第n位寄存器中存储的比特值成为初始值。
4.一种卷积编码方法，是卷积编码器中的卷积编码方法，所述卷积编码器包括：
第1至第n位寄存器，存储1位的比特值，并且输出与1位的比特值的输入对应地存储的比特值，其中n≥2；
第k加法器，将从第k位寄存器输出的比特值、与从所述卷积编码器所包括的数据输入单元依次输入的比特值的异或逻辑输入到第k+1位寄存器，其中1≤k≤n-1；和
循环部，将从所述第n位寄存器输出的比特值输入到所述第1位寄存器，
所述卷积编码方法包括如下步骤：
所述数据输入单元，在规定的时刻，将与所述第k位寄存器中存储的比特值对应的比特值依次输入到所述第k加法器，使得所述第1至第n位寄存器中存储的比特值成为初始值的步骤。
CN200680049458.XA 2005-12-26 2006-12-21 卷积编码器、通信装置以及卷积编码方法 Expired - Fee Related CN101346884B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP372592/2005 2005-12-26
JP2005372592A JP4436315B2 (ja) 2005-12-26 2005-12-26 畳み込み符号化器、通信装置、及び畳み込み符号化方法
PCT/JP2006/325477 WO2007074708A1 (ja) 2005-12-26 2006-12-21 畳み込み符号化器、通信装置、及び畳み込み符号化方法

Publications (2)

Publication Number Publication Date
CN101346884A CN101346884A (zh) 2009-01-14
CN101346884B true CN101346884B (zh) 2012-10-10

Family

ID=38217929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680049458.XA Expired - Fee Related CN101346884B (zh) 2005-12-26 2006-12-21 卷积编码器、通信装置以及卷积编码方法

Country Status (4)

Country Link
US (1) US8250447B2 (zh)
JP (1) JP4436315B2 (zh)
CN (1) CN101346884B (zh)
WO (1) WO2007074708A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848441B2 (en) * 2007-08-09 2010-12-07 International Business Machines Corporation Apparatus and method to generate convolution encoded data
RU2634201C1 (ru) * 2016-07-26 2017-10-24 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации Устройство имитостойкого кодирования и декодирования информации избыточными систематическими кодами
CN111162800A (zh) * 2019-12-25 2020-05-15 东莞职业技术学院 并行卷积编码方法及编码器
US11908458B2 (en) * 2020-12-29 2024-02-20 International Business Machines Corporation Customization of recurrent neural network transducers for speech recognition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264509A (zh) * 1997-07-30 2000-08-23 三星电子株式会社 自适应信道编码方法和装置
US20050091566A1 (en) * 2003-04-23 2005-04-28 Stmicroelectronics N.V. Method of blindly detecting a transport format of an incident convolutional encoded signal, and corresponding convolutional code decoder

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
US6430722B1 (en) * 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
US6460161B1 (en) * 1998-06-01 2002-10-01 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Processing of state histories in Viterbi decoding
KR100373965B1 (ko) * 1998-08-17 2003-02-26 휴우즈 일렉트로닉스 코오포레이션 최적 성능을 갖는 터보 코드 인터리버
JP2000068862A (ja) * 1998-08-19 2000-03-03 Fujitsu Ltd 誤り訂正符号化装置
WO2000013323A1 (en) * 1998-08-27 2000-03-09 Hughes Electronics Corporation Method for a general turbo code trellis termination
US6772391B1 (en) * 1998-10-13 2004-08-03 Interdigital Technology Corporation Hybrid interleaver for turbo codes
US6829305B2 (en) * 1999-12-08 2004-12-07 Lg Electronics Inc. Concatenated convolutional encoder and decoder of mobile communication system
FR2807237A1 (fr) * 2000-04-04 2001-10-05 Canon Kk Procede et dispositif d'evaluation du bruit associe aux turbocodes, et systemes les mettant en oeuvre
US7343530B2 (en) * 2004-02-10 2008-03-11 Samsung Electronics Co., Ltd. Turbo decoder and turbo interleaver
JP2005294898A (ja) 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd ビタビ復号方法、復号化装置、移動局無線装置、基地局無線装置および移動通信システム
KR101182461B1 (ko) * 2005-07-29 2012-09-12 삼성전자주식회사 와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264509A (zh) * 1997-07-30 2000-08-23 三星电子株式会社 自适应信道编码方法和装置
US20050091566A1 (en) * 2003-04-23 2005-04-28 Stmicroelectronics N.V. Method of blindly detecting a transport format of an incident convolutional encoded signal, and corresponding convolutional code decoder

Also Published As

Publication number Publication date
US8250447B2 (en) 2012-08-21
CN101346884A (zh) 2009-01-14
US20090327846A1 (en) 2009-12-31
WO2007074708A1 (ja) 2007-07-05
JP4436315B2 (ja) 2010-03-24
JP2007174541A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
US6519732B1 (en) Error-correcting encoding apparatus
CN1770639B (zh) 级联的迭代和代数译码
CN103888148B (zh) 一种动态阈值比特翻转的ldpc码硬判决译码方法
US4623999A (en) Look-up table encoder for linear block codes
CN101232348B (zh) 利用循环冗余校验纠错的装置和方法
CN106936444B (zh) 一种集合译码方法和集合译码器
CN110326221A (zh) 一种用于为极化码生成有序序列的方法
CN101346884B (zh) 卷积编码器、通信装置以及卷积编码方法
CN101288232B (zh) 对数据进行编码和解码的方法以及设备
CN103354457B (zh) 数据传送系统
US7185268B2 (en) Memory system and method for use in trellis-based decoding
CN111478752B (zh) 一种信息编码的方法及装置
CN101151806A (zh) 利用映射函数周期性的存储器有效的交织/去交织
CN101567696B (zh) 一种参数可变的bch码编码器及译码器
CN101207467A (zh) 循环冗余校验码的生成和数据序列发送、校验方法及装置
US20160049962A1 (en) Method and apparatus of ldpc encoder in 10gbase-t system
CN102355331B (zh) 一种通用多模式译码装置
US7546516B2 (en) System and method for forward error correction
CN101803204B (zh) 纠正位串错误的方法
CN111371465A (zh) Ldpc码字的比特交织方法、系统与介质
CN103873188B (zh) 一种并行解速率匹配方法和装置
US20040117711A1 (en) Method for improving the performance of 3-dimensional concatenated product codes
JP3628013B2 (ja) 信号送信装置および符号化装置
JP4308226B2 (ja) 誤り訂正符号化装置
CN102045070B (zh) 译码方法及其装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20141221

EXPY Termination of patent right or utility model