CN101345735B - 联合帧同步的相干检测与软判决译码间的低损耗接口装置 - Google Patents

Abstract

本发明公开一种联合帧同步的相干检测与软判决译码间的低损耗接口装置，它涉及通信领域中抗衰落帧同步、低信噪比损耗解相位模糊的数字信号处理装置。它由正交下变频器、相干检测器、软判决译码器、低损耗去相位模糊器、帧同步提取器、电源等部件组成。它采用数字信号处理技术，利用编解码器中帧头信息进行相位识别，联合帧同步提取，实现了相干检测与软判决译码器之间的低损耗接口。且本发明还具有电路结构简单、集成化程度高、性能稳定可靠、可移植性好、成本低廉等特点。特别适用于要求低信噪比损耗的慢衰落大容量通信系统中作相干检测与软判决译码之间的接口电路装置。

Description

联合帧同步的相干检测与软判决译码间的低损耗接口装置

技术领域

本发明公开一种联合帧同步的相干检测与软判决译码间的低损耗接口装置，特别适用于要求低信噪比损耗的慢衰落大容量通信系统中作相干检测与软判决译码之间的接口电路装置。

背景技术

相干检测解调技术是要求低系统门限的通信系统中常用的一种信号解调方式，但是相干检测技术本身无法克服由于信道原因造成的收端信号的相位模糊问题，但是这给软判决译码器的使用带来很大问题；传统的解调器在使用软判决译码技术时往往使用差分解调，使用差分解调与软判决译码相结合的技术体制的缺陷是：由于差分解调的信噪比损耗，使得软判决译码给系统解调门限降低带来的好处受到影响。在大容量散射通信系统中，为了得到更好的解调性能，一方面要使用软判决译码带来的系统门限的降低，另外也要使用低信噪比损耗的相干检测解调技术。

发明内容

本发明的目的在于避免上述背景技术中的不足之处而提供一种不受差分解调带来的信噪比损耗，并且可以消除相干检测无法消除的相位模糊，给整个通信系统带来更好的系统门限的联合帧同步的相干检测与软判决译码间的低损耗接口装置，本发明可使用全数字器件实现，具有集成化程度高、体积小、可移植性好等特点。

本发明的目的是这样实现的：

它包括正交下变频器1、相干检测器2、低损耗去相位模糊器3、帧同步提取器4软判决译码器5、电源6、，所述的正交下变频器1的输入端口1、2分别与外部输入信息流A端口、B端口相连，其输出端口3、4分别与相干检测器2的输入端口1、2相连，正交下变频器1的输入端口1、2分别接收外部输入的I接收信号信息流、Q接收信号信息流，输出端口3、4分别输出经过正交下变频的信息码流I、信息码流Q输出至相干检测器2；相干检测器2的输出端口3、4分别与低损耗去相位模糊器3输入端口1、2相连，相干检测器2将经过正交下变频器1的信息码流I、信息码流Q进行相干检测；低损耗去相位模糊器3的输出端口3与帧同步提取器4的输入端口1相连，其输出端口4与软判决译码器5的输入端口1相连，低损耗去相位模糊器3将经过相干检测的信息码流I、信息码流Q，解除信息码流I、信息码流Q中存在的相位模糊，进行并串变换，其输出一路至帧同步提取器4，另一路至软判决译码器5；帧同步提取器4的输出端口2输出帧头标志与端口E连接，输出端口3输出帧同步状态与F端口连接，帧同步提取器4根据低损耗去相位模糊器3输出的信息确定帧头位置，由E、F端口将其输出；软判决译码器5的输出端口2、3分别与判决码字C、D端口连接，软判决译码器5将去掉相位模糊的信息进行软判决译码，进行串并变换后输出；电源6出端+V电压端与各部件相应电源端并接，提供各个部件工作电源。

本发明的低损耗去相位模糊器3包括相位旋转模块7、并串转换模块组8-1至8-4、伪码自相关模块组9-1至9-4、相关峰值幅度相位检测模块组10-1至10-4、相位帧头信息选择输出模块11、串行解模糊码流输出模块12，所述的相位旋转模块7的输入端1、2脚与相干检测器2的输出3、4相连，其输出3、5、7、9脚与并串转换模块组8-1至8-4各输入1脚相连，输出4、6、8、10脚与并串转换模块组8-1至8-4各输入2脚相连，相位旋转模块7将经过相干检测的含有相位模糊的信号进行相位旋转，经过相位旋转的信号分为具有4个不同选择相位的4路信号，将经过相位旋转的信号分别送至并串转换模块组8-1至8-4；并串转换模块组8-1至8-4各输出5脚分为两路输出，一路分别接至伪码自相关模块组9-1至9-4各输入1脚，另一路分别接至串行解模糊码流输出模块12的输入1、2、3、4脚，并串转换模块组8-1至8-4将4路经过不同相位旋转的信号，分别进行并串变换，4路并串转换模块组8-1至8-4为时间并行处理模块，4路信号处理延时相同；伪码自相关模块组9-1至9-4各输出2脚接至相关峰值幅度相位检测模块组10-1至10-4各输入1脚，伪码自相关模块组9-1至9-4将并串转换模块组8-1至8-4输出的包含四个相位旋转信息分别与本地产生的具有固定相位信息的伪随机码进行自相关运算，输出相关运算的结果并输至相关峰值幅度相位检测模块组10-1至10-4；相关峰值幅度相位检测模块组10-1至10-4各输出端2脚分别接至相位帧头信息选择输出模块11的输入端1、3、5、7脚，各输出端5脚分别接至相位帧头信息选择输出模块11的输入端2、4、6、8脚，相关峰值幅度相位检测模块组10-1至10-4根据伪码自相关模块组9-1至9-4输出的相关峰值的幅度进行检测判决，产生帧头提取的使能信号与相位选择的信息输入相位帧头信息选择输出模块11；相位帧头信息选择输出模块11的输出端9脚接至帧同步提取器4的输入端口1，其输出端10脚接至串行解模糊码流输出模块12的输入8脚，相位帧头信息选择输出模块11根据相关峰值幅度相位检测模块组10-1至10-4输出的4路帧头使能信号和4路相位选择信息，将4路信号并串转换后的相位旋转信号进行选通输出至帧同步提取器4；串行解模糊码流输出模块12的输出端7脚接至软判决译码器5的输入端口1，串行解模糊码流输出模块12根据相位帧头信息选择输出模块11给出的相位选择信息，将经过并串转换的4路相位旋转的码流进行选通输出，并送至软判决译码器5；相位旋转模块7、并串转换模块组8-1至8-4、伪码自相关模块组9-1至9-4、相关峰值幅度相位检测模块组10-1至10-4、相位帧头信息选择输出模块11、串行解模糊码流输出模块12各输入端12脚与电源6的输出端+V电压端连接，各输入端11脚与接地端连接，电源6提供各个模块的工作电压，地端将各个模块接公共地端。

本发明的帧同步提取器4包括帧头搜索计数器模块13、同步状态计数器模块14、失步状态计数器模块15、帧同步建立检测模块16、帧同步丢失检测模块17、帧头标志输出模块18、帧头标志保护器19，所述的帧头搜索计数器模块13的输入端1脚接至低损耗去相位模糊器3的输出端口3，其中输出端2脚与同步状态计数器模块14的输入端1脚相连，输出端4脚与失步状态计数器模块15的输入端1脚相连，输出端3脚与帧头标志输出模块18的输入端2脚相连，帧头搜索计数器模块13根据低损耗去相位模糊器3输出的帧头标志进行同步计数，帧头搜索计数器模块13搜索到帧头后，使用帧头标志进行异步复位，帧头搜索计数器模块13分别输出帧头位置至同步状态计数器模块14、失步状态计数器模块15，确定帧同步建立后将帧头位置的计数值送至帧头标志输出模块18；同步状态计数器模块14的输出端2脚与帧同步建立检测模块16的输入端1脚相连，同步状态计数器模块14根据帧头搜索计数器模块13输出的帧头位置得出帧同步建立的次数；失步状态计数器模块15的输出端2脚与帧同步丢失检测模块17的输入端1脚相连，失步状态计数器模块15根据帧头搜索计数器模块13输出的帧头位置得出帧同步丢失的次数；帧同步建立检测模块16的输出端2脚与帧头标志输出模块18的输入端1脚相连，帧同步建立检测模块16根据同步状态计数器模块14输出的帧同步建立的次数确定当前的帧同步状态；帧同步丢失检测模块17的输出端2脚与帧头标志输出模块18的输入端3脚相连，帧同步丢失检测模块17根据失步状态计数器模块15输出的帧失步的次数确定当前的帧同步状态；帧头标志输出模块18的输出端4脚与帧头标志保护器19的输入端1脚相连，其输出端5脚输出帧同步状态由F端口输出，帧头标志输出模块18根据帧同步建立检测模块16、帧同步丢失检测模块17输出的状态一路输出帧同步当前状态，另一路输出帧头标志；帧头标志保护器19的输出端2脚与E端口连接输出帧头标志，帧头标志保护器19根据输出帧头标志的位置确认得到的帧头信息是否为正确的帧头信息，确认正确后将帧头标志输出；帧头搜索计数器模块13、同步状态计数器模块14、失步状态计数器模块15、帧同步建立检测模块16、帧同步丢失检测模块17、帧头标志输出模块18、帧头标志保护器19各输入端12脚与电源6的输出端+V电压端连接，各输入端11脚与接地端连接，电源6提供各个模块的工作电压，地端将各个模块接公共地端。

本发明相比背景技术具有如下优点：

1.本发明采用的低损耗去相位模糊器3，先将接收信号中可能出现的相位旋转进行补偿旋转，然后将输入信息码流与本地产生的相位已知的伪随机序列进行自相关，根据相关输出的峰值和相位确定接收信号的相位，整个过程未引入任何信噪比损失，因此可实现低信噪比损耗去相位模糊。

2.本发明的帧同步提取器4利用去相位模糊中使用的伪随机序列帧头进行帧同步提取，采用了抗衰落帧同步技术进行帧同步提取，避免在衰落信道中由于信道的深衰落造成帧同步的虚警或漏同步。

3.本发明的组成部件采用大规模现场可编程器件制作，因此可通过配置不同的程序灵活地实现对工作参数的修改，使结构大大简化，成本显著降低。

4.本发明集成化程度高，因此体积小，重量轻，性能稳定可靠，可移植性好，维修方便，设备机动能力和可移植能力明显提高。

附图说明

图1是本发明的电原理方框图。

图2是本发明低损耗去相位模糊器3实施例的电原理图。

图3是本发明帧同步提取器4实施例的电原理图。

具体实施方式

参照图1至图3，本发明由正交下变频器1、相干检测器2、低损耗去相位模糊器3、帧同步提取器4、软判决译码器5、电源6组成。图1是本发明的电原理方框图，实施例按图1连接线路。其中正交下变频器1的作用是将中频信号与本地产生的相干载波相乘，将低中频信号混频至零中频，供相干检测器2使用。相干检测器2的作用是将经过正交下变频的零中频信号进行相干检测处理。低损耗去相位模糊器3的作用是将相干检测后的信号消除相位模糊，并进行并串转换。帧同步提取器4的作用是利用低损耗去相位模糊器3输出的帧同步信号，进行帧同步提取。软判决译码器5对已经消除相位模糊的信息码流进行软判决译码。实施例正交下变频器1、相干检测器2、低损耗去相位模糊器3、帧同步提取器4、软判决译码器5均采用同一块美国Altera公司生产Stratix系列FPGA芯片制作。

本发明低损耗去相位模糊器3的作用是在不造成信噪比损失的条件下，消除接收信号中存在的相位模糊，其输出信号一路送至软判决译码器5，另一路送至帧同步提取器4。它由相位旋转模块7、并串转换模块组8-1至8-4、伪码自相关模块组9-1至9-4、相关峰值幅度相位检测模块组10-1至10-4、相位帧头信息选择输出模块11、串行解模糊码流输出模块12组成。图2是本发明低损耗去相位模糊器3的电原理图，实施例按图2连接线路。其中相位旋转模块7的作用是将经过相干检测的码流进行四相相位补偿，经过四相相位旋转的送至并串转换模块组8-1至8-4的输入1、2脚。并串转换模块组8-1至8-4的将相位旋转之后的信号分别进行并串转换，使并行码流变成可以进行自相关的原始信息码流，然后将四路并行的串行码流与本地产生的确知相位的伪随机序列进行自相关处理，并将自相关处理的得到的相关峰值的幅度和相位信息送至相关峰值幅度相位检测模块组10-1至10-4的输入1脚，相关峰值幅度相位检测模块组10-1至10-4的输输出2、3脚均接至相位帧头信息选择输出模块11，相位帧头信息选择输出模块11的作用是根据相关峰值幅度相位检测模块的检测结果将信道中相位旋转信息输出至串行解模糊码流输出模块12，解模糊码流输出模块的作用是根据相位选择的结果将四路并串变换的码流进行选通输出。实施例相位旋转模块7、并串转换模块组8-1至8-4、伪码自相关模块组9-1至9-4，相关峰值幅度相位检测模块组10-1至10-4、相位帧头信息选择输出模块11、串行解模糊码流输出模块12均采用同一块美国Altera公司生产Stratix系列FPGA芯片制作。

本发明帧同步提取器4作用是根据低损耗去相位模糊器3输出的相关峰值的位置标志，提取供软判决译码使用的帧同步信息，并输出系统当前帧同步的状态。它由帧头搜索计数器模块13、同步状态计数器模块14、失步状态计数器模块15、帧同步建立检测模块16、帧同步丢失检测模块17、帧头标志输出模块18、帧头标志保护器19组成，图3是本发明帧同步提取器4的电原理图，实施例按图3连接线路。帧头搜索计数器模块13的作用是根据低损耗去相位模糊器输出的帧头标志搜索帧头出现的位置，并将帧头出现的位置送至同步状态计数器模块14、失步状态计数器模块15各输入1脚，同步状态计数器模块14、失步状态计数器模块15根据帧头搜索的结果对当前的帧同步状态进行计数，将计数的结果送至帧同步建立检测模块16、帧同步丢失检测模块17以确定系统处于同步或者是失步状态。帧头标志输出模块18的作用是根据同步失步状态的检测结果将帧头标志选择输出至帧头标志保护器19的输入1脚，另一路输出5脚输出帧同步状态指示，帧头标志保护器19的作用是根据搜索计数模块输出的帧头计数值，确定当前的帧头是否是真正的帧头，并将正确的帧头标志输出。实施例搜索计数器模块13、同步状态计数器模块14、失步状态计数器模块15、帧同步建立检测模块16、帧同步丢失检测模块17、帧头标志输出模块18、帧头标志保护器19均采用同一块美国Altera公司生产Stratix系列FPGA芯片制作。

本发明电源6提供各部件的直流工作电压，实施例采用市售通用集成稳压直流电源块制作，其输出+V电压为+3.3V、供电电流为1A。

本发明简要工作原理如下：

本发明实现相干检测解调与软判决译码的低损耗接口，并同时实现软判决译码的帧同步提取。正交下变频器1将收到的中频信号混频至零中频得到基带的I、Q两路信号，然后将I、Q两路基带信号进行相干检测解调，将相干检测后的信号送给低损耗去相位模糊器3，低损耗去相位模糊器3先将输入的信号进行四相相位补偿，然后进行并串转换，并将四路并串转换的信号与本地产生的相位确知的伪随机序列进行自相关，根据自相关的结果来确定接收信号的相位旋转值，由低损耗去相位模糊器3输出，一路根据选择相位的结果，将并串转换之后的信号选择一路输出至软判决译码器5进行软判决译码，软判决译码器5输出经过译码的I、Q两路码字由端口C、D输出；另一路将帧头标志输出至帧同步提取器4，帧同步提取器4将帧同步提取得到的帧头标志和帧同步状态指示由E、F端口输出。

本发明安装结构如下：

把图1至图3中所有电路器件按图1至图3连接线路，通过一块美国Altera公司生产Stratix系列FPGA芯片实现，安装在一块长、宽分别为280×130mm的印制板上，印制板上安装低中频输入信号的端口A、B的电缆插座、基带解相位模糊信号输出端口C、D、以及帧同步输出信号端口E、F的电缆插座，组装成本发明。

Claims (3)

1.一种联合帧同步的相干检测与软判决译码间的低损耗接口装置，它包括正交下变频器(1)、相干检测器(2)、软判决译码器(5)、电源(6)，其特征在于：还包括低损耗去相位模糊器(3)、帧同步提取器(4)，所述的正交下变频器(1)的输入端口1、2分别与外部输入信息流A端口、B端口相连，其输出端口3、4分别与相干检测器(2)的输入端口1、2相连，正交下变频器(1)的输入端口1、2分别接收外部输入的I路接收信号、Q路接收信号，输出端口3、4分别输出经过正交下变频的信息码流I、信息码流Q输出至相干检测器(2)；相干检测器(2)的输出端口3、4分别与低损耗去相位模糊器(3)输入端口1、2相连，相干检测器(2)将正交下变频器(1)输出的信息码流I、信息码流Q进行相干检测；低损耗去相位模糊器(3)的输出端口3与帧同步提取器(4)的输入端口1相连，其输出端口4与软判决译码器(5)的输入端口1相连，低损耗去相位模糊器(3)将相干检测输出的信息码流I、信息码流Q，解除信息码流I、信息码流Q中存在的相位模糊，，进行并串变换，其输出一路至帧同步提取器(4)，另一路至软判决译码器(5)；帧同步提取器(4)的输出端口2输出帧头标志与端口E连接，输出端口3输出帧同步状态与F端口连接，帧同步提取器(4)根据低损耗去相位模糊器(3)输出的信息确定帧头位置，由E、F端口将其输出；软判决译码器(5)的输出端口2、3分别与判决码字C、D端口连接，软判决译码器(5)将去掉相位模糊的信息进行软判决译码，进行串并变换后输出；电源(6)出端+V电压端与各部件相应电源端并接，提供各个部件工作电源。

2.根据权利要求1所述的联合帧同步的相干检测与软判决译码间的低损耗接口装置，其特征在于：低损耗去相位模糊器(3)包括相位旋转模块(7)、并串转换模块组(8-1至8-4)、伪码自相关模块组(9-1至9-4)、相关峰值幅度相位检测模块组(10-1至10-4)、相位帧头信息选择输出模块(11)、串行解模糊码流输出模块(12)，所述的相位旋转模块(7)的输入端1、2脚与相干检测器(2)的输出3、4相连，其输出3、5、7、9脚与并串转换模块组(8-1至8-4)各输入1脚相连，输出4、6、8、10脚与并串转换模块组(8-1至8-4)各输入2脚相连，相位旋转模块(7)将经过相干检测的含有相位模糊的信号进行相位旋转，经过相位旋转的信号分为具有4个不同的选择相位4路信号，将经过相位旋转的信号分别送至并串转换模块组(8-1至8-4)；并串转换模块组(8-1至8-4)各输出5脚分为两路输出，一路分别接至伪码自相关模块组(9-1至9-4)各输入1脚，另一路分别接至串行解模糊码流输出模块(12)的输入1、2、3、4脚，并串转换模块组(8-1至8-4)将4路经过不同相位旋转的信号，分别进行并串变换，4路并串转换模块组(8-1至8-4)为时间并行处理模块，4路信号处理延时相同；伪码自相关模块组(9-1至9-4)各输出2脚接至相关峰值幅度相位检测模块组(10-1至10-4)各输入1脚，伪码自相关模块组(9-1至9-4)将并串转换模块组(8-1至8-4)输出的包含四个相位旋转信息分别与本地产生的具有固定相位信息的伪随机码进行自相关运算，输出相关运算的结果，以及相关峰值的位置输至相关峰值幅度相位检测模块组(10-1至10-4)；相关峰值幅度相位检测模块组(10-1至10-4)各输出端2脚分别接至相位帧头信息选择输出模块(11)的输入端1、3、5、7脚，各输出端5脚分别接至相位帧头信息选择输出模块(11)的输入端2、4、6、8脚，相关峰值幅度相位检测模块组(10-1至10-4)根据伪码自相关模块组(9-1至9-4)输出的相关峰值的幅度、相位进行检测判决，产生帧头提取的使能信号与相位选择的信息输入相位帧头信息选择输出模块(11)；相位帧头信息选择输出模块(11)的输出端9脚接至帧同步提取器(4)的输入端口1，其输出端10脚接至串行解模糊码流输出模块(12)的输入8脚，相位帧头信息选择输出模块(11)根据相关峰值幅度相位检测模块组(10-1至10-4)输出的4路帧头使能信号和4路相位选择信息，将4路信号并串转换后的相位旋转信号进行选通输出至帧同步提取器(4)；串行解模糊码流输出模块(12)的输出端7脚接至软判决译码器(5)的输入端口1，串行解模糊码流输出模块(12)根据相位帧头信息选择输出模块(11)给出的相位选择信息，将经过并串转换的4路相位旋转的码流进行选通输出，并送至软判决译码器(5)；相位旋转模块(7)、并串转换模块组(8-1至8-4)、伪码自相关模块组(9-1至9-4)、相关峰值幅度相位检测模块组(10-1至10-4)、相位帧头信息选择输出模块(11)、串行解模糊码流输出模块(12)各输入端12脚与电源(6)的输出端+V电压端连接，各输入端11脚与接地端连接，电源(6)提供各个模块的工作电压，地端将各个模块接公共地端。

3.根据权利要求1或2所述的联合帧同步的相干检测与软判决译码间的低损耗接口装置，其特征在于：帧同步提取器(4)包括帧头搜索计数器模块(13)、同步状态计数器模块(14)、失步状态计数器模块(15)、帧同步建立检测模块(16)、帧同步丢失检测模块(17)、帧头标志输出模块(18)、帧头标志保护器(19)，所述的帧头搜索计数器模块(13)的输入端1脚接至低损耗去相位模糊器(3)的输出端口3，其中输出端2脚与同步状态计数器模块(14)的输入端1脚相连，输出端4脚与失步状态计数器模块(15)的输入端1脚相连，输出端3脚与帧头标志输出模块(18)的输入端2脚相连，帧头搜索计数器模块(13)根据低损耗去相位模糊器(3)输出的帧头标志进行同步计数，帧头搜索计数器模块(13)搜索到帧头后，使用帧头标志进行异步复位，帧头搜索计数器模块(13)分别输出帧头位置至同步状态计数器模块(14)、失步状态计数器模块(15)，确定帧同步建立后将帧头位置的计数值送至帧头标志输出模块(18)；同步状态计数器模块(14)的输出端2脚与帧同步建立检测模块(16)的输入端1脚相连，同步状态计数器模块(14)根据帧头搜索计数器模块(13)输出的帧头位置得出帧同步建立的次数；失步状态计数器模块(15)的输出端2脚与帧同步丢失检测模块(17)的输入端1脚相连，失步状态计数器模块(15)根据帧头搜索计数器模块(13)输出的帧头位置得出帧同步丢失的次数；帧同步建立检测模块(16)的输出端2脚与帧头标志输出模块(18)的输入端1脚相连，帧同步建立检测模块(16)根据同步状态计数器模块(14)输出的帧同步建立的次数确定当前的帧同步状态；帧同步丢失检测模块(17)的输出端2脚与帧头标志输出模块(18)的输入端3脚相连，帧同步丢失检测模块(17)根据失步状态计数器模块(15)输出的帧失步的次数确定当前的帧同步状态；帧头标志输出模块(18)的输出端4脚与帧头标志保护器(19)的输入端1脚相连，其输出端5脚输出帧同步状态由F端口输出，帧头标志输出模块(18)根据帧同步建立检测模块(16)、帧同步丢失检测模块(17)输出的状态一路输出帧同步当前状态，另一路输出帧头标志；帧头标志保护器(19)的输出端2脚与E端口连接输出帧头标志，帧头标志保护器(19)根据输出帧头标志的位置确认得到的帧头信息是否为正确的帧头信息，确认正确后将帧头标志输出；帧头搜索计数器模块(13)、同步状态计数器模块(14)、失步状态计数器模块(15)、帧同步建立检测模块(16)、帧同步丢失检测模块(17)、帧头标志输出模块(18)、帧头标志保护器(19)各输入端12脚与电源(6)的输出端+V电压端连接，各输入端11脚与接地端连接，电源(6)提供各个模块的工作电压，地端将各个模块接公共地端。

Images