CN101345053A - 一种语音信号处理装置 - Google Patents

Abstract

本发明涉及一种语音信号处理装置，包括主控单元(5)和第一编码解码单元(6)，主控单元(5)由可编程逻辑器件组成，包括PCM数据接口(51)、第一发送模块(52)、第一接收模块(53)、对外接口(54)；所述PCM数据接口(51)、所述第一编码解码单元(6)、所述第一发送模块(52)、所述对外接口(54)顺次连接组成第一编码电路；所述PCM数据接口(51)、所述第一编码解码单元(6)、所述第一接收模块(53)和所述对外接口(54)顺次连接组成第一解码电路。本发明提供的语音信号处理装置的主控单元由可编程逻辑器件(FPGA)组成，FPGA内部的功能模块具有重用性，降低了该语音信号处理装置的移植成本。

Description

一种语音信号处理装置

技术领域

本发明涉及语音信号的处理，更具体地，涉及一种语音信号处理装置。

背景技术

语音信号处理通常是指用数字信号处理技术对模拟形式的语音信号进行处理。它的目的之一是通过处理得到一些反映语音信号的重要特征的语音参数以便高效的传输或储存语音信号信息，因为数字化的语音信号在传输和存储方面具有可靠性强、抗干扰能力、快速交换等优势。

语音信号的编码和解码是语音信号处理的重要步骤。编码是为了压缩数字语音传输的比特率，以使同样的信道容量能传输更多路的语音信号，节省存储空间，在过去的50多年时间里，语音编码技术取得了迅速的发展。语音信号的编码大致可以分为四种方式：时域波形编码、变换域编码、参数编码和混合编码。

时域波形编码只针对语音波形进行编码。这种方法在降低量化每个语音样本比特数的同时，又保持了相对良好的语音质量。波形编码主要有脉冲编码调制(PCM)、增量调制(DM)、自适应增量调制(ADM)、自适应差分脉冲编码调制(ADPCM)和自适应预测编码调制(APC)等。PCM的最大缺点是数码率高，在传输时所占频带较宽。

变换域编码方式主要有子带编码(SBC)和自适应变换编码(ATC)。虽然时域分析具有简单、计算量小、物理意义明确等优点，但由于语音信号最重要的感知特性反映在功率谱中，而相位变化只起到很小的作用，因此作为变换域主要使用的频域分析比时域分析更为重要。

参数编码是基于人发声和听觉模型的编码方法，它分析并提取语音信号的特征参数，且只传送能够合成语音信息的参数，通过参数还原语音。典型的声码器有谱带式、共振峰式和按线形预测(LP)分析所组成的声码器等。

混合编码结合上述几种编码方式的优点，在保留参数模型技术精华的基础上，应用波形编码准则去优化激励信号，从而在4.8～9.6Kb/s的码率上获得了较高质量的合成语音。美国麻省理工学院(MIT)的D.W.Griffin博士提出的多带激励(MBE)语音编码方案突破了二元激励的局限性，是一个不用预测残差的完全的参数语音编码器，在2.0kb/s～4.8kb/s速率内能够合成质量比传统声码器好得多的语音，并且具有较好的自然度和容忍环境噪声的能力，是目前这一速率范围内的一种较理想的编码算法。AMBE(先进多带激励)是在MBE基础上的改进和补充。

图1是现有的一种语音信号处理装置的示意图。如图1所示，该语音处理装置包括MCU(微处理器)1、编码解码单元2、A/D转换器3和D/A转换器4。其中，MCU 1作为主控单元，用于对传输的数据格式进行符合信道传输和编码解码芯片数据格式的相互转换，并通过引脚10对编码解码单元2进行配置和控制。编码解码单元2一般采用专用的编码解码芯片，例如DVSI(Digital Voice System Inc.)公司推出的芯片AMBE-2000，用于对语音信号进行编码和解码。A/D转换器3和D/A转换器4分别用于对语音信号进行模拟到数字转换和数字到模拟转换。

现有的这种语音信号处理装置的对外接口11只能采用MCU自带的或者扩展接口。因为，在不同的应用环境中往往需要使用不同的MCU，从而需要重新设计硬件电路，以及对软件进行大量的修改，加重了技术人员的负担成本，导致移植到不同应用环境的成本很高。

发明内容

针对上述现有的语音信号处理装置移植到不同应用环境的成本高的缺陷，提供一种语音信号处理装置，该语音信号处理装置能以较低的成本快速移植到不同的应用环境中。

为实现上述发明目的，本发明提供的语音信号处理装置包括主控单元和第一编码解码单元(例如专用的编码解码芯片)，所述主控单元由可编程逻辑器件组成，包括PCM数据接口、第一发送模块、第一接收模块、对外接口；所述PCM数据接口、所述第一编码解码单元、所述第一发送模块、所述对外接口顺次连接组成第一编码电路，其中，所述PCM数据接口用于接收外部的PCM数据，所述第一编码解码单元用于对所述PCM数据进行编码处理并产生编码数据，所述第一发送模块用于将所述编码数据发送给对外接口，所述对外接口用于将所述编码数据转换成信道数据并将所述信道数据发送给外部的传输信道；所述PCM数据接口、所述第一编码解码单元、所述第一接收模块和所述对外接口顺次连接组成第一解码电路，其中，所述对外接口从外部的传输信道接收信道数据并将所述信道数据转化成编码数据，所述第一接收模块将所述编码数据发送给所述第一编码解码单元，所述第一编码解码单元用于对所述PCM数据进行解码处理并产生PCM数据，所述PCM信号接口接收所述PCM数据并向外部发送所述PCM数据。

与现有的语音信号处理装置相比，本发明提供的语音信号处理装置的主控单元由可编程逻辑器件(FPGA)组成，语音信号处理装置的对外接口由FPGA提供。由于FPGA内的功能模块以硬件语言形式存在，所以，即使该语音信号处理模块应用到不同的环境时需要修改FPGA的接口引脚或者修改FPGA的器件型号，依然能够重复使用已有的功能模块，不需要重新设计硬件电路和大量修改软件，从而使得该语音信号处理装置能以较低的成本移植到不同的应用环境中。

优选地：所述语音信号处理装置还包括第二编码解码单元，所述主控单元还包括时隙控制模块、第二发送模块和第二接收模块；所述PCM数据接口、所述第二编码解码单元、所述第二发送模块、对外接口顺次连接组成第二编码电路，其中，所述第二编码解码单元用于对所述PCM数据接口接收的PCM数据进行编码处理并产生编码数据，所述第二发送模块用于将所述编码数据发送给对外接口；所述PCM数据接口、所述第二编码解码单元、所述第二接收模块和对外接口顺次连接组成第二解码电路，其中，所述第二接收模块将所述对外接口产生的编码数据发送给所述第二编码解码单元，所述第二编码解码单元用于对所述编码数据进行解码处理并产生PCM数据；所述时隙控制模块连接所述PCM数据接口和所述对外接口，用于产生对应于所述第一编码解码单元和第二编码解码单元的时隙，PCM数据接口根据当前时隙将所接收的PCM数据发送给与所述当前时隙对应的编码解码单元，对外接口根据所述时隙将所接收的编码数据发送给与所述当前时隙对应的编码解码单元。在该优选方案中，语音信号处理模块包括两个编码解码单元，时隙控制模块用于协调该两个编码解码单元，使得该语音信号处理模块具有两路处理能力。

优选地：所述语音信号处理装置还包括第三编码解码单元和第四编码解码单元，所述主控单元还包括第三发送模块、第三接收模块以及第四发送模块、第四接收模块；所述PCM数据接口、所述第三编码解码单元、所述第三发送模块、对外接口顺次连接组成第三编码电路，所述PCM数据接口、所述第三编码解码单元、所述第三接收模块、对外接口顺次连接组成第三解码电路，所述PCM数据接口、所述第四编码解码单元、所述第四发送模块、对外接口顺次连接组成第四编码电路，所述PCM数据接口、所述第四编码解码单元、所述第四接收模块、对外接口顺次连接组成第四解码电路；所述时隙控制模块还用于产生对应于所述第三编码解码单元和第四编码解码单元的时隙。在该优选方案中，语音信号处理模块包括四个编码解码单元，时隙控制模块用于协调该四个编码解码单元，使得该语音信号处理模块具有四路处理能力。另一方面，由于每个编码电路、解码电路的框架基本一致，因此，本语音信号处理装置扩展成多路处理的成本并不高，只需适当定义FPGA的引脚、内部RAM空间等。

优选地：所述对外接口包括串接的协议转换模块和存储器；所述存储器与所述外部的传输信道连接，用于缓存发送给所述传输信道的信道数据以及缓存从所述传输信道接收的信道数据；所述协议转换模块用于向所述编码数据添加传输协议报头以产生所述信道数据，以及去除所述信道数据的传输协议报头以产生所述编码数据。在该优选方案中，协议转换模块用于将编码数据转换成信道数据以便于在外部的传输信道传输，以及用于将信道数据转换成编码数据以便于编码解码单元处理；而存储器起到缓存的作用。

优选地，所述发送模块包括串接的接口模块、传输模块和传输控制模块，所述接口模块用于连接所述编码解码单元并接收所述编码解码单元产生的编码数据，所述传输模块在所述传输控制模块的控制下传输所述编码数据。在该优选方案中，FPGA通过接口引脚连接编码解码单元，因此，可以通过修改接口引脚的定义来连接多个编码解码单元；可通过传输控制模块来设置传输速率。

优选地，所述接收模块包括串接的接口模块、传输模块和传输控制模块，所述接口模块用于连接所述编码解码单元并向所述编码解码单元发送待解码的编码数据，所述传输模块在所述传输控制模块的控制下传输所述编码数据。

优选地，所述主控单元还包括初始化模块，所述初始化模块与所述PCM数据接口、对外接口连接，用于对所述语音信号处理装置进行初始化。

优选地，所述主控单元还包括状态控制模块，所述状态控制模块与所述PCM数据接口、对外接口连接，用于监控所述语音信号处理装置的工作状态。

优选地，所述主控单元和所述编码解码单元的工作电压相同。在该优选方案中，由于主控单元和编码解码单元的工作电压相同，所以不需要在该语音信号处理装置内进行电平转换，减轻了电路的设计，也减少对信号处理的干扰。

优选地，所述语音信号处理装置还包括模数(A/D)转换模块，所述模数转换模块的输出端与所述PCM数据接口的输入通道连接。在该优选方案中，A/D转换模块用于将模拟信号转换成PCM数字格式。

优选地，所述语音信号处理装置还包括数模(D/A)转换模块，所述数模转换模块的输入端与所述PCM数据接口的输出通道连接。在该优选方案中，D/A转换模块用于将PCM数字格式转换成模式信号。

附图说明

图1是现有的语音信号处理装置的框架示意图；

图2是本发明的一个实施例中的语音信号处理装置的框架示意图；

图3是图2所示的语音信号处理装置的内部结构示意图；

图4是本发明的另一个实施例的语音信号装置的框架示意图；

图5是图4所示的语音信号处理装置的内部结构示意图；

图6是图5所示的语音信号处理装置的一种改进；

图7是图6所示的语音信号处理装置的一种改进。

具体实施方式

图2是本发明的一个实施例中的语音信号处理装置的框架示意图。如图2所示，该语音信号处理装置包括第一编码解码单元6和由FPGA构成的主控单元5。主控单元5包括PCM数据接口51、第一发送模块52、第一接收模块53、对外接口54。

PCM数据接口51、第一编码解码单元6、第一发送模块52、对外接口54顺次连接组成第一编码电路。在该第一编码电路中，PCM数据接口51用于接收外部的PCM数据，例如，PCM数据可通过PCM数据接口51的输入链路(PCM IN通道)进入主控单元5。第一编码解码单元6是编码解码芯片，例如DVSI公司的AMBE-2000芯片，用于对PCM数据进行编码处理并产生编码数据。第一发送模块52将编码数据发送给对外接口54，对外接口54将编码数据转换成信道数据，并将信道数据发送给外部的传输信道(未示出)。

另一方面，PCM数据接口51、第一编码解码单元6、第一接收模块53和对外接口54顺次连接组成第一解码电路。在该第一解码电路中，对外接口54从外部的传输信道接收信道数据，并将信道数据转化成编码数据，第一接收模块53将编码数据发送给第一编码解码单元6，第一编码解码单元6对PCM数据进行解码处理并产生PCM数据，PCM信号接口51接收PCM数据并通过输出链路(PCM OUT通道)向外部发送PCM数据。

图3是图2所示的语音信号处理装置的内部结构示意图。如图3所示，PCM数据接口51的功能用于接收进来的PCM数据，或者向外面发送PCM数据，优选地，PCM数据接口51采用2M的PCM群路的传输方式与外界交互，采用时分多用的模式。

第一发送模块52包括串接的接口模块521、传输模块522和传输控制模块523。接口模块521通过FPGA的引脚连接第一编码解码单元6并接收第一编码解码单元6产生的编码数据，如果第一编码解码单元6在编码的过程中向所产生的编码数据的过程中添加了芯片的功能头字节，那么，接口模块521还用于去除该功能头字节，以便于后续的传输。传输模块522在传输控制模块523的控制下采用“先入先出”的方式传输该编码数据，以满足编码数据的实时传输要求。

而对外接口54包括协议转换模块541和存储器542，存储器542与外部的传输信道连接，用于缓存将要发送给传输信道的信道数据以及缓存从传输信道接收的信道数据，协议转换模块541用于向编码数据添加传输协议报头以产生信道数据，以及去除信道数据的传输协议报头以产生编码数据。优选地，存储器采用双口RAM(即DPRAM)，以满足同时的读写操作。例如，在第一编码电路中，协议转换模块541从传输模块522接收编码数据，向编码数据添加传输协议报头以产生信道数据，并将信道数据存储到存储器542。当存储器542的缓存的数据大小满足要求后，语音信号处理装置发送一个中断给外部，通知外部处理器读取数据；反之，在第一解码电路中，当外部的处理器写满双口RAM的地址空间之后，外部给该语音信号处理装置一个信号，通知语音信号处理装置读取数据，这时候，协议转换模块541从存储器542读取信道数据，去除信道数据的传输协议报头以产生编码数据，然后将编码数据发送给第一接收模块53。

第一接收模块53包括串接的传输控制模块533、传输模块532和接口模块531。传输模块532在传输控制模块533的控制下从协议转换模块541接收待解码的编码数据。接口模块531通过FPGA的引脚连接第一编码解码单元6并向第一编码解码单元6发送待解码的编码数据。如果第一编码解码单元6采用的芯片只处理带有对应的功能功能头字节的编码数据，那么，接口模块531还用于向待解码的纯编数据添加功能头字节(例如，由图3所示的CFG_RAM模块来完成)。例如，如果第一编码解码单元6采用DVSI公司的AMBE-2000芯片，接口模块531就需要向待解码的编码数据中添加功能头字节DVSI。

上面结合图2和图3对本发明的一个实施例的语音处理装置进行了阐述。在本发明中，采用FPGA作为主控单元，FPGA通过接口引脚连接编码解码单元，语音信号处理装置的对外接口由FPGA提供。由于FPGA内的大部分功能模块以硬件语言形式存在，所以，即使该语音信号处理模块应用到不同的环境时需要修改FPGA的接口引脚或者修改FPGA的器件型号，依然能够使用已有的功能模块，不需要重新设计硬件电路和大量修改软件，从而使得该语音信号处理装置能以较低的成本移植到不同的应用环境中。

另外，由于FPGA的接口引脚资源丰富，从而为语音信号处理装置的扩充处理能力提供了可能。图4所示的语音信号处理装置是图2所示的语音信号处理装置的一种改进。如图4所示，该语音信号处理装置还包括第二编码解码单元7，相应地，主控单元5还包括第二发送模块55、第二接收模块56以及时隙控制模块59。其中，PCM数据接口51、第二编码解码单元7、第二发送模块55、对外接口54顺次连接组成第二编码电路，类似地，第二编码解码单元7用于对PCM数据接口51接收的PCM数据进行编码处理并产生编码数据，第二发送模块55用于将编码数据发送给对外接口54。PCM数据接口51、第二编码解码单元7、第二接收模块56和对外接口54顺次连接组成第二解码电路，其中，第二接收模块56将对外接口54产生的编码数据发送给第二编码解码单元7，第二编码解码单元7用于对编码数据进行解码处理并产生PCM数据。

时隙控制模块59连接PCM数据接口51和对外接口54，用于产生对应于第一编码解码单元6和第二编码解码单元7的时隙。也就是说，不同的编码解码单元对应不同的时隙，PCM数据接口51根据当前时隙将所接收的PCM数据发送给与当前时隙对应的编码解码单元，对外接口54根据时隙将所产生的待解码的编码数据发送给与当前时隙对应的编码解码单元。

图4所示的语音信号处理装置中，包含了两个编码解码单元，具有了两路信号处理，使得语音信号处理装置得到进一步的提升。由于这两路语音信号处理是相对独立的，能够在时隙控制模块59的控制下进行协作，不会互相干扰。另外，由于这两路信号处理的控制程序和数据处理程序流程是相似的，且第一发送模块和第二发送模块是相同的，第一接收模块和第二接收模块是相同的，因此，可以对图3所示的第一路语音处理中相同的模块进行复制过来，作为第二路语音处理中的模块，并增设一个连接PCM数据接口51和对外接口的时隙控制模块59，如图5所示。

图5是图4所示的语音信号装置的内部结构的布局示意图，图5示出了与主控单元5中对应于第一编码解码单元6的各个模块的连接关系，这些功能模块作为第一路信号处理；类似地，第二路信号处理(与第二编码解码单元7对应)的各个模块的连接关系与第一路信号处理的相同，这两路信号处理共用同一个PCM数据接口51、对外接口54(包括协议转换模块541和存储器542)。时隙控制模块连接PCM数据接口51、协议转换模块541。在使用时，PCM数据接口51、协议转换模块541根据当前时隙可以判断出对应的编码解码单元(也就是判断当前时隙对应于第一路信号处理还是第二路信号处理)，然后将所要处理的数据发送给对应的编码解码单元。

图6是图5所示的语音信号装置的一种改进。图6所示的语音信号处理装置包括四个编码解码单元6～9，具有4路信号处理能力，这4路信号处理共用同一个的PCM数据接口(参见图4所示的PCM数据接口51)和同一个对外接口(参见图4所示的对外接口54)。类似地，时隙控制模块产生对应于这4路信号处理的时隙，以实现这4路信号处理的协作。

在实现图6所示的语音信号处理装置时，只需在FPGA利用不同的内部RAM空间做出每路信号处理的存储空间以及定义好每路信号处理的引脚。可以说，FPGA的内部RAM资源和引脚资源是制约处理能力的主要因素。但是，用于每路语音信号的引脚资源并不大，所以对于采用1个EP1C12Q240的FPGA以及4个AMBE编码解码芯片的方案来说，FPGA的IO引脚(即：输入输出引脚)仍有大量的富余。

与此同时，同一引脚定义的FPGA系列产品有不同的处理速度和内部的空间，因此对于拓展处理能力的改动，需要的工作，只是在FPGA中添加相同的处理模块，并分割出相应的地址数据空间，工作量并不大，硬件和软件方面的改动都比较简单，也不需要操作人员具有很高的硬件软件维护能力。

作为对上述实施例的改进，主控单元5还可以包括初始化模块57，初始化模块57与PCM数据接口51、对外接口54连接，用于对语音信号处理装置进行初始化。

作为另一种改进，主控单元5和编码解码单元的工作电压相同，数据在主控单元5和编码解码单元之间转换不需要电平转换，简化了硬件、软件设计。

再有，上述的语音信号处理装置只用于处理数字信号，因此，减少了模拟信号对信号和电源的干扰，提高了语音信号处理的质量和稳定性。当然，也可以给语音信号处理装置添加模数转换模块和数模转换器。如图7所示，模数转换器3的输出端与PCM数据接口的PCM IN链路连接，数模转换器4的输入端与PCM数据接口的PCM OUT链路连接。

以上的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

Claims (10)

1、一种语音信号处理装置，包括主控单元(5)和第一编码解码单元(6)，其特征在于：

所述主控单元(5)由可编程逻辑器件组成，包括PCM数据接口(51)、第一发送模块(52)、第一接收模块(53)、对外接口(54)；

所述PCM数据接口(51)、所述第一编码解码单元(6)、所述第一发送模块(52)、所述对外接口(54)顺次连接组成第一编码电路，其中，所述PCM数据接口(51)用于接收外部的PCM数据，所述第一编码解码单元(6)用于对所述PCM数据进行编码并产生编码数据，所述第一发送模块(52)用于将所述编码数据发送给对外接口(54)，所述对外接口(54)用于将所述编码数据转换成信道数据并将所述信道数据发送给外部的传输信道；

所述PCM数据接口(51)、所述第一编码解码单元(6)、所述第一接收模块(53)和所述对外接口(54)顺次连接组成第一解码电路，其中，所述对外接口(54)从外部的传输信道接收信道数据并将所述信道数据转化成编码数据，所述第一接收模块(53)将所述编码数据发送给所述第一编码解码单元(6)，所述第一编码解码单元(6)用于对所述PCM数据进行解码处理并产生PCM数据，所述PCM信号接口(51)接收所述PCM数据并向外部发送所述PCM数据。

2、根据权利要求1所述的语音信号处理装置，其特征在于：

所述语音信号处理装置还包括第二编码解码单元(7)，所述主控单元还包括时隙控制模块(59)、第二发送模块(55)和第二接收模块(56)；

所述PCM数据接口(51)、所述第二编码解码单元(7)、所述第二发送模块(55)、对外接口(54)顺次连接组成第二编码电路，其中，所述第二编码解码单元(7)用于对所述PCM数据接口(51)接收的PCM数据进行编码处理并产生编码数据，所述第二发送模块(55)用于将所述编码数据发送给对外接口；

所述PCM数据接口(51)、所述第二编码解码单元(7)、所述第二接收模块(56)和对外接口(54)顺次连接组成第二解码电路，其中，所述第二接收模块(56)将所述对外接口(54)产生的编码数据发送给所述第二编码解码单元，所述第二编码解码单元(7)用于对所述编码数据进行解码处理并产生PCM数据；

所述时隙控制模块(59)连接所述PCM数据接口(51)和所述对外接口(54)，用于产生对应于所述第一编码解码单元(6)和第二编码解码单元(7)的时隙，所述PCM数据接口(51)根据当前时隙将所接收的PCM数据发送给与所述当前时隙对应的编码解码单元，所述对外接口(54)根据所述时隙将所接收的编码数据发送给与所述当前时隙对应的编码解码单元。

3、根据权利要求2所述的语音信号处理装置，其特征在于：

所述语音信号处理装置还包括第三编码解码单元和第四编码解码单元，所述主控单元还包括第三发送模块、第三接收模块以及第四发送模块、第四接收模块；

所述PCM数据接口、所述第三编码解码单元、所述第三发送模块、对外接口顺次连接组成第三编码电路，所述PCM数据接口、所述第三编码解码单元、所述第三接收模块、对外接口顺次连接组成第三解码电路，所述PCM数据接口、所述第四编码解码单元、所述第四发送模块、对外接口顺次连接组成第四编码电路，所述PCM数据接口、所述第四编码解码单元、所述第四接收模块、对外接口顺次连接组成第四解码电路；

所述时隙控制模块还用于产生对应于所述第三编码解码单元和第四编码解码单元的时隙。

4、根据权利要求1至3中任意一项所述的语音信号处理装置，其特征在于：所述对外接口(54)包括串接的协议转换模块(541)和存储器(542)；

所述存储器(542)与所述外部的传输信道连接，用于缓存将要发送给所述传输信道的信道数据以及缓存从所述传输信道接收的信道数据；

所述协议转换模块(541)用于向所述编码数据添加传输协议报头以产生所述信道数据，以及去除所述信道数据的传输协议报头以产生所述编码数据。

5、根据权利要求4所述的语音信号处理装置，其特征在于，所述发送模块(52)包括串接的接口模块(521)、传输模块(522)和传输控制模块(523)，所述接口模块(521)用于连接所述编码解码单元并接收所述编码解码单元产生的编码数据，所述传输模块(522)在所述传输控制模块(523)的控制下传输所述编码数据。

6、根据权利要求4所述的语音信号处理装置，其特征在于，所述接收模块(53)包括串接的接口模块(531)、传输模块(532)和传输控制模块(533)，所述接口模块(531)用于连接编码解码单元并向所述编码解码单元发送待解码的编码数据，所述传输模块(532)在所述传输控制模块(533)的控制下传输所述编码数据。

7、根据权利要求4所述的语音信号处理装置，其特征在于，所述主控单元还包括初始化模块(57)，所述初始化模块与所述PCM数据接口、对外接口连接，用于对所述语音信号处理装置进行初始化。

8、根据权利要求4所述的语音信号处理装置，其特征在于，所述主控单元和所述编码解码单元的工作电压相同。

9、根据权利要求5至8中任意一项所述的语音信号处理装置，其特征在于，所述语音信号处理装置还包括模数转换模块，所述模数转换模块的输出端与所述PCM数据接口的输入通道连接。

10、根据权利要求5至8中任意一项所述的语音信号处理装置，其特征在于，所述语音信号处理装置还包括数模转换模块，所述数模转换模块的输入端与所述PCM数据接口的输出通道连接。

Images