CN2669314Y

CN2669314Y - 语音处理板

Info

Publication number: CN2669314Y
Application number: CNU200320110708XU
Authority: CN
Inventors: 范建华; 夏惊雷; 何维苗; 叶永涛; 郭明; 王庭昌; 冯冈; 林青; 胡永杨; 卢紫毅
Original assignee: No 63 Inst Of Headquarters Of Genearal Staff Of Cp L A
Current assignee: No 63 Inst Of Headquarters Of Genearal Staff Of Cp L A
Priority date: 2003-11-12
Filing date: 2003-11-12
Publication date: 2005-01-05
Anticipated expiration: 2013-11-12

Abstract

本实用新型涉及一种实现在相同的硬件平台下支持多种语音编码算法的语音处理板，它包括：模/数转换电路、语音编/解码电路(DSP)、现场可编程门阵列(FPGA)及cPCI接口转换电路。由话筒采集到的模拟语音信号经过A/D送入DSP，由DSP进行语音信号的编码，编码后的信号经过FPGA送到cPCI接口转换电路上；由cPCI总线接收信号的连接与发送时方向相反。本实用新型语音处理板实现了话音处理硬件平台的通用化，即对不同的语音处理算法均可在统一的硬件平台上完成；对于采用不同局部总线的通信终端，只需要对总线接口部分做相应的改变即可。

Description

语音处理板

技术领域

本实用新型涉及一种在相同的硬件平台下能支持多种语音编码算法的语音处理板，其相应的处理算法可根据需要实时加/卸载。

背景技术

无论在民用领域还是军事领域，也无论对于固定设备还是移动设备，语音业务仍然是通信最基本和最重要的业务之一，与之相应的语音处理算法的技术成果被应用于电话、电视电话会议、可视电话、语音信箱及语音存储、控制与识别等广泛的应用领域。

语音处理的目标在于节省通信带宽，即期望以最低的数据率达到最好的语音传输效果。其间音频带宽由3.2kHz(200Hz～3.4kHz)的话带发展到7kHz会议电视宽带，再到20kHz高保真音频宽带。相应的语音编码标准有美国国家安全局(NSA)公布的2.4kb/s的LPC-10声码器标准(FS-1015)；美国国防部1984年制定的STU-III计划；美国国防部公布的4.8kb/sCELP联邦标准(FS-1016)；欧洲电讯管理局(GSM)于1988年公布的13kb/s的RPE-LTP线性预测语音编码方案；CCITT则于1992～1995年分别公布了G.728 16kb/s短时延码激励线性预测语音编码方案、G.723 5kb/sACELP/MLQ双速率多媒体语音编码标准和G.729 8kb/sCS-ACELP对结构代数码激励的语音编码标准；MPEG工作组完成的MPGE-1、MPEG-2及MPEG-2AAC；ISO/IEC1998年完成并于1999年成为国际标准的MPEG-4。

由于不同公司或不同军工企业所生产的通信终端的通信制式各不相同，对于话音传输业务而言，采用的语音编码方案也不尽相同，因此各终端之间难以进行互通，且相应的桥接设备不仅需要额外的研制、维护和人员培训投入，同时也只能解决少数几种话音制式间的转换，因此需要有具备软件定义且功能可扩展的通用语音处理的硬件平台。随着专用数字信号处理(DSP)芯片在运算速度、数据宽度、存储空间等方面的飞速发展，使得DSP芯片有能力完成运算密集型的应用；现场可编程门阵列(FPGA)的现场可变能力大大增加了系统灵活性，对于系统的动态重配置和系统控制关系的灵活性和可扩展性有很好的支持能力；cPCI规范提供了一种紧致的工业标准的系统局部总线的互联接口，在数据传输速率、多目标对象的支持和可扩展性方面有一定的优势，因此有较大范围的应用空间。这些技术使得发明一种相对独立且具有动态加卸载能力的软件定义语音应用处理功能板卡成为可能。

发明内容

本实用新型要解决的技术问题是：提供一种可以实现在相同的硬件平台下支持多种语音编码算法的语音处理板，其同时可作为桥接设备，连接不同语音编码制式的通信终端。

本实用新型语音处理板包括：模/数接口电路、话音编/解码电路(DSP)、现埸可编程门阵列(FPGA)及cPCI接口转换电路。模/数接口电路与耳机话筒组连接，完成A/D和D/A的转换及增益控制功能；语音编/解码电路完成具体的话音输入输出和编/解码；现埸可编程门阵列提供不同方向上的数据缓存、传输与控制功能并具体实现动态加载功能。cPCI总线系统通过cPCI接口转换电路转换成本地总线，再经FPGA与用户接口。由话筒采集到的模拟语音信号经过放大滤波后，送到A/D部分完成模数转换，以主从方式通过一个串口送入DSP，由DSP进行语音信号的编码，编码后的信号经过FPGA送到cPCI接口转换电路上，FPGA在这里还模拟了一块双口RAM，起到缓冲及流量控制的作用，然后由cPCI接口转换电路送到cPCI总线上。FPGA还将时钟信号分别接A/D、D/A。接收信号的处理流程与发送相反，由cPCI总线送来的信号经过cPCI接口转换电及FPGA的处理后，由DSP完成译码，然后送到相应的D/A芯片完成数模转换，再经过滤波、功放等电路后送到耳机。

模/数接口电路与耳机话筒组接口，完成A/D，D/A的转换及增益控制功能，话音编/解码电路完成具体的话音输入输出和编/解码，并具体实现动态加载功能，现埸可编程器件提供不同方向上的数据缓存、传输与控制功能、cPCI接口转换电路通过cPCI总线，完成与cPCI总线系统之间的话音数据、命令信息的交互。

当电路工作于网关模式时，A/D、D/A以及模拟语音电路不工作，两路信号在DSP内分别完成编解码后交叉传送，从而实现网关功能。

算法的加卸载通过cPCI总线进行，cPCI总线通过特殊命令字通知cPCI接口转换电路更新算法，FPGA识别该命令，以中断方式通知DSP接收新的算法。加载过程采用自定义的协议完成。

辅助电路：

a)时钟电路提供较高频稳度的晶振，与FPGA一起向电路其它部分提供时钟源；

b)电源转换电路向DSP提供1.6V的内核电压(采用TI TPS767D301)；

c)配置电路为DSP、FPGA、cPCI接口芯片等器件的初始配置电路，包括动态配置电路和非掉电易失的配置电路；

d)模拟驱动电路向耳机话筒组提供必要的输出驱动。

附图说明

图1是本实用新型语音处理板系统框图。

图2是本实用新型语音处理板原理框图。

图3是DSP软件流程图。

图4是DSP算法加载中断服务子程序软件流程图。

图5是本实用新型语音处理板线路图。

本实用新型语音处理板实现了话音处理硬件平台的通用化，即对不同的语音处理算法均可在统一的硬件平台上完成；对于不公开的算法，可以根据其提供的可执行代码，加载实现；不仅如此，本板提供两个相对独立的数据传输通道，同时具备多通道的可扩展性，可以同时支持两路以上采用不同话音编/解码算法的功能实现，它也可用于连接语音编/解码算法不同的通信终端，实现网关的桥接功能。本实用新型语音处理板还实现了语音处理的软硬件分离，使硬件部分具备通用性、灵活性和可扩展性，并且使用标准总线，符合PCI电气规范，易于与现有支持PCI总线的操作系统连接。对于采用不同局部总线的通信终端，只需要对总线接口部分做相应的改变即可，它易于嵌入于系统中，可节省维护和升级成本，并缩短开发周期。

具体实施方式

本实用新型语音处理板的器件具体连接线路图，如图5；U1是现埸可编程门阵列(FPGA)，完成时钟分发、收发数据缓存和辅助收发控制功能，选用ALTERA公司的EPF1K50QC208器件，它有2880个逻辑单元、相当于50000的典型逻辑门数、40960bit的片内RAM，其最大的用户定义管脚数为147；U2表是语音编/解码电路，完成语音编/解码、收发控制与算法加载功能，选用TI公司的TMS320C5416-160器件，其具备160MPS的运算能力、128KWORD的片内RAM、16KWORD的片内ROM、一个16位并口、三个同步串口并支持32位运算；U3是cPCI总线接口芯片，选用PLX9030；U4、U5是电源转换芯片，采用TI(Texas Instruments)公司的TPS767D301器件；U6、U7是模数转换芯片，选用TI(Texas Instruments)TLV320AIC10，它可以级联8个通道而使用一个同步串口资源。两路语音信号接两片AIC10，为16比特精度串行方式，以主从方式通过一个串口送入DSP；J1的详细定义参照紧紧致外部器件互联接口cPCI总线规范。

cPCI总线系统与本语音处理板通过cPCI总线互连，命令与控制信息通过cPCI数据总线复用；与语音实现部分的连接由cPCI接口转换电路完成，数据通道和控制信息通道也通过局部数据总线的复用完成。EPF1K50QC208的192、191、193、196、197、195、198、199、200、202、203、205、13、14、15、17、18、24、25、26、27、29、30、31、36、37、40、41、44、45、46、47、53、190、54、55、56、57、58、60、61、62、63、189、187、179、177、176脚接PLX9030的153、152、151、145、144、149、143、142、141、140、139、138、121、120、119、118、116、115、114、111、110、109、108、107、106、105、104、102、99、98、97、96、95、94、93、92、91、90、89、87、86、84、83、75、60、58、55脚。EPF1K50QC208的104、111、112、113、114、115、116、119、120、121、122、125、126、127、128、131、132、133、134、135、136、139、140、141、142、143、144、92、94、95、93、100、102、102、99、97、96、11、87、86、9、7、8、88脚接PLX9030的99、100、101、102、103、104、113、114、115、116、117、118、119、121、122、123、131、132、133、136、136、137、138、139、140、141、5、67、66、65、64、60、54、49、47、44、42、25、24、23、22、20、21、27脚。9030 38 71脚、36 73脚、35脚、74脚接AIC10A与AIC10B的19脚、接AIC10A的22脚、接AIC10A与AIC10B的16脚、接AIC10A与AIC10B的17脚。PLX9030的50、49、48、47、46、43、42、41、39、38、37、36、35、34、33、30、18、17、16、15、12、11、10、9、6、5、4、3与65、2与64、175与63、174与62、173与61脚接J1的D24、A24、E23、C23、B23、E22、D22、A22、C21、B21、E20、D20、A20、E19、C19、B19、C11、B11、A11、E10、D10、A10、E9、C9、E8、D8、A8、E7、C7、B7、A7、E6脚。cPCI规范符合CompactPCI Specification，PIMG2.0 R2.1。

时钟电路、电源转换电路、初始配置电路等辅助电路根据相应的器件使用要求连接，不再繁述。

Claims

1、语音处理板，其特征是：它包括：模数转换电路、语音编/解码电路(DSP)电路、现埸可编程门阵列(FPGA)以及cPCI接口转换电路；由话筒采集到的模拟语音信号经过放大滤波后，送到A/D部分完成模数转换，以主从方式通过一个串口送入DSP，由DSP进行语音信号的编码，编码后的信号经过FPGA送到cPCI接口转换电路上，FPGA模拟了一块双口RAM，然后由cPCI接口转换电路送到cPCI总线上，FPGA还将时钟信号分别接A/D、D/A；由cPCI总线接收信号的连接与发送时方向相反。

2、根据权利要求1所述语音处理板，其特征在于：当电路工作于网关模式时，A/D、D/A以及模拟语音电路不工作，两路信号在DSP内分别完成编解码后交叉传送，从而实现网关功能。

3、根据权利要求1所述语音处理板，其特征在于：算法的加卸载通过cPCI总线进行，cPCI总线通过特殊命令字通知cPCI接口转换电路更新算法，FPGA识别该命令，以中断方式通知DSP接收新的算法。