CN101340177A - 信号处理电路 - Google Patents

信号处理电路 Download PDF

Info

Publication number
CN101340177A
CN101340177A CNA2007101273650A CN200710127365A CN101340177A CN 101340177 A CN101340177 A CN 101340177A CN A2007101273650 A CNA2007101273650 A CN A2007101273650A CN 200710127365 A CN200710127365 A CN 200710127365A CN 101340177 A CN101340177 A CN 101340177A
Authority
CN
China
Prior art keywords
signal
circuit
current
bias
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101273650A
Other languages
English (en)
Other versions
CN101340177B (zh
Inventor
李朝政
陈奕光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN2007101273650A priority Critical patent/CN101340177B/zh
Publication of CN101340177A publication Critical patent/CN101340177A/zh
Application granted granted Critical
Publication of CN101340177B publication Critical patent/CN101340177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

一种放大器包含有：一AB类输入级(class AB input stage)电路，用来接收一输入信号，并且根据该输入信号产生一内部信号；一AB类输出级(class AB output stage)电路，耦接至该AB类输入级电路，包含：一偏压电路(biasing circuit)，用来根据该内部信号，以产生一第一偏压信号与一第二偏压信号；以及一输出电路，耦接至该偏压电路，用来根据该第一偏压信号与该第二偏压信号以产生一输出信号；其中，该偏压电路所产生的该第一偏压信号与该第二偏压信号的一压差是与该输入信号相对应。

Description

信号处理电路
技术领域
本发明涉及一种信号处理电路，特别是涉及一种信号放大电路。
背景技术
如业界所知，输入级或输出级电路一般可以分为A类电路、B类电路、以及AB类电路三种，其中，AB类电路的效能介于A类电路与B类电路之间，相较于A类电路，AB类电路具有更低的电能消耗，而相较于B类电路，AB类电路则可使放大信号与输入信号彼此之间具有更佳的线性关系。
相关电路可参考论文“A pipelined 5-M sample 9-bit analog-to-digitalconverter”JSSC Dec.1987、论文“A high-performance micropowerswitched-capacitor filter”JSSC，Dec 1985与论文“A programmable 1.5VCMOS class-AB operational amplifier with hybrid nested Miller compensationfor 120dB gain and 6MHz UGF”ISSCC，1994。
此外，于论文“A compact power-efficient 3V CMOS rail-to-rail input outputoperational amplifier for VLSI cell libraries”ISSSC 1994之中，亦披露了一种运算放大器电路。在此请参阅图1，图1为前述论文所披露的运算放大器100的电路示意图。如图1所示，运算放大器100包含有一A类输入级电路110，一偏压电路120，以及一输出电路130，其中该偏压电路120与该输出电路130构成一AB类输出级电路。
于此例中，输出电路130的静态电流Iq必须要适当地设计，如此才能使整体放大器电路100在进行信号放大时，能够操作在最佳的操作点(亦即可以获得较佳的线性关系，并使信号能够具有最大的摆幅)。
在此请参阅图2，图2为图1所示的输出电路130的特性曲线图。其中，Iq代表输入信号为共模电压(即差动电压为零)时的静态电流，而IMAX与IMIN代表当系统接收到输入信号时，在输出信号与输入信号保持线性关系的前提之下(亦即晶体管M25与M26操作于饱和区)，输出电路130所能承受的最大/最小电流。
如业界所知，为了使输出信号具有最大的摆幅(此摆幅等效于信号在不失真的放大程度)，理论上会希望IMAX与IMIN之间的差量越大越好；而另一方面，当没有信号输入时(即差动电压Vid为零)，为了具有较低的能量消耗，理论上会希望静态电流的值Iq能够越小越好。
但是，在前述的电路中，无法同时具有两种优点。由于前述的电路是采用A类输入级电路110，这表示由输入级电路110输入至偏压电路120的电流总和会由电流源Ib1与Ib2决定，因此，当设定好晶体管M19与M20的栅极电压时，晶体管M25与M26的栅极电压差VAB以及输出级电路130的静态电流Iq亦同时地决定出来。换言之，即使有信号输入至运算放大器100，也不会改变整体电路的操作点(譬如前述的电压VAB或静态电流Iq)。
因此，若须使整体电路的耗电量降低，便须将静态电流Iq设定为较低的数值(譬如可藉由适当地调整晶体管M21～M24的跨压)，但是，这样的做法会同时使得晶体管M25与M26的栅极电压差VAB升高，这代表了晶体管M25与M26本身的栅源极电压差会变小，而使信号可能具有的最大摆幅(swing)变小，线性度较差；另一方面，若要使信号所具有的最大摆幅更大，达到较佳的线性度，那么就必须使增大静态电流Iq(譬如可藉由适当地调整晶体管M21～M24的跨压，使晶体管M25与M26的栅极电压差VAB降低)，如此一来，当整体系统处于无信号输入时(差动电压Vid为零时)，此静态电流Iq便会消耗过多的能量。
由此可知，前述的数个运算放大器电路皆无法兼顾静态耗电量与信号摆幅的要求，其效能都不尽理想。
发明内容
因此，本发明的主要目的之一在于提供一种信号放大电路，其于进行信号放大时具有较佳的线性关系，并且于无信号输入时具有较小的耗电量，以解决现有技术中，信号放大电路无法兼顾线性关系与耗电量的问题。
本发明披露了一种信号处理电路，该信号处理电路包含有：一AB类输入级(class AB input stage)电路，用来接收一输入信号，并且根据该输入信号产生一内部信号；一AB类输出级(class AB output stage)电路，耦接至该AB类输入级电路，包含：一偏压电路(biasing circuit)，用来根据该内部信号，以产生一第一偏压信号与一第二偏压信号；以及一输出电路，耦接至该偏压电路，用来根据该第一偏压信号与该第二偏压信号以产生一输出信号；其中，该偏压电路所产生的该第一偏压信号与该第二偏压信号的一压差是与该输入信号相对应。
本发明信号处理电路于进行信号放大时具有较佳的线性关系，并且于无信号输入时具有较低的耗电量，因此，本发明信号处理电路能够兼顾信号的放大质量与耗电量。
附图说明
图1为一现有运算放大器的电路示意图。
图2为图1所示的输出级电路的特性曲线图。
图3为本发明运算放大器的第一实施例的电路示意图。
图4为图3所示的偏压电路的示意图。
图5为本发明AB类输出级电路与现有的AB类输出级电路的特性曲线比较图。
图6为本发明运算放大器的第二实施例的电路示意图。
附图符号说明
100、300、600              运算放大器
110                        A类输入级电路
310、610                   AB类输入级电路
120、320、321、620、621    偏压电路
130、330、331、630、631    输出电路
具体实施方式
请参阅图3，图3为本发明运算放大器300的第一实施例的电路示意图。如图3所示，运算放大器300包含有一AB类输入级310、一偏压电路320、321、以及一输出电路330、331，其中该偏压电路320与该输出电路330构成一第一AB类输出级，该偏压电路321与该输出电路331构成一第二AB类输出级。
在此请注意，由于运算放大器300为一差动电路，为了简单起见，于以下的披露之中，仅说明运算放大器300的一半电路(包含有AB类输入级310、偏压电路320、以及输出电路330)，由于另一半电路的操作与功能皆完全相同，故不另赘述。
如图所示，输出电路330亦包含有两个迭接(cascode)晶体管M25与M26，其用来驱动输出端Von。此外，如图3所示，迭接(cascode)晶体管M25与M26的栅极(A节点与B节点)耦接至偏压电路320，因此，偏压电路320可藉由A、B两节点，提供适当的跨压至迭接(cascode)晶体管的栅极。
在此请参阅图4，图4为图3所示的AB类输出级(320，330)的示意图。如图4所示，其中晶体管M12与M18作为一电流源使用(图4仅绘出晶体管M12与M18，而省略了电流镜所须的其它晶体管)，分别用来提供一定电流IBP与IBN。而节点C、D会分别接收到来自于前级AB类输入级310传送过来的电流信号IPP、IPN。而PMOS晶体管M19、NMOS晶体管M20的耦接关系构成一阻抗单元，其设置于A、B两节点之间，而晶体管M19、M20的栅极分别耦接至一预定电压，此外，晶体管M19、M20会根据所流经的电流来决定其栅源极电压差(Vgs)，也因此分别决定出了晶体管M25、M26的栅极电压VA、VB，因此，电路设计者可适当地设计定电流IBP与IBN，或适当地设计阻抗单元(M19、M20)的阻值来决定出一理想的电压差(VA、VB)。另外，于A、B两节点之间，除了上述中使用晶体管M19、M20来输出一电压差(VA、VB)，亦可以使用一电阻，耦接至该A、B两节点之间，来取代晶体管M19、M20以产生电压差(VA、VB)。
然而，在此请注意，本发明偏压电路320的运作与现有的偏压电路120有所不同；如前所述，于现有技术中，由于A类输入级电路110输入至偏压电路120的电流信号是由电流源Ib1、Ib2所决定，因此于偏压电路120中，流经晶体管M19、M20的电流IPP、IPN的电流总和不会因为输入信号而有相对应的改变；换言之，在现有技术中，即使A类输入级110接收到差动的输入信号，晶体管M25、M26的栅极电压VA、VB而言，会具有等量且同方向的数值变化，因此对于栅极电压差VAB或静态电流Iq而言不会造成任何的影响，也因此无法同时兼顾耗电量与信号摆幅。
然而，于本实施例中，本发明是采用AB类电路310作为其输入级电路，由于AB类输入级电路310输出至偏压电路320的电流IPP、IPN的总和会随着差动输入信号的摆幅而有所不同，因此，于偏压电路320中，分别流经晶体管M19、M20的电流便会相对应的有所变化，而进一步地改变晶体管M25、M26的栅极电压差VAB。
由前述可知，晶体管M25、M26的栅极电压差VAB并非永远不变，而是会随着不同的输入信号而有不同的大小；也因此，藉由适当的参数设计，本发明可以使整体电路在输入的差模电压为零时，可以具有较大的栅极电压差VAB，以降低静态电流Iq，使运算放大器300闲置时的功率消耗降低；另一方面，当有信号输入至运算放大器300时，藉由适当的设计，亦可藉由输入级电路310输出至偏压电路320的电流总和的改变，使晶体管M25、M26的具有较小栅极电压差VAB，如此便可使运算放大器300于进行信号放大时，确保放大信号与原始输入信号彼此之间的线性关系。
换言之，当输入的差模电压为零时，由于此时由AB类输入级310输入至偏压电路320的电流IPP、IPN的总和为一已知数，因此便可以利用原本的方式，藉由适当的设计晶体管M19、M20的栅极电压VBN、VBP，或适当的设计电流IBP与IBN，便可设计出一较佳的静态电流Iq；而当有信号输入时，由于此时从AB类输入级310输入至偏压电路320的电流IPP、IPN的总和会改变，因此，便可以藉由适当的设计AB类输入级310的参数，使栅极电压差VAB变小，如此便可使得整体电路有较佳的线性度。
在此请参阅图5，图5为本发明AB类输出级电路330与现有的AB类输出级电路130的特性曲线比较图。在此请注意，于图5中，曲线(1)为本发明AB类输出级电路330的特性曲线；而曲线(2)、(3)为现有AB类输出级电路。
如图5所示，在现有技术中，若要提升整体电路的线性度，便必须将曲线(3)提升为曲线(2)，如此一来，其静态电流Iq亦随之提升，导致耗电量的增加。而于本发明中，藉由曲线(1)，可以清楚的了解到，本发明运算放大器300仅须于静态时消耗与曲线(3)相同的静态电流，便可同时具有与曲线(2)一般具有相同的线性效果(信号摆幅)；由此可知，本发明运算放大器300实具有更佳的效能。
此外，由于偏压电路320是根据不同的电流总和提供不同的栅极电压差VAB，而前述的电流总和是由AB类输入级310根据不同的输入信号产生的，因此，偏压电路320可视为是藉由不同的输入信号而相对应地改变其输出电压；这样的做法称之为前馈偏压(feed-forward biasing)的方式。相较于现有的区域回馈偏压方式，前馈偏压的方式无须参考回授的输出信号，因此可以操作于更高速的环境中。
在此请参阅图6，图6为本发明运算放大器600的第二实施例的电路示意图。如图6所示，运算放大器600包含有AB类输入级610、一偏压电路620、621、以及一输出电路630、631。
在此请注意，本实施例与第一实施例不同之处在于：于本实施例中，AB类输入级610的晶体管M5～M8是以二极管的方式连接，以提供一适当偏压至AB类输入级610的内部晶体管M1～M4；而运算放大器600的其余电路皆与第一实施例中的运算放大器300相同，并具有相同的功能与操作，由于本领域的技术人员应可理解，故不另赘述于此。
相较于现有技术，本发明信号处理电路于差动输入信号Vid不为零时具有较佳的线性关系，并且于动输入信号Vid为零时具有较低的耗电量，因此，本发明信号处理电路能够兼顾信号的放大质量与耗电量。
以上虽以实施例说明本发明，但并不因此限定本发明的范围，在不脱离本发明的要旨的前提下可对本发明进行各种变形或变更。

Claims (10)

1.一种信号处理电路，包含：
一AB类输入级电路，用来接收一输入信号，并且根据该输入信号产生一内部信号；
一AB类输出级电路，耦接至该AB类输入级电路，包含：
一偏压电路，用来根据该内部信号，以产生一第一偏压信号与一第二偏压信号；以及
一输出电路，耦接至该偏压电路，用来根据该第一偏压信号与该第二偏压信号以产生一输出信号；
其中，该偏压电路所产生的该第一偏压信号与该第二偏压信号的一压差是与该输入信号相对应。
2.如权利要求1所述的信号处理电路，其中该偏压电路是以前馈偏压的方式，产生该第一偏压信号与一第二偏压信号。
3.如权利要求1所述信号处理电路，其中该偏压电路包含有：
一第一电流源，用来提供一第一预定电流；
一第二电流源，用来提供一第二预定电流；以及
一阻抗单元，耦接于该第一、该第二电流源之间，该阻抗单元依据该第一、该第二预定电流以产生该第一偏压信号与该第二偏压信号。
4.如权利要求3所述的信号处理电路，其中该阻抗单元包含：
一第一NMOS晶体管，其栅极接收一第一预定电压；以及
一第二PMOS晶体管，其栅极接收一第二预定电压；
其中，该第二PMOS晶体管的源极耦接至该第一晶体管的漏极，该第二PMOS晶体管的漏极耦接至该第一晶体管的源极。
5.如权利要求1所述的信号处理电路，其中该输入信号为一差动信号，该内部信号为一第一电流信号与一第二电流信号并流入该偏压电路中，且该第一电流信号与该第二电流信号的一电流和与该差动信号的一差模电压相对应。
6.一种信号处理电路，包含：
一输入级电路，用来接收一输入信号，并且根据该输入信号产生一第一电流信号与一第二电流信号；以及
一输出级电路，耦接至该输入级电路，包含：
一电压产生电路，耦接至该输入级电路，用来根据该第一电流信号与一第二电流信号以提供一压差；以及
一输出电路，耦接至该电压产生电路，用来根据该压差以产生一输出信号；
其中，该第一电流信号与该第二电流信号的一电流和是与该输入信号的一摆幅相对应。
7.如权利要求6所述的信号处理电路，其中该电压产生电路是以前馈偏压的方式产生该压差。
8.如权利要求7所述的信号处理电路，其中该偏压电路包含有：
一第一电流源，用来提供一第一预定电流；
一第二电流源，用来提供一第二预定电流；以及
一阻抗单元，耦接于该第一、该第二电流源之间，该阻抗单元依据该第一预定电流、该第二预定电流、该第一电流信号与该第二电流信号以产生该压差。
9.如权利要求8所述的信号处理电路，其中该阻抗单元包含：
一第一NMOS晶体管，其栅极接收一第一预定电压；以及
一第二PMOS晶体管，其栅极接收一第二预定电压；
其中，该第二PMOS晶体管的源极耦接至该第一晶体管的漏极，该第二PMOS晶体管的漏极耦接至该第一晶体管的源极。
10.如权利要求9所述的信号处理电路，其中该输入级电路为一AB类输入级电路。
CN2007101273650A 2007-07-02 2007-07-02 信号处理电路 Active CN101340177B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101273650A CN101340177B (zh) 2007-07-02 2007-07-02 信号处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101273650A CN101340177B (zh) 2007-07-02 2007-07-02 信号处理电路

Publications (2)

Publication Number Publication Date
CN101340177A true CN101340177A (zh) 2009-01-07
CN101340177B CN101340177B (zh) 2010-10-13

Family

ID=40214160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101273650A Active CN101340177B (zh) 2007-07-02 2007-07-02 信号处理电路

Country Status (1)

Country Link
CN (1) CN101340177B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744971A (zh) * 2022-06-14 2022-07-12 禹创半导体(深圳)有限公司 一种ab类运算放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2081605U (zh) * 1990-06-15 1991-07-24 陈国伟 低成本高性能甲乙类桥式放大器
US5294893A (en) * 1992-10-30 1994-03-15 Sgs-Thomson Microelectronics, Inc. Differential output amplifier input stage with rail-to-rail common mode input range
CN1187892C (zh) * 2001-04-25 2005-02-02 凌阳科技股份有限公司 互补式金属氧化物半导体ab类放大器
CN100508370C (zh) * 2005-01-18 2009-07-01 瑞昱半导体股份有限公司 源极跟随器及其稳定电流反馈电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744971A (zh) * 2022-06-14 2022-07-12 禹创半导体(深圳)有限公司 一种ab类运算放大器

Also Published As

Publication number Publication date
CN101340177B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN103686509B (zh) 低静态电流头戴式耳机驱动器及驱动方法
Bernal et al. An ultralow-power low-voltage class-AB fully differential OpAmp for long-life autonomous portable equipment
US9628035B2 (en) Operational amplifier circuits
US9425743B2 (en) Buffer amplifier and trans-impedance amplifier including the same
CN101917168B (zh) 用于有源功率因数校正器中的高转换速率跨导放大器
Toledo et al. A 300mv-supply, 2nw-power, 80pf-load cmos digital-based ota for iot interfaces
US20100109779A1 (en) Hybrid class ab super follower
US7969246B1 (en) Systems and methods for positive and negative feedback of cascode transistors for a power amplifier
US6784749B1 (en) Limiting amplifier with active inductor
US20060066399A1 (en) Amplifier arrangement having an adjustable gain, and use thereof
JP2009524327A (ja) 増幅回路
TW200849808A (en) Signal processing circuit
CN100550606C (zh) 具有不同输入/输出共模电压的电路装置
CN101340177B (zh) 信号处理电路
Shukla et al. Novel complementary Sziklai pair based high gain low noise small-signal amplifiers
US7701295B2 (en) High-efficiency class-AB amplifier
Roewer et al. A novel class of complementary folded-cascode opamps for low voltage
US9472921B2 (en) Split voltage supply configuration with matched input load for single ended drivers
WO2010026681A1 (ja) 差動増幅器及びその構成方法
CN201204568Y (zh) 音频功率放大电路
US20070285167A1 (en) Class ab amplifier circuit with combined quiescent current and common mode control
US7986185B2 (en) Rail-to-rail Miller compensation method without feed forward path
Zhang et al. A high-slew rate rail-to-rail operational amplifier by flipped voltage followers
Naresh sagar et al. Low-Power High-Gain Op-Amp With Cascoded Current Mirror Loads
Bhatkar et al. A 90nm low power OTA using adaptive bias

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant