CN101325400A - 混频电路与正交混频电路 - Google Patents

混频电路与正交混频电路 Download PDF

Info

Publication number
CN101325400A
CN101325400A CN200810086044.5A CN200810086044A CN101325400A CN 101325400 A CN101325400 A CN 101325400A CN 200810086044 A CN200810086044 A CN 200810086044A CN 101325400 A CN101325400 A CN 101325400A
Authority
CN
China
Prior art keywords
mixting circuit
carrier
input signal
differential
calibrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810086044.5A
Other languages
English (en)
Inventor
黄春扬
邱郁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN101325400A publication Critical patent/CN101325400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/009—Reduction of local oscillator or RF leakage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplitude Modulation (AREA)
  • Transmitters (AREA)

Abstract

本发明提供一种混频电路与正交混频电路。一种混频电路，接收第一差分输入信号与第二差分输入信号，并产生差分输出信号，混频电路包括双平衡混频电路以及载波泄漏校准单元，所述双平衡混频电路具有第一输入对与第二输入对以及输出对，其中第一输入对接收第一差分输入信号，且输出对输出差分输出信号；以及载波泄漏校准单元接收第二差分输入信号以及差分校准电流，并产生第一输出电压与第二输出电压给双平衡混频电路的第二输入对。依据本发明的实施方式提供具有载波泄漏校准功能的混频电路与正交混频电路，可明显地抑制耦合至混频电路的差分输出信号的本地振荡信号，此外，此载波泄漏校准对于正交混频电路的I－混频电路与Q－混频电路之间的匹配的影响微乎其微。

Description

混频电路与正交混频电路
技术领域
本发明是有关于双平衡混频电路，特别是有关于具有载波泄漏校准功能的混频电路与正交混频电路。
背景技术
使用金属氧化物半导体晶体管(MOS)的混频电路在高频应用中会受限于有限的供应电压(通常低于2伏特)以及大量的闪烁噪声(频率达数千万赫兹)，因此此类混频电路所需的增益与输出信号准位超出等效双极电路(equivalentbipolar circuits)所需的增益与输出信号准位。
图1绘示了现有的双平衡混频电路的电路图。图1中的双平衡混频电路包括了金属氧化物半导体场效应晶体管(MOSFET)的差分对(101-102与103-104)，金属氧化物半导体场效应晶体管差分对的漏极连接到输出端-I+与输出端-I-，金属氧化物半导体场效应晶体管对的栅极连接到第一输入端-II+与第一输入端-II-。图1的双平衡混频电路也包括了有源器件105、106、107与108。金属氧化物半导体场效应晶体管对101-102的源极连接到有源器件105与106的漏极，金属氧化物半导体场效应晶体管对103-104的源极连接到有源器件107与108的漏极。有源器件105、106、107与108的栅极通过侧偏压匹配电路(偏压网络-I、偏压网络-II、偏压网络-III与偏压网络-IV)各自地连接至第二输入端-I+与第二输入端-I-。有源器件105、106、107与108的源极通过阻抗单元(退化阻抗；degeneration impedance)以及偏压网络-V连接至接地端。由两个如图1所示的传统双平衡混频电路所组成的正交调制器(quadrature modulator；QMOD)将I/Q基带信号调制至载波上，并产生调制的射频(RF)信号。已知直接转换(direct-conversion)的发射器中，具有与射频信号相同频率的载波信号会泄漏至正交调制器的输出端。这种载波泄漏是由I/Q输入信号的直流偏差(DC-offset)、组件的匹配不良(mismatche)以及通过基板直接耦合(direct substrate coupling)所产生。除非可以达到抑制载波的特定要求，否则正交调制器的比特错误率BER(Bit-error rate)便会恶化。
图2所示为美国专利第6,801,761号所揭露的现有的可编程混频电路的方框图。如图2所示，现有的可编程混频电路包括第一混频级(mixing stages)130与第二混频级132、耦接于其间的耦接组件136以及耦接至第一混频级130与第二混频级132的补偿模块(compensation module)134。补偿模块134提供电流模式的补偿(current mode compensation)至第一混频级130与第二混频级132。通过利用电流抽取方式(current-sink)加入补偿电流或者通过电流源的注入以减少混频级130与132的电流，来自第一混频级130与第二混频级132的电流可被等化(equalized)。
发明内容
为了解决现有技术中载波泄漏的问题，本发明提供一种具有载波泄漏校准功能的混频电路与正交混频电路。
依据本发明实施方式的一种混频电路接收第一差分输入信号与第二差分输入信号，并产生差分输出信号，包括双平衡混频电路以及载波泄漏校准单元，双平衡混频电路具有第一输入对与第二输入对以及输出对，其中第一输入对接收第一差分输入信号，且输出对输出差分输出信号；以及载波泄漏校准单元，接收第二差分输入信号以及差分校准电流，并产生第一输出电压与第二输出电压给双平衡混频电路的第二输入对。
依据本发明另一个实施方式的一种正交混频电路包括两个上述实施方式的的混频电路，且第一混频电路与第二混频电路的第一差分输入信号之间有90度的相位差。
依据本发明的实施方式提供具有载波泄漏校准功能的混频电路与正交混频电路，可明显地抑制耦合至混频电路的差分输出信号的本地振荡信号，此外，此载波泄漏校准对于正交混频电路的I-混频电路与Q-混频电路之间的匹配的影响微乎其微。
附图说明
图1绘示了现有的双平衡混频电路的电路图。
图2所示为美国专利第6,801,761号所揭露的现有的可编程混频电路的方框图。
图3所示为依据本发明实施方式的混频电路的方框图。
图4所示为图3的混频电路的电路图。
图5所示为依据本发明另一实施方式的正交混频电路的电路图。
具体实施方式
为让本发明的目的、特征、和优点能更明显易懂，下文特举出较佳实施方式，并配合所附图式，作详细说明如下：
图3所示为依据本发明实施方式的混频电路300的方框图。混频电路300包括双平衡混频电路器310以及载波泄漏校准(carrier-leakage calibration)单元350。双平衡混频电路器310具有第一输入对312/313与第二输入对314/315。图3的双平衡混频电路与图1所示的双平衡混频电路的差异在于金属氧化物半导体场效应晶体管的差分对被双极型晶体管(BJT)所取代。第一输入对312/313接收差分本地振荡信号，双平衡混频电路310通过负载电阻311提供差分输出信号，载波泄漏校准单元350接收差分基带信号BBIP/BBIN以及差分校准电流Ip/In，并产生第一输出电压Vp与第二输出电压Vn给双平衡混频器混频电路310的第二输入对314/315。
在图3中，载波泄漏校准单元350包括第一载波泄漏校准器320与第二载波泄漏校准器330。第一载波泄漏校准器320接收差分基带信号BBIP/BBIN的差分分量BBIP与差分校准电流Ip/In的差分分量Ip，并产生第一输出电压Vp，第二载波泄漏校准器330接收差分基带信号BBIP/BBIN的另一差分分量BBIN与差分校准电流Ip/In的另一差分分量In，并产生第二输出电压Vn。在图3中，混频电路300更包括校准模块(calibration module)370，来提供差分校准电流Ip/In。
图4所示为图3的混频电路300的电路图。其中，图3中的第一载波泄漏校准器320与第二载波泄漏校准器330都为源极跟随器(source follower)。每一源极跟随器包括N型金属氧化物半导体晶体管(NMOS)351/352。N型金属氧化物半导体晶体管351/352的栅极接收差分基带信号BBIP/BBIN，且源极接收差分校准电流Ip/In。在图4中，校准模块370包括第一金属氧化物半导体晶体管371与第二金属氧化物半导体晶体管372，第一金属氧化物半导体晶体管371与第二金属氧化物半导体晶体管372的源极通过可变电流源375耦接至接地，其栅极分别被第一控制比特BP与第二控制比特BN所控制，其漏极提供差分校准电流Ip/In。在图4中，逆变器(inverter)373接收第二控制比特BN并产生第一控制比特BP。
图5所示为依据本发明另一实施方式的正交混频电路500的电路图。正交混频电路500包括I-混频电路510与Q-混频电路560。I-混频电路510与Q-混频电路560都为图4所揭露的混频电路，且并联在供应电压Vcc与接地之间。I-混频电路510的吉尔伯特(Gilbert)混频电路的切换对511接收本地振荡信号LOIP/LOIN，Q-混频电路560的吉尔伯特混频电路的切换对561接收本地振荡信号LOQP/LOQN。I-混频电路510的跨导单元(transconductorcell)513从载波泄漏校准单元520接收电压信号VIP/VIN，Q-混频电路560的跨导单元563从载波泄漏校准单元570接收电压信号VQP/VQN。I-混频电路510产生射频输出信号，而Q-混频电路560产生射频输出信号。在此实施方式中，载波泄漏校准单元520与载波泄漏校准单元570中的源极跟随器只消耗少量的电流，因此其对正交混频电路500的电流功耗的影响是微乎其微的。此外，在源极跟随器的补偿并不会改变I-混频电路510与Q-混频电路560的跨导特性，因而避免这两个混频电路之间的差异会造成的边带抑制(sidebandsuppression)效能的劣化。
依据本发明的实施方式提供的具有载波泄漏校准功能的混频电路与正交混频电路，可明显地抑制耦合至混频电路的差分输出信号的本地振荡信号。此外，所述载波泄漏校准对于正交混频电路的I-混频电路与Q-混频电路之间的匹配的影响微乎其微。

Claims (10)

1.一种混频电路，接收第一差分输入信号与第二差分输入信号，并产生差分输出信号，其特征在于，所述混频电路包括：
双平衡混频电路，具有第一输入对与第二输入对以及输出对，其中所述第一输入对接收所述第一差分输入信号，且所述输出对输出所述差分输出信号；以及
载波泄漏校准单元，接收所述第二差分输入信号以及差分校准电流，并产生第一输出电压与第二输出电压给所述双平衡混频电路的所述第二输入对。
2.根据权利要求1所述的混频电路，其特征在于，所述载波泄漏校准单元包括第一载波泄漏校准器与第二载波泄漏校准器；所述第一载波泄漏校准器接收所述第二差分输入信号的差分分量与所属差分校准电流的差分分量，并产生所述第一输出电压；所述第二载波泄漏校准器接收所述第二差分输入信号的另一差分分量与所述差分校准电流的另一差分分量，并产生所述第二输出电压。
3.根据权利要求2所述的混频电路，其特征在于，所述第一载波泄漏校准器与第二载波泄漏校准器都包括源极跟随器，所述多个源极跟随器的栅极接收所述第二差分输入信号，所述多个源极跟随器的源极接收所述差分校准电流。
4.根据权利要求1所述的混频电路，其特征在于，所述混频电路还包括校准模块，来提供所述差分校准电流。
5.根据权利要求4所述的混频电路，其特征在于，所述校准模块包括第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管，所述多个金属氧化物半导体晶体管的源极通过可变电流源耦接至固定电压，所述多个金属氧化物半导体晶体管的栅极分别由第一控制比特与第二控制比特所控制，所述多个金属氧化物半导体晶体管的漏极提供所述差分校准电流，其中所述第二控制比特为所述第一控制比特的补码。
6.一种正交混频电路，其特征在于，所述正交混频电路包括：
第一混频电路与第二混频电路，各接收第一差分输入信号与第二差分输入信号，并产生差分输出信号，分别包括：
双平衡混频电路，具有第一输入对与第二输入对以及输出对，其中所述第一输入对接收所述第一差分输入信号，且所述输出对输出所述差分输出信号；以及
载波泄漏校准单元，接收所述第二差分输入信号以及差分校准电流，并产生第一输出电压与第二输出电压给所述双平衡混频电路的所述第二输入对；
其中，所述第一混频电路与所述第二混频电路的所述多个第一差分信号有90度的相位差。
7.根据权利要求6所述的正交混频电路，其特征在于，所述多个载波泄漏校准单元都包括第一载波泄漏校准器与第二载波泄漏校准器，所述多个第一载波泄漏校准器接收所述第二差分输入信号的差分分量与所述差分校准电流的差分分量，并产生所述第一输出电压，所述多个第二载波泄漏校准器接收所述第二差分输入信号的另一差分分量与所述差分校准电流的另一差分分量，并产生所述第二输出电压。
8.根据权利要求7所述的正交混频电路，其特征在于，所述多个第一载波泄漏校准器与第二载波泄漏校准器都包括源极跟随器，所述多个源极跟随器的栅极接收所述第二差分输入信号，所述多个源极跟随器的源极接收所述差分校准电流。
9.根据权利要求6所述的正交混频电路，其特征在于，所述正交混频电路还包括校准模块，来提供所述差分校准电流。
10.根据权利要求9所述的正交混频电路，其特征在于，所述校准模块包括第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管，所述多个金属氧化物半导体晶体管的源极通过可变电流源耦接至固定电压，所述多个金属氧化物半导体晶体管的栅极分别被第一控制比特与第二控制比特所控制，所述多个金属氧化物半导体晶体管的漏极提供所述差分校准电流，其中所述第二控制比特为所述第一控制比特的补码。
CN200810086044.5A 2007-06-11 2008-03-14 混频电路与正交混频电路 Pending CN101325400A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/760,986 US7521981B2 (en) 2007-06-11 2007-06-11 Mixer with carrier leakage calibration
US11/760,986 2007-06-11

Publications (1)

Publication Number Publication Date
CN101325400A true CN101325400A (zh) 2008-12-17

Family

ID=40095311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810086044.5A Pending CN101325400A (zh) 2007-06-11 2008-03-14 混频电路与正交混频电路

Country Status (3)

Country Link
US (1) US7521981B2 (zh)
CN (1) CN101325400A (zh)
TW (1) TW200849800A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109361361A (zh) * 2018-12-07 2019-02-19 中国电子科技集团公司第五十四研究所 一种超宽带高线性度上变频电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881681B2 (en) * 2006-08-28 2011-02-01 Mediatek Inc. Self-calibrating direct conversion transmitter with converting/steering device
TWI357746B (en) * 2008-04-25 2012-02-01 Univ Nat Taiwan Signal modulation device and signal amplifier
KR101077228B1 (ko) * 2009-09-17 2011-10-27 (주)에프씨아이 믹서회로
US9154080B2 (en) 2012-09-25 2015-10-06 Airoha Technology Corp. Mixer with calibration circuit and calibration method thereof
EP3113359B1 (en) * 2013-11-28 2019-01-02 ams AG Amplifier arrangement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801761B2 (en) 2002-02-15 2004-10-05 Broadcom Corp. Programmable mixer and radio applications thereof
GB2400992B (en) * 2003-04-22 2006-04-12 Zarlink Semiconductor Ltd Mixer circuit offset compensation
US7660563B2 (en) * 2005-09-26 2010-02-09 Cypress Semiconductor Corporation Apparatus and method for calibrating mixer offset

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109361361A (zh) * 2018-12-07 2019-02-19 中国电子科技集团公司第五十四研究所 一种超宽带高线性度上变频电路
CN109361361B (zh) * 2018-12-07 2023-12-22 中国电子科技集团公司第五十四研究所 一种超宽带高线性度上变频电路

Also Published As

Publication number Publication date
US7521981B2 (en) 2009-04-21
US20080303579A1 (en) 2008-12-11
TW200849800A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN101331678B (zh) 切换电路、调制器、解调器、以及混频单元及其操作方法
KR101118925B1 (ko) 적응적－바이어스된 혼합기
US8280333B2 (en) Harmonic rejection mixer unit and method for performing a harmonic rejection mixing
CN101325400A (zh) 混频电路与正交混频电路
US20090270062A1 (en) Passive Miser and Four-Phase Clocking Method and Apparatus
Al-Rubaye et al. ${W} $-Band Direct-Modulation> 20-Gb/s Transmit and Receive Building Blocks in 32-nm SOI CMOS
US9941911B2 (en) Mixing stage, modulator circuit and a current control circuit
US8055233B2 (en) High linearity passive mixer and method thereof
EP3493399A1 (en) Reflective signal modulator
US7839231B1 (en) Low power I/Q modulator
CN116318074B (zh) 25%占空比混合器的二阶非线性校正电路
Shen et al. A 1–3 GHz I/Q interleaved direct-digital RF modulator as a driver for a common-gate PA in 40 nm CMOS
US20140070866A1 (en) Mixer and associated signal circuit
Upadhyaya et al. A 5.6-GHz CMOS doubly balanced sub-harmonic mixer for direct conversion-zero IF receiver
US7542739B2 (en) Up converter mixer linearization improvement
US20230223971A1 (en) Radio-frequency modulator apparatus
CN114640312A (zh) 一种基于移相网络的多模自混频倍频器电路
CN111404489B (zh) 混频器偏压电路
US20100056095A1 (en) Dynamic current injection mixer/modulator
WO2014035342A1 (en) Harmonic frequency conversion circuit
WO2009059831A2 (en) Mixing apparatus
Al-Rubaye Ultra-Wideband mm-Wave I/Q CMOS Transmitters for High-Order QAM Waveforms
JP2007067992A (ja) 振幅偏移変調器
JP2009182860A (ja) 乗算回路及び通信装置
Park et al. A 60-㏈ Image Rejection Single-Side Band Transmitter in InGaP/GaAs HBT Technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081217