CN101304314B - 对数据进行加密和解密的方法和使用该方法的总线系统 - Google Patents

Abstract

提供对数据进行加密和解密的方法以及使用该方法的总线系统。对数据进行加密的方法包括：用从预定的密钥生成的密钥流对将通过总线发送的数据执行操作，以对数据进行加密；通过总线将加密的数据发送到预定的模块；将当通过总线发送加密的数据时为逻辑高的同步信号发送到预定的模块。因此，提高加密速度并且加密可简单地得到实现，从而从总线接收的数据的安全可得到改善。

Description

对数据进行加密和解密的方法和使用该方法的总线系统

本申请要求于2007年5月8日提交到韩国知识产权局的第10-2007-0044699号韩国专利申请的优先权，其公开完整地包含于此，以资参考。

                         技术领域

根据本发明的方法和总线系统涉及对数据进行加密和解密。

                         背景技术

根据操作密钥的方法，加密系统可分为公共密钥加密系统和私人密钥加密系统。在公共密钥加密系统中，所有用户都具有可为公众得到的公共密钥和他们自己的私人密钥或秘密密钥。公共密钥用于对文件和私人密钥进行加密，私人密钥用于当个人存储文件时对加密的文件进行解密。另一方面，在私人密钥加密系统中，同时执行加密和解密(解码)。私人密钥加密系统可分为分组密码系统和流密码系统。

分组密码系统将给定的纯文本分成具有固定长度(64比特或128比特)的块，以块为单位执行加密。流密码系统对由秘密密钥引起的密钥流和纯文本执行异或(XOR)操作，以生成加密文本，而不是将纯文本分成块。通常，流密码系统快于分组密码系统。

图1是现有技术的流密码系统的框图。

参照图1，流密码系统包括中央处理单元(CPU)11、缓存12、存储器控制器13、加密/解密单元14、操作单元15和外部存储器16。

首先，描述对从CPU 11发送到总线的数据进行加密的操作。当从CPU 11提出读/写数据的请求时，由于生成的数据是未加密的纯文本数据，需要对该数据进行加密以通过总线发送该数据。当CPU 11请求读/写数据时，加密/解密单元14检测该请求。这里，包括在加密/解密单元14中的密钥流生成单元141与时钟信号同步(即，从时钟信号的上升沿和/或下降沿)，并生成与数据的大小相应的密钥流。这里，举例来说，数据的大小可表示为字数，其中，通过字节或输入数据计算行、字、字母数。在操作单元15，分别对彼此同步的密钥流和数据进行XOR操作，从而以字节为单位一对一映射，以对数据进行加密。因此，可通过总线将加密的数据发送到外部。

其次，将描述对已被加密并通过总线被发送的数据进行解密以便使CPU

11识别该数据的操作。从外部存储器16通过总线发送的加密的数据通过存储器控制器13和缓存12被发送到CPU 11。然而，CPU 11不能识别加密的数据，因此需要解密处理。当从外部存储器16通过总线发送加密的数据时，加密/解密单元14检测该发送。这里，包括在加密/解密单元14中的密钥流生成单元141与时钟信号同步，并生成密钥流。在操作单元15，分别对彼此同步的密钥流和加密的数据进行XOR操作，从而以字节为单位一对一映射，以对加密的数据进行解密。解密的数据被输入到CPU 11。

这里，包括CPU 11、缓存12、存储器控制器13、加密/解密单元14和操作单元15的区域可被称作受信任区域，除受信任区域外的所有模块，即，外部存储器16，可被称作非信任区域。在非信任区域中通过总线发送的数据可能通过开孔(tapping)被暴露给外部。这里，开孔表示通过总线发送的数据通过其他线被暴露给外部。由于片上系统(SoC)或单芯片的内部被称作受信任区域，因此数据可得到保护。然而，当不同模块附在一个板上时，由于通过板上的总线发送的数据可通过开孔被暴露，因此难以保护在不同模块之间传输的数据。

                         发明内容

本发明提供一种对数据进行加密的方法，通过该方法，可将数据安全地发送到由总线连接的多个不同的模块的每一个。

本发明还提供一种对数据进行解密的方法，通过该方法，可将数据安全地发送到由总线连接的多个不同的模块的每一个。

本发明还提供一种总线系统，通过该系统，可将数据安全地发送到由总线连接的多个不同的模块的每一个，并且减少发送加密或解密的数据时性能的下降。

根据本发明一方面，提供一种对数据进行加密的方法，包括：(a)用从预定的密钥生成的密钥流对将通过总线发送的数据执行操作，以对数据进行加密；(b)通过总线将加密的数据发送到预定的模块；(c)当通过总线发送加密的数据时，将同步信号发送到预定的模块。

对数据进行加密的方法还可包括：对数据和密钥流执行异或(XOR)操作，以对数据进行加密。

对数据进行加密的方法还可包括：基于包括预定的密钥和附加信息的种子生成密钥流，其中，在接收加密的数据的模块中对加密的数据进行解密期间，共同应用种子。

对数据进行加密的方法还可包括：生成密钥流以与总线的时钟信号同步。

对数据进行加密的方法还可包括：使同步信号与总线的时钟信号同步。

对数据进行加密的方法还可包括：向至少两个预定的模块广播同步信号。

对数据进行加密的方法还可包括：通过所述至少两个预定的模块的多条专用线的每一条发送同步信号。

对数据进行加密的方法还可包括通过总线的控制器的控制将同步信号发送到总线。

对数据进行加密的方法还可包括：将同步信号发送到多组的至少一组，其中，所述多组包括至少两个预定的模块。

根据本发明另一方面，提供一种其上记录有执行对数据进行加密的方法的计算机程序的计算机可读记录介质，所述方法包括：(a)用从预定的密钥生成的密钥流对将通过总线发送的数据执行操作，以对数据进行加密；(b)通过总线将加密的数据发送到预定的模块；(c)当通过总线发送加密的数据时，将同步信号发送到预定的模块。

根据本发明另一方面，提供一种对数据进行解密的方法，包括：(a)通过总线从预定的模块接收加密的数据；(b)接收同步信号，其中，当通过总线发送加密的数据时该同步信号为逻辑高；(c)当同步信号是逻辑高时，用从预定的密钥生成的密钥流对加密的数据执行操作。

对数据进行解密的方法还可包括：使同步信号与总线的时钟信号同步。

对数据进行解密的方法还可包括：对加密的数据和密钥流执行异或(XOR)操作，以对加密的数据进行解密。

根据本发明另一方面，提供一种其上记录有执行对数据进行解密的方法的计算机程序的计算机可读记录介质，所述方法包括：(a)通过总线从预定的模块接收加密的数据；(b)接收同步信号，其中，当通过总线发送加密的数据时该同步信号为逻辑高；(c)当同步信号是逻辑高时，用从预定的密钥生成的密钥流对加密的数据执行操作。

根据本发明另一方面，提供一种包括至少两个连接到总线的模块的总线系统，其中，每个模块包括模块核心和用于对模块核心与总线进行接口连接的包裹器(wrapper)，包裹器对从模块核心生成的第一数据信号进行加密，以通过总线发送第一加密的数据信号，并且当通过总线发送所述第一加密的数据信号时，输出逻辑高的第一同步信号；此外，当第二数据信号通过总线被发送时，包裹器根据逻辑高的第二同步信号对从总线接收的第二数据信号进行解密，并将解密的第二数据信号提供给模块核心。

包裹器可包括：流密码发送器，当从模块核心生成第一数据信号时，从预定的密钥生成密钥流；流密码接收器，当从总线接收第二数据信号时，根据第二同步信号生成密钥流。

可从包括预定的密钥和附加信息的种子生成密钥流，并且所述种子可被共同应用于每一个模块。

包裹器还可包括：第一操作单元，对密钥流和第一数据信号执行异或(XOR)操作，以生成第一加密的数据信号；第二操作单元，对密钥流和第二数据信号执行XOR操作，以生成解密的第二数据信号。

所述系统还可包括通过所述模块的多条专用线的每一条发送的第一同步信号和第二同步信号。

                         附图说明

通过参照附图对本发明示例性实施例进行详细描述，本发明的上述和其他方面将会更清楚，其中：

图1是现有技术的流密码系统的框图；

图2是根据本发明示例性实施例的以1:1配置的总线系统的框图；

图3是详细示出根据本发明示例性实施例的在总线系统中的数据传输操作的框图；

图4是示意地示出根据本发明示例性实施例的包括在总线系统中的包裹器(wrapper)的框图；

图5是根据本发明示例性实施例的以N:N配置的总线系统的框图；

图6是详细示出根据本发明示例性实施例的在总线系统中对数据进行加密和解密的方法的框图；

图7是示出根据本发明示例性实施例的对数据进行加密的方法的流程图；

图8是示出根据本发明示例性实施例的对数据进行解密的方法的流程图。

                        具体实施方式

下面将参照附图更全面地描述示例性实施例，附图中示出了示例性实施例。然而，本发明可以以多种不同的形式来实施，而不应理解为限于这里阐述的示例性实施例；相反，提供这些实施例以使本公开是彻底的和完全的，并将本发明的构思充分地传达给本领域技术人员。在附图中，相同的标号表示相同的部件，为了清晰起见，放大了层和区域的大小和厚度。此外，这里使用的术语是根据本发明的功能定义的。因此，术语可根据用户或操作员和用法而有所不同。也就是说，必须基于这里的描述来理解这里使用的术语。

图2是根据本发明实施例的以1:1配置的总线系统的框图。

参照图2，根据本发明示例性实施例的以1:1配置的总线系统包括：第一模块核心21、第一包裹器22、第二模块核心23、第二包裹器24和总线25。第一模块核心21和第二模块核心23独立地均可以是中央处理单元(CPU)、外围元件互连(PCI)和通用异步接收器/发送器(UART)中的一个。

第一包裹器22根据总线25的传输规格对第一模块核心21的输出信号进行转换，并监视从总线25接收的控制信号和数据信号，从而对第一模块核心21与总线25进行接口连接。此外，第一包裹器22包括第一流密码发送器(TxSc)221和第一流密码接收器(Rx Sc)222。

第二包裹器24根据总线25的传输规格对第二模块核心23的输出信号进行转换，并监视从总线25接收的控制信号和数据信号，从而对第二模块核心23与总线25进行接口连接。此外，第二包裹器24包括第二流密码接收器(RxSc)241和第二流密码发送器(Tx Sc)242。

第一流密码发送器221和第二流密码发送器242对将经由总线25发送的数据进行加密。更具体地说，第一流密码发送器221和第二流密码发送器242从包括预定密钥和附加信息(例如，初始化向量)的种子(seed)生成密钥流，并对生成的密钥流和将经由总线25发送的数据执行操作，从而对数据进行加密。例如，第一流密码发送器221和第二流密码发送器242可对生成的密钥流和将经由总线25发送的数据执行XOR操作，从而对数据进行加密。

第一流密码接收器222和第二流密码接收器241对从总线25接收的加密的数据进行解密。更具体地说，第一流密码接收器222和第二流密码接收器241从包括预定密钥和附加信息的种子生成密钥流，并对生成的密钥流和从总线25接收的加密的数据执行操作，从而对数据进行解密。例如，第一流密码接收器222和第二流密码接收器241可对生成的密钥流和从总线25接收的加密的数据执行XOR操作，从而对数据进行解密。

在这种情况下，第一流密码发送器221和第二流密码发送器242以及第一流密码接收器222和第二流密码接收器241可具有共同的种子。更具体地说，当开启电源时，可将相同的种子提供给第一流密码发送器221、第一流密码接收器222、第二流密码接收器241和第二流密码发送器242。因此，第一流密码发送器221、第一流密码接收器222、第二流密码接收器241和第二流密码发送器242可生成相同的密钥流。然而，第一流密码发送器221和第二流密码接收器241对以及第一流密码接收器222和第二流密码发送器242对中的每一对的同步信号使用的密钥流的顺序可被改变。将参照图3对同步信号进行描述。

第一流密码发送器221、第一流密码接收器222、第二流密码接收器241和第二流密码发送器242中的每一个均可使用Route Coloniale 4(RC4)。RC4是流形式的加密算法，其通过字节操作改变密钥的长度，并支持非常快速的加密速度(与分组加密算法相比)。然而，这只是本发明的一个示例性实施例，第一流密码发送器221、第一流密码接收器222、第二流密码接收器241和第二流密码发送器242可使用其他算法，这对本领域普通技术人员来说是显而易见的。

图3是详细示出根据本发明示例性实施例的在总线系统中的数据传输操作的框图。

参照图3，根据本发明示例性实施例的以1:1配置的总线系统包括：第一模块包裹器31、第二模块包裹器32和总线33。第一模块包裹器31包括流密码发送器(Tx Sc)311，第二模块包裹器32包括流密码接收器(Rx Sc)321。

当输入数据时，第一模块包裹器31在流密码发送器311中将数据加密成加密的数据E_DATA，并通过总线33将加密的数据E_DATA发送到第二模块包裹器32。当加密的数据E_DATA被第二模块包裹器32接收时，第二模块包裹器32在流密码接收器321中对加密的数据E_DATA进行解密，并将解密的数据提供给连接到第二模块包裹器32的模块(未示出)。

在这种情况下，当通过总线33发送加密的数据E_DATA时，第一模块包裹器31生成与总线33的时钟信号(未显示)同步的同步信号。根据加密的数据E_DATA，在逻辑高和逻辑低之间切换同步信号。例如，只有当加密的数据E_DATA被提供给总线时，同步信号可切换为逻辑“高”，当加密的数据E_DATA未被提供给总线时，同步信号可切换为逻辑“低”。

从第一模块包裹器31生成的同步信号被提供给包括在第二模块包裹器32中的流密码接收器321。在本发明示例性实施例中，同步信号可通过专用线被提供给第二模块包裹器32。由于通过总线33发送的信号应当符合总线规格，因此通过单独的专用线(未显示)而不是总线33发送同步信号，因此不需要改变总线的规格，从而改善了兼容性。在本发明另一示例性实施例中，同步信号可由总线控制器控制以通过总线33被发送。此外，在本发明另一示例性实施例中，通过使用总线33的控制信号，第一模块包裹器31可与第二模块包裹器32同步，而不是生成同步信号。然而，在这种情况下，在这样的配置中实施可能是复杂的。

包括在第二模块包裹器32中的流密码接收器321同时从总线33接收加密的数据E_DATA和从第一模块包裹器31生成的同步信号。流密码接收器321根据该同步信号生成密钥流，并对加密的数据E_DATA和密钥流执行操作，从而对数据进行解密。

图4是示意地示出根据本发明示例性实施例的包括在总线系统中的包裹器的示例的框图。

参照图4，包裹器40包括流密码发送器(Tx Sc)41和流密码接收器(RxSc)42。流密码发送器(Tx Sc)41将第一数据信号加密成第一加密的数据信号E_DATA1，并将第一加密的数据信号E_DATA1提供给总线。流密码接收器42对从总线接收的第二加密的数据信号E_DATA2进行解密。

包裹器40通过单独的专用线(而不是总线)将根据第一加密的数据信号E_DATA1在逻辑高和逻辑低之间切换的第一同步信号发送到另一模块。此外，包裹器40通过单独的专用线(而不是总线)从另一模块接收根据第二加密的数据信号E_DATA2在逻辑高和逻辑低之间切换的第二同步信号。换句话说，包裹器40可具有除总线之外的两条独立的专用线。当多个不同模块的每一个以1:1的配置连接时，包裹器40可具有两条专用线，当每一个不同的模块以1:N的配置连接时，包裹器40可具有2N条专用线。这里，N是大于1的自然数。

图5是根据本发明示例性实施例的以N:N配置的总线系统的框图。

参照图5，根据本发明示例性实施例的以N:N配置的总线系统包括：CPU51、PCI 53、UART 55和总线59。此外，以N:N配置的总线系统还可包括其他模块57。这里，CPU 51、PCI 53和UART 55只是连接到总线59的模块的示例，并且可以是其他模块或将来开发的任何模块。

CPU 51是计算机系统的核心装置，控制诸如解释指令、操作数据和比较的处理，并还包括CPU包裹器52以与总线59进行接口连接。CPU包裹器52可包括第一流密码发送器521和第一流密码接收器522。

PCI 53是插入扩展插槽中的装置中的互连系统，所述扩充插槽被布置在靠近微处理器的地方以进行高速操作，PCI 53还包括PCI包裹器54以与总线59进行接口连接。PCI包裹器54可包括第二流密码发送器541和第二流密码接收器542。

UART 55是处理计算机的异步串行通信的模块，它通常采取微芯片的形式，并还包括UART包裹器56以与总线59进行接口连接。UART包裹器56还可包括第三流密码发送器561和第三流密码接收器562。

其他模块57可以是将来开发的模块，并还包括包裹器58以与总线59进行接口连接。包裹器58可包括第四流密码发送器581和第四流密码接收器582。

由于图5的总线系统包括四个模块，因此N是4，图5的总线系统是以4:4配置。这里，当独立地对流密码发送器和流密码接收器的每一个进行操作时，总线系统的模块可以是4×3对(即，N×(N-1))，需要2×4×3(即，2×N×(N-1))个流密码发送器/接收器，因此总线系统的配置可能是复杂的。

然而，在本发明示例性实施例中，流密码发送器/接收器共享共同的种子，因而可只用2×4(即，2×N)个流密码发送器/接收器执行加密和解密。如上所述，由于这里的种子包括预定的密钥和附加信息(例如，初始化向量IV)，所以流密码发送器/接收器基于该种子生成密钥流。也就是说，第一至第四流密码发送器521、541、561和581以及第一至第四流密码接收器522、542、562和582共享共同的种子，因此，可通过只使用8个单元简单地实现以N:N配置的总线系统。

在这种情况下，一个模块可向所有模块广播同步信号。例如，CPU包裹器52可广播同步信号以使该同步信号被发送到PCI包裹器54、UART包裹器56和包裹器58。然而，这只是本发明的一个例子，多个模块可分为至少两组，同步信号可被发送到所述至少两组中的至少一组。例如，由于PCI 53和UART 55被称为第一组，其他模块被称为第二组，因此CPU包裹器52可只将同步信号发送到PCI包裹器54和包括在第一组中的UART包裹器56。

在本发明示例性实施例中，同步信号可以是1比特信号。由于图5的总线系统包括4个模块，因此存在2×4(即，2×N)个流密码发送器和接收器；然而，需要4×3(即，N×(N-1))个同步信号。因此，通常生成4×3(即，N×(N-1))比特的开销(overhead)比特。

图6是详细示出根据本发明示例性实施例的在总线系统中对数据进行加密和解密的方法的框图。

参照图6，根据本发明示例性实施例的总线系统包括模块核心61和包裹器62。包裹器62包括流密码发送器(Tx Sc)621和流密码接收器(Rx Sc)622。此外，包裹器62还可包括第一操作单元623和第二操作单元634。

模块核心61可以是诸如CPU或PCI的任何模块。模块核心61可请求读/写数据，并且被请求读/写的数据是没有加密的纯文本数据PD。从模块核心61生成的数据应当通过总线被发送到目标模块；然而，该数据可从总线被暴露给外部。因此，纯文本数据PD被加密为密文数据CD以通过总线发送。

以下，将通过将包裹器62的操作分成加密操作和解密操作来对该操作进行描述。

首先，在加密期间，包裹器62检测从模块核心61输入的纯文本数据PD1，包括在包裹器62中的流密码发送器621生成将与总线的时钟信号同步的密钥流。如上所述，流密码发送器621从包括预定的密钥和附加信息的种子生成密钥流。这里，生成的密钥流可以是随机数，并可以以不同的方式被改变。

包括在包裹器62中的第一操作单元623对生成的密钥流和纯文本数据PD1执行操作以生成加密的数据，即，密文数据CD1。这里，在本发明示例性实施例中，第一操作单元623可对生成的密钥流和纯文本数据PD1执行操作以生成密文数据CD1。

包裹器62在通过总线发送密文数据CD1的同时生成同步信号，当通过总线发送密文数据CD1时，该同步信号是逻辑“高”。换句话说，同步信号根据该密文数据CD1在逻辑高和逻辑低之间切换，并且应当与总线的时钟信号同步。这里，当总线中的数据帧由于延迟而在帧的中间被截断时，同步信号被切换到逻辑“低”，当数据再次被发送时，同步信号也被切换到逻辑“高”。因此，可生成与由目标模块的流密码接收器接收的密文数据CD1精确同步的密钥流。在另一示例性实施例中，包裹器62可将同步信号发送到其他模块。在这种情况下，包裹器62可广播同步信号或将模块分成多组以将同步信号发送到一些组。

其次，在解密期间，包裹器62检测从总线接收的加密的数据，即，密文数据CD2。此外，包括在包裹器62中的流密码接收器622接收同步信号，并根据该同步信号生成密钥流。在这种情况下，作为生成密钥流的基础的种子与流密码发送器621和其他模块的流密码发送器/接收器的种子相同。同步信号由生成密文数据CD2的模块提供，并根据该密文数据CD2在逻辑高和逻辑低之间切换。在本发明另一示例性实施例中，包裹器62可从其他模块接收该同步信号。

包括在包裹器62中的流密码接收器622对生成的密钥流和密文数据CD2执行操作，并生成解密的密文数据CD2(即，纯文本数据)作为结果。这里，在本发明示例性实施例中，流密码接收器622可对生成的密钥流和密文数据CD2执行XOR操作，并生成纯文本数据PD2。

图7是示出根据本发明示例性实施例的对数据进行加密的方法的流程图。

参照图7，根据本发明示例性实施例的对数据进行加密的方法包括在图6的总线系统中执行的时间序列操作。因此，即使下面省略了任何描述，对图6的总线系统的描述也可适用于根据图7所示的本发明示例性实施例的加密方法。

参照图7，在操作71，当在发送数据的模块中生成数据时，连接到该模块的包裹器用从预定的密钥生成的密钥流对将通过总线发送的数据执行操作，从而对数据进行加密。在本发明示例性实施例中，可对将通过总线发送的数据和密钥流执行XOR操作，以对数据进行加密。这里，基于包括预定的密钥和附加信息的种子生成密钥流，该密钥流可与总线的时钟信号同步。这里，附加信息可表示为初始化向量。

在操作72，包裹器通过总线将加密的数据发送到预定的模块。在本发明示例性实施例中，可存在至少两个预定模块。

在操作73，当通过总线发送加密的数据时，逻辑高的同步信号被发送到预定的模块。这里，同步信号可与总线的时钟信号同步。在本发明示例性实施例中，可存在至少两个预定模块，并且同步信号可被广播。这里，可通过至少两个模块的各条专用线发送同步信号，或可通过总线的控制器的控制来发送同步信号。在本发明另一示例性实施例中，可存在至少两个预定模块，该至少两个预定模块可被分成多组，并且同步信号可被发送到至少一组。

图8是示出根据本发明示例性实施例的对数据进行解密的方法的流程图。

参照图8，根据本发明示例性实施例的对数据进行解密的方法包括在图6的总线系统中执行的时间序列操作。因此，即使下面省略了任何描述，对图6的总线系统的描述也可适用于根据图8所示的本发明当前示例性实施例的解密方法。

参照图8，在操作81，连接到接收数据的模块的包裹器通过总线从预定的模块接收加密的数据。

在操作82，当通过总线发送加密的数据时，包裹器接收逻辑高的同步信号。这里，同步信号可以与总线的时钟信号同步。

在操作83，当同步信号是逻辑高时，包裹器用从预定的密钥生成的密钥流对加密的数据执行操作，从而对数据进行解密。在本发明的实施例中，可对密钥流和加密的数据执行XOR操作，以对加密的数据进行解密。

本发明不限于上文所述的示例性实施例，本领域普通技术人员可进行适当修改。

本发明也可实现为计算机可读记录介质上的计算机可读代码。所述计算机可读记录介质为任何可存储其后能由计算机系统读取的数据的数据存储装置。所述计算机可读记录介质的例子包括：只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、硬盘、软盘、闪存、光学数据存储装置、和载波(如通过互联网的数据传输)。所述计算机可读记录介质也可分布于联网的计算机系统上，以便所述计算机可读代码以分布方式被存储并被执行。

根据本发明，用从预定的密钥生成的密钥流对将通过总线发送的数据执行操作，以对数据进行加密，并且通过总线将加密的数据发送到预定的模块。此外，同步信号被提供给预定的模块，以参考同步信号对数据进行解密，其中，当通过总线发送加密的数据时该同步信号为逻辑高。因此，通过总线发送的数据的安全可得到改善。

此外，根据本发明，当电源开启时，同步信号被广播并且共同的种子被共享，因此可减少流密码发送器/接收器的数量，从而实现简单的总线系统。此外，即使当新的模块附到受信任区域的外部时，可保持安全性，因此总线可容易地扩展系统。因此，当至少一个单独的模块安装在芯片的外部时，当各种模块安装在板上时，当专用线被使用时，以及当在开放的总线系统时，根据本发明的对数据进行加密和解密的方法可被有效使用。

尽管参照本发明示例性实施例具体表示和描述了本发明，但本领域的普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (16)

1.一种对数据进行加密的方法，所述方法包括：

(a)用从预定的密钥生成的密钥流对将通过总线发送的数据执行操作，以对数据进行加密；

(b)通过总线将加密的数据发送到预定的模块；

(c)当通过总线将加密的数据发送到预定的模块时，发送切换为逻辑高的同步信号，

其中，在步骤(c)，向至少两个预定的模块广播同步信号。

2.如权利要求1所述的方法，其中，对数据和密钥流执行异或操作，以对数据进行加密。

3.如权利要求2所述的方法，其中，基于包括预定的密钥和附加信息的种子生成密钥流，其中，在接收加密的数据的模块中对加密的数据进行解密期间，共同应用种子。

4.如权利要求2所述的方法，其中，生成密钥流以与总线的时钟信号同步。

5.如权利要求1所述的方法，其中，同步信号与总线的时钟信号同步。

6.如权利要求1所述的方法，其中，在步骤(c)，通过所述至少两个预定的模块的多条专用线的每一条发送同步信号。

7.如权利要求1所述的方法，其中，在步骤(c)，通过总线的控制器将同步信号发送到总线。

8.如权利要求5所述的方法，其中，所述至少两个预定的模块被分成多组，同步信号被发送到至少一组。

9.一种对数据进行解密的方法，包括：

(a)通过总线从加密模块接收加密的数据；

(b)接收当通过总线发送加密的数据时为逻辑高的同步信号；

(c)当同步信号是逻辑高时，用从预定的密钥生成的密钥流对加密的数据执行操作，

其中，在步骤(b)，同步信号被加密模块广播到至少两个预定的模块。

10.如权利要求9所述的方法，其中，同步信号与总线的时钟信号同步。

11.如权利要求9所述的方法，其中，在步骤(c)，对加密的数据和密钥流执行异或操作，以对加密的数据进行解密。

12.一种包括至少两个连接到总线的模块的总线系统，其中，每个模块包括模块核心和用于对模块核心与总线进行接口连接的包裹器，其中：

包裹器对从模块核心生成的第一数据信号进行加密，以通过总线发送第一加密的数据信号，并且当通过总线发送所述第一加密的数据信号时，输出切换为逻辑高的第一同步信号；

当第二数据信号通过总线被发送时，包裹器根据切换为逻辑高的第二同步信号对从总线接收的第二数据信号进行解密，并将解密的第二数据信号提供给模块核心，

其中，第一同步信号被广播到至少两个需要对第一加密的数据信号进行解密的模块，第二同步信号被广播到至少两个需要对第二数据信号进行解密的模块。

13.如权利要求12所述的系统，其中，包裹器包括：

流密码发送器，当从模块核心生成第一数据信号时，从预定的密钥生成密钥流；

流密码接收器，当从总线接收第二数据信号时，根据第二同步信号生成密钥流。

14.如权利要求13所述的系统，其中，从包括预定的密钥和附加信息的种子生成密钥流，所述种子共同应用于每一个模块。

15.如权利要求13所述的系统，其中，包裹器还包括：

第一操作单元，对密钥流和第一数据信号执行异或操作，以生成第一加密的数据信号；

第二操作单元，对密钥流和第二数据信号执行异或操作，以生成解密的第二数据信号。

16.如权利要求12所述的系统，其中，通过所述至少两个模块的多条专用线的每一条发送第一同步信号和第二同步信号。

Images