CN101294996B - 一种测量电路 - Google Patents

Abstract

本发明涉及一种测量电路，输入端连接模拟信号，还包括与输入端连接的模数转换器(13)以及与所述模数转换器(13)连接的包括输出端的幅度比和相位差计算单元。这种测量电路数字化后算法处理方式，从而能够同时进行鉴相和幅度测量，同时避免模拟信号调理和测量中引入的额外误差，也使外界环境变化对测量结果的影响降到最小，进一步采用自动增益电路设计，电路由DSP直接控制，通过大量实验确定增益系数、控制方式与稳定时间，提高了数据稳定性。

Description

一种测量电路 

技术领域

本发明涉及信号测试，具体涉及一种测量电路。 

背景技术

两路同频正弦信号之间的差异可以用幅度比和相位差来描述。在精细评估系统中，对幅度比和相位差测量的精度要求是很高的，可能高达幅度比千分之一的相对误差和相位差0.1度的误差。而目前，常规的检测信号幅度比/相位差都包括各自不同的模拟信号处理方式，因而难于合并在一起，从而导致鉴相和幅度测量无法同时进行，一般分别为各自独立装置。 

发明内容

本发明需要解决的技术问题是如何提供一种测量电路，能够同时进行鉴相和幅度测量。 

本发明的上述技术问题这样解决，提供一种测量电路，输入端连接模拟信号，还包括与输入端连接的模数转换器ADC以及与所述模数转换器连接的幅度比和相位差计算单元，通过全数字化处理，使得鉴相和幅度测量可以同时进行，二者合二为一。 

按照本发明提供的测量电路，该测量电路包括但不限制于以下形式： 

(一)不共用，如：所述输入端为二个，通过各自的模数转换器连接所述幅度比和相位差计算单元。 

(二)共用，如：所述输入端为四个，通过时分选通的四选二开关分二路经各自模数转换器连接时分复用的所述幅度比和相位差计算单元。 

按照本发明提供的测量电路，该测量电路还包括位于所述幅度比和相位差计算单元和模数转换器ADC之间的数据缓冲器，用于处理数据同步问题。 

按照本发明提供的测量电路，该测量电路还包括位于所述输入端和模数转换器之间的程控放大单元，所述幅度比和相位差计算单元控制连接所述程控放大单元，用于使输入信号幅度更好地适应测量范围 

按照本发明提供的测量电路，所述幅度比和相位差计算单元包括数字信号处理芯片DSP，所述数据缓冲器采用现场可编程逻辑阵列FPGA，所述数字信号处理芯片经所述现场可编程逻辑阵列控制连接所述程控放大单元。 

按照本发明提供的测量电路，所述程控放大单元包括运放及其通过多选一开关连接的若干反馈电阻。 

按照本发明提供的测量电路，所述数字信号处理芯片经所述现场可编程逻辑阵列控制连接所述多选一开关。 

按照本发明提供的测量电路，所述多选一包括但不限制于四选一、八选 

按照本发明提供的测量电路，所述数字信号处理芯片还连接外部存储器，可选用静态存储器芯片SRAM，所述数字信号处理芯片包括多通道缓冲串行口McBSP。 

本发明提供的一种测量电路，较现有技术具有以下优势：1、采用数字化后算法处理方式，避免模拟信号调理和测量中引入的额外误差，同时也使外界环境变化对测量结果的影响降到最小；2、模数转换前采用自动增益电路设计，电路由DSP直接控制，通过大量实验确定增益系数、控制方式与稳定时间，提高了数据稳定性；进一步：3、采用高速DSP执行改进型相关算法，不但保证计算精度，同时弥补了相关算法不能显示负数的缺陷；4、采用了多次测量取平均值的方式，在一个测量周期内，推算测量次数与测量结果精度的关系，再结合电路设计的需求，合理优化地选择测量次数。 

附图说明

下面结合附图和具体实施例进一步对本发明进行详细说明。 

图1是本发明电磁波测井幅相测量电路结构示意图。 

图2是图1所示幅相测量电路中程控放大单元电路原理图。 

具体实施方式

如图1所示，为本发明优选实施例：一种电磁波测井仪幅相测量电路，该测量电路主要由程控放大电路12，模数转换器13(ADC)、现场可编程逻辑阵列14(FPGA)以及DSP电路四部分构成，DSP电路包括数字信号处理芯片15和静态存储器芯片16(SRAM)。 

该电路对4个通道输入信号进行处理，通过四选二开关11(ADG1409)对4通道信号进行选通，当处于一个测井周期的前半周期时，选通信号将通道1及通道2信号选通进入后级进行处理，计算这两个通道的幅度比及相位差，当处于一个测井周期的后半个周期时，选通信号将通道3和通道4的信号选通，对通道3和通道4的信号之间的幅度比及相位差进行计算。 

为了使经选通后的信号能够更好的进行模数AD转换，适合AD转换的范围，需要在信号被选通后添加一级放大电路，由于每次进入测量电路的信号幅度有一定差异，所以放大电路并未采用固定的放大倍数，而是采用了程控放大。 

如图2所示，该程控放大电路通过一个八选一开关22对运放21的反馈电阻23进行选择来对放大倍数进行控制，而八选一开关22的选择是由FPGA进行控制。在每对信号的前两个周期测量后，会根据测量的结果对放大倍数进行调整，使余下的测量周期的信号幅度更好的适应测量范围。 

另一方面，经过放大后的信号进入AD转换器进行AD转换，A/D转换器选用ADI公司的14位flash型ADC：AD9240AS。该芯片采用高速度的CMOS处理技术和新颖的结构以便兼顾高分辨率与高速度的性能，该芯片是一个完整的单片ADC电路，片内有高性能、低噪声的取样保持放大器和一个可编程的基准电压源。对于2K经放大后的中频信号，设计中采用了4M的采样时钟，每个周期采样2000点，由于对两路信号相位差进行测量，所以采用同一时钟对两路信号同时进行采样。 

同时，由于DSP对数据读取速度较快，而AD采样与之难以同步，为了解决这个问题，达到控制方便以及避免数据丢失的目的，所以将AD采样后数据存储进FPGA，在FPGA内部设计了两个FIFO作为ADC和DSP之间的 接口。由于读FIFO和写FIFO的速度是不一样的，所以采用双时钟的异步FIFO。 

在实际设计中FPGA芯片选用了ACTEL公司的APA600PQ208M。该FPGA具有21504个逻辑单元，高达126kbit的片内存储单元及158个用户可配置I/O，并提高了系统内可编程性，系统速度高达100MHz，可以满足设计中的需求。 

FPGA除了产生FIFO外，还要负责A/D转换后的数字信号到DSP以及部分通道及程控放大器的逻辑控制。这样使DSP可以专注于信号的处理工作，充分发挥其高速数据处理的能力，以满足测量要求。 

DSP芯片我们采用了TI公司的16位定点DSP：TMS320F2812，该芯片具有高度的操作灵活性和很高的运行速度，具有专用硬件逻辑的CPU，片内128K×16bit的FLASH存储器，片内外设，以及一个高效率的指令集，使芯片性能大大提高。 

DSP在测量电路中主要负责对AD采样到的两路正弦信号进行处理，计算出相差及幅度比，同时根据测得的信号幅度值，调整程控放大器的增益，使下一个测量周期信号幅度更好地适合AD采样。DSP具体可采用信号自相关与互相关算法进行计算，也可以采用本发明申请人提出的中国发明专利申请“一种幅相测量方法”中的算法。 

Claims (7)

1.一种测量电路，输入端连接模拟信号，其特征在于，还包括与输入端连接的模数转换器(13)、与所述模数转换器(13)连接的包括输出端的幅度比和相位差计算单元、位于所述幅度比和相位差计算单元和模数转换器(13)之间的数据缓冲器，以及位于所述输入端和模数转换器(13)之间的程控放大单元(12)，所述幅度比和相位差计算单元控制连接所述程控放大单元(12)，其中：所述数据缓冲器采用现场可编程逻辑阵列(14)，所述幅度比和相位差计算单元包括数字信号处理芯片(15)，所述数字信号处理芯片(15)经所述现场可编程逻辑阵列(14)控制连接所述程控放大单元(12)，在每对信号的前两个周期测量后，根据测量的结果对放大倍数进行调整，使余下的测量周期的信号幅度更好的适应测量范围。

2.根据权利要求1所述测量电路，其特征在于，所述输入端为二个，通过各自的模数转换器(13)连接所述幅度比和相位差计算单元。

3.根据权利要求1所述测量电路，其特征在于，所述输入端为四个，通过时分选通的四选二开关(11)分二路经各自模数转换器(13)连接时分复用的所述幅度比和相位差计算单元。

4.根据权利要求1所述测量电路，其特征在于，所述程控放大单元(12)包括运放(21)及其通过多选一开关连接的若干反馈电阻(23)。

5.根据权利要求4所述测量电路，其特征在于，所述数字信号处理芯片(15)经所述现场可编程逻辑阵列(14)控制连接所述多选一开关。

6.根据权利要求4所述测量电路，其特征在于，所述多选一开关是四选一开关或八选一开关(22)。

7.根据权利要求1所述测量电路，其特征在于，所述数字信号处理芯片(15)还连接外部存储器(16)。 

Images