CN1012930B - 交换信息的方法和接线器 - Google Patents
交换信息的方法和接线器Info
- Publication number
- CN1012930B CN1012930B CN87104185A CN87104185A CN1012930B CN 1012930 B CN1012930 B CN 1012930B CN 87104185 A CN87104185 A CN 87104185A CN 87104185 A CN87104185 A CN 87104185A CN 1012930 B CN1012930 B CN 1012930B
- Authority
- CN
- China
- Prior art keywords
- channel
- data
- crossover node
- electric wire
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
为经接线器建立连接,要交换的数据由含路由信息的头标作前导,此数据伴随有指示头标开始和该数据结束的辅助信息,连接的建立响应于该头标开始,连接的终止响应于该数据结束。该接线器是非饱和、无阻塞、全矩阵时间接线器,它应用路由信息以建立一个tdm帧中的连接,因而对任何型式(包括接线器控制信息)和任意持续时间的数据都能有效地处理。
Description
本发明涉及交换信息的方法和用来建立交换信息连接的接线器。
在刊登于1984年10月出版的IEEE通信杂志第22卷第10期(IEEE Communications Magazine,Vol.22,No.10)上的题名为“应用于国防通信系统的脉冲串交换技术”(“Application of burst-switching technology to the defense communications system”,作者为Joseph F.Haughney)公开了一种脉冲串交换技术,特别是在该文的第15页和17页公开了涉及交换时分多路复用信息的方法。在1985年1月16日出版的英国专利文献GB2142505A所公开的电话交换系统中,涉及到一种交换矩阵的构成。上述两篇文献构成了与本申请相关的先有技术。
众所周知,为了在终端设备,诸如电话和数字终端之间建立通信,要给经一个或多个接线器的信息选定路由,例如在tdm(时分多路复用)信道中就是如此。一般来说,每个接线器包括一个数据存储器,一个用来存储表示经过该数据存储器建立起来的连接地址的连接存储器,和连接控制装置;该装置用来控制连接存储器的内容并从而控制经该接线器来建立和切断连接。
使用这种连接装置,除了要给交换信息提供输入和输出数据总线外,还需提供连接控制总线,由于所需的相互连接量大,从而使接线器的布线复杂和使得接线器集成电路制造困难。此外,使用连接控制装置导致在建立连接或终止连接时出现明显的超前或滞后,由此,短暂消息的交换和接线器控制信息的交换按与数据相同的方法来处理是低效或不切实际的,此外还会使连接控制装置会变得过载或饱和,因而即使通过该接线器可得到这种连接的通路,但也不能建立起连接。
因此,存在一些与使用这种连接装置有关的明显的问题。与接线器有关的另一个问题是阻塞(block)的问题,在阻塞情况下,经输入
信道和输出信道之间的接线器不存在自由通路,该输出信道是空闲的,并将与输入信道相连接。众所周知,采用固有的无阻塞的单级时间接线器,可避免阻塞的问题;并采用单级时间接线器的一个阵列,即矩阵(每个这样的接线器构成一个交叉节点)以提供信道的时间和空间交换。但是,交叉节点矩阵的使用,使为连接控制装置提供互连的问题变得复杂。
因此,本发明的一个目的是提供一种改进的交换信息的方法,并为tdm输入与输出信道之间建立连接而提供一种改进的接线器。这就至少减少或消除了上述与已知的交换方法和接线器有关的某些问题。
根据本发明的一个方面,提供了一种交换信息的方法,该交换信息包括头标,要交换的数据和辅助信息三部分,其中头标含有一个接线器的路由信息;要交换的数据跟在该接线器的这个路由信息后面;辅助信息提供了头标开始和数据结束的指示。该方法由以下步骤组成:响应头标开始的指示并取决于路由信息,通过一个接线器建立连接;响应数据结束指示,终止连接。
这样,根据本发明,将被交换的信息本身含有在将被交换的数据之前的头标里的路由信息,因此,每个连接的路由信息包含在信息流本身中,所以,不需把连接控制总线和连接控制装置分开。为了识别出头标开始和数据结束标志以建立和终止连接,提供了上述辅助信息。按一种简单的形式,如下文将详细叙述那样,这种辅助信息可含有辅助的并行数据线上的一位(二进制数),它表示各信道是否在输送相对于已建立起连接或者将建立连接的数据(或头标),因此,在头标开始和跟随在头标后面的数据结束时,该位改变自己的状态。
最好通过接线器建立起来的连接仅用于传送跟随在对该接线器的路由信息后面的数据和辅助信息,使得该数据由含有对一组接线器中的每一个接线器的路由信息的复合头标作为先导,数据将通过这些接线器顺序地被交换,每个接线器的相对于该接线器路由信息的前端截住头标和辅助信
息,即相对于该接线器的路由信息,因而一系列中的每个接线器接收和使用它所需要的路由信息,并把下面的所有信息,不管是数据还是另一个头标信息都传递给下一个接线器(若有的话),这样,信息便能自身穿过网络中的一个或多个接线器直至达到所要求之目的地。
最好,通过接线器建立起的连接取决于路由信息,该路由信息出现在跟随于头标后面的欲交换的数据出现之前,故在对此接线器的路由信息之后的数据和辅助信息通过这个接线器进行交换,此接线器的延时小于路由信息结束和交换数据开始之间的延时。
这样,通过接线器很快建立起多个连接,从而使该数据基本上未被延迟。因此,这个方法能有效地处理非常短的消息而几乎没有什么延迟,因此,接线器控制信息和接线器之间的通讯能用数据传输的同样方式来处理。更具体地说,按本发明所说的方法,接线器的工作与交换信息的持续时间和内容无关。此外,快速处理路由信息以建立经过接线器的连接,避免了饱和或连接控制功能的过载。
另一方面,本发明提供了在tdm帧中多路复用信道交换信息的方法,每个信息的信息含有包括接线器路由信息的头标,跟在该路由信息后的要交换的数据、和提供了头标开始指示和数据结束指示的辅助信息。该方法对每个通道而言包括下列步骤:响应于头标开始的指示并取决于路由信息,对于数据和跟随在对该接线器的路由信息后面的辅助信息,建立起通过接线器的连接,该连接建立在路由信息结束的一帧内,因此,通过上述的连接经接线器交换的数据和辅助信息,由于接线器而产生了小于1帧的延迟;响应于数据结束的指示而终止这个连接。
最好,为了把每个信道的信息交换到接线器的一组输出端口中的任何一个中去,这个接线器包括一组交叉节点,每个节点与该接线器的相应输出端口相连以建立信道与那里的连接,而所说的路由信息含有一个欲建立连接的输出端口的输出端口号,该方法还包括确定每个交叉节
点是否通过它要建立连接的步骤,这响应于信道的头标开始指示和取决于上述的路由信息的输出端口号。
这使得输入信道能连到一组输出端口中的任一个上,对已识别的输出端口上的任何空闲输出信道或输出端口的一个设定输出信道,可以建立起这种连接。在后一种情况下,路由信息还包括一个信道号,在输出端口的一组tdm信道之中,这个信道是打算要建立联接的对象,该方法最好还包括在已确定要建立连接的交叉节点中,与取决于所说的路由信息中的信道号的输出端口的信道建立连接的步骤。信道号跟在连续的tdm帧中路由信息的输出端口号后面是合适的。
另一方面,本发明提供了一个开关,此接线器用来建立在n个输入端口上的输入tdm信道和m个输出端口上的输出tdm信道之间的连接,其中n和m是正整数,每个需要连接的输入信道中的信息包括含有对该接线器的路由信息的头标,处于该路由信号后的要交换的数据,和提供头标开始的指示和数据结束指示的辅助信息,该接线器包括交叉节点的m列和n行的一个矩阵,每个交叉节点耦合在相应的输入端口和相应的输出端口之间从而在它们之间建立起信道连接,每个交叉节点都包括用来建立连接的装置,该连接响应输入信道中头标开始的指示和取决于路由信息,从而在相应输入端口的输入信道和相应输出端口的输出信道之间建立起连接,每个交叉节点还包括一个响应于数据结束指示而终止连接的装置。
最好在每一行中有一组交叉节点,每一列的交差节点与一组输出端口中相应的一个相联接,而上述路由信息包括相应于将要与之实现连接的输出端口的输出端口号,每个交叉节点包括响应于相应输入端口上输入信道的头标开始指示以激励该交叉节点的激励装置,其目的是根据所说的路由信息中的输出端口号,建立一个与相对应的输出端
口的输出信道的连接。
最好在每一列中有一组交叉节点,一列的每一个交叉节点包括用来消除一组输入信道都要与相应的输出端口的同一输出信道建立连接的信道争用问题的装置。
用来消除信道争用的装置可包括对每个输出端口用来储存在该输出端口上每个输出信道是否空闲的指示的存储装置,在此情况下,每个交叉节点最好对消除信道争用有一个预定的优先级,例如由它在矩阵中的位置来确定,并且交叉节点还包括响应于输出端口上的每个输出信道是否空闲的指示的激励装置;每个交叉节点都有消除信道争用的预定优先级并包括:响应于相应的输入端口上输入信道的头标开始指示的激励装置,如果由上述的存储装置的指示指出该输出信道是空闲的,则该激励装置就产生一个请求信号以建立与输出信道的连接;并响应此请求信号,修改上述的指示以指出该输出信道已不空闲;还包括对有较低优先级的同一列中的交叉节点,在响应请求信号时产生请求作废信号的装置;响应来自较高优先级的同一列中的交叉节点的请求作废信号从而作废该请求信号的装置;以及响应未被作废的请求信号用来建立输入信道到输出信道的连接装置。
存储装置可提供给来自同一列的交叉节点每一个输出端口使用,或它可分布在该列的交叉节点中。
换句话说,用来消除信道争用的装置可包括每列交叉节点的令牌环(token ring)装置,使每个令牌环装置周期地把相应输出端口的关于每个输出信道的令牌轮流提供给该列中的每个交叉节点,每个令牌提供相应输出信道是否空闲的指示。
这时,最好一列中的每个交叉节点包括一个装置,它用来把来自
相应输入端口(该端口通过交叉节点而建立连接通路)的输入信道的数据,或者把来自同一列中前一个交叉节点的输出数据作为来自交叉节点的输出数据有选择地提供出去。这就大大简化了每列中两个交叉节点之间的互连,因为只是把每个交叉节点直接连到同一列中的前一个和后一个交叉节点上,而且只是把这一列的最后一个交叉节点连接到相应的输出端口上。这种互连作用得到了进一步增强,因为用于每一输出端口的每个输出信道的上述令牌可以构成所述的辅助信息,所以,在两个交叉节点之间不必再分别地进行联结了。
借助于压缩该列邻近交叉节点的互连,可以取消每个输出端口的列数据总线,这种安排也可扩展以提供该矩阵每行邻近交叉节点的压缩连接,因此,给出了一个充分压缩的矩阵,分别与同一列和行中所有交叉节点相联结的列和行数据总线可省去,各交叉节点与至多四个其他交叉节点有输入和输出数据连接,这至多的四个其他交叉节点就是在同一行或列中紧邻的接点。
从下面参照附图的说明可进一步理解本发明,其中:
图1示意地说明了交换之前和交换之后构成的要交换的数据的呼叫(call)数据格式;
图2根据本发明的一个实施例,用方框图的形式示意地说明了一接线器矩阵;
图3是说明图2的接线器矩阵的交叉节点的一种形式的方框示意图;
图4是图3节点的一个节点和信道激励器的示意方框图;
图5是图3节点的一个请求优先权判别器(arbitrator)的方框示意图;
图6是图3节点的一个输出允许控制器(output enable
controller)的方框示意图;
图7是图2的接线器矩阵的输出端口控制器的方框示意图;
图8是说明图2的接线器矩阵的交叉节点的另一可选形式的方框示意图;
图9是根据本发明另一个实施例、以方框图的形式示出的接线器矩阵;
图10是说明图9的接线器矩阵交叉节点的一种形式的方框示意图;
图11是图10节点的输出允许控制器的方框示意图,与图6和图7绘在同一页里。
图12以方框图示意地说明了根据本发明另一个实施例的接线器矩阵的形式;
图13是说明图12接线器矩阵的交叉节点的方框示意图;
图14是图13节点请求优先权判别器的方框示意图;
图15是根据本发明另一个实施例以方框图的形式示意地说明了压缩接线器矩阵;
图16是说明图15压缩接线器矩阵交叉节点的方框示意图;
图17是图16节点连接控制器的方框示意图。
图18是说明压缩接线器矩阵交叉节点的另一种形式的方框示意图;
图19是图18节点的排队控制器的方框示意图;
图20是图18节点的连接控制器的方框示意图;
图21示意地说明了利用含有图18交叉节点的接线器矩阵来作交换的数据格式。
在下面叙述的本发明的实施例中,经接线器矩阵交换的数据通信量取决于包含在数据通信量头标中的路由信息,因此头标作为数据通信
量本身的一部分。在交换过程中头标从数据通信量中被摘除,因此,一组头标(每一个头标都包含路由信息,用以通过一组接线器矩阵连续地发送数据呼叫)能够在数据通信量开始时连续地被提供,在转换过程中,每一个头标在各自的接线器矩阵中被摘除。
为了识别数据呼叫的出现,尤其是头标开始,至少需要有一条附加线与数据相联系,此线在此处称为忙线(busy line)。按简单的形式,在数据通信量未出现时,忙线输送0位,而数据通信量出现在相联的数据线上时,忙线输送1位。因此,在这种情况下,在数据呼叫头标开始的地方,忙线变成了二进制的1,并在整个数据呼叫期间保持二进制的1,而在数据呼叫结束的地方,忙线变成二进制的0。数据可含有任意信息,诸如声音信道信号、通讯通信量以及交换网络和控制信息,并可以有任意的持续时间,例如从几毫秒(对于短消息或控制信息)到几星期,几个月或几年(对于专用信道)。
如上所述,图1说明数据呼叫的格式,图1上部的框图表示数据字节以及在其输入一侧进入接线器矩阵的忙线的相应状态,下部的框图表示在其输出一侧离开该接线器矩阵的相应的信息,在每种情况下,这些信息作为沿水平方向的时间的函数。
正如图1所说明的,将被交换的数据呼叫(该数据经过特定输入端口上的特定信道输入到该接线器矩阵)由忙线的0状态和任意数据信息作先导,在数据呼叫的开始处,在开关输入端口上时间t1时,忙线改变到1状态,并且数据信息表示出该接线器矩阵的输出端口号码。其后是表示在输出端口上的信道号的数据字节,因此,这两个数据字节结合在一起组成了一个路由信息头标,该路由信息识别输出信道和输出端口并因而识别后随数据欲经接线器的路由。
在t2时间开始,呼叫数据紧跟在头标后面,该呼叫数据可含有上述的其它一些头标、识别产生这个呼叫数据源的源信息(该源可最终用来按类似的方式在相反的传输方向上经接线器网络建立数据呼叫,从而为双向连接建立起通过网络的两个独立通路),和另外的控制信号或为某特殊目的所需的信息以及欲传输的实际数据。在图1中,作为呼叫数据已表示出来,并已表明就所关心的交换信息而言,可具有任意的持续时间和内容。
在呼叫数据结束的地方即在时间t3,忙线重又回到0状态,在从t2到t3的整个呼叫期内它一直保持1状态。正如图1下部所示,在t2和t3之间,只有呼叫数据才通过接线器矩阵交换到输出信道和输出端口上,并且输出忙线由0状态变到1状态是在时间t2而不是在时间t1。换句话说,含有针对特定接线器矩阵的路由信息的头标被除去或者摘除,并且忙线状态从0变到1被延迟了一个时间,这个时间相应于数据经由接线器矩阵通过时头标从时间t1到时间t2的时期。
用简单的忙线状态去指示在一个转换网络中,任何一点的呼叫持续时间的上述数据呼叫的例子,被用来叙述本发明的实施例只是为了清楚和简单的缘故,但是应该认识到,本发明实施例的许多变型和改进,例如,对于误差的检测和校准,是可能的和有希望的。例如,在忙线上的信息可进行时分多路复用以传送更多的信息或实现出错保护,和/或它可提供给多条线路,和/或针对数据位它可含有奇偶校验或CRC(循环冗余码校验)信息,和/或它可以含有冗余传输的位,此外,头标信息可含有不同的数据字节数,并且头标和另外的信息的出现可以用前导的数据字节或者起标志作用的多个字节来指示。许多另外的技术可以用来指示和代表数据字节的内容,为了接线器矩阵
的工作,仅需要在数据通路上含有可识别的头标信息。
现参阅图2,图中说明了接线器矩阵,该矩阵含有一交叉点10的阵列以便从一组输入端口的任何一个输入端的N个数据信道中的任一信道联到一组输出端口的任何一个输出端的任何一个输出信道。为了叙述的方便和清楚起见,图2中仅画出三个输入端口11到13和三个输出端口01到03,因此是一个交叉节点10的3×3的阵列,每个交叉节点连接到一个相应的输入和输出端口的组合。每个输入或输出端口含有并行数据线和忙线以传送上述的相应信号。
与01到03的每个输出端口相联的是各自的输出端口控制器12,它联结到各自输出端口上,又联到在同一列中的全部交叉节点10上,即经过线14和线16连接到该相同的输出端口上,线14和16分别地被称为“约定”(book)线和“已约定”(booked)线。此外,各相继交叉节点经“作废”(cancel)线18连接在一起,线18通过交叉节点按一定方式顺序链接,这种链接的方式从下文的叙述中将予以说明。
图3给出了图2所绘接线器矩阵的一个交叉节点10,分别地示出了相应输入端口的输入忙线20和并行数据线22,相应输出端口的输出忙线24和并行数据线26,约定线14和已约定线16以及具有输入端口18′和输出端口18″的作废线18,它们分别地来自同一列中前一个交叉节点并传出到同一列中的下一个交叉节点。交叉节点有表示该交叉节点在阵列中的位置的列号和行号并分别对应于输出和输入端口的号,还有帧和时钟信号。
该交叉节点含有:数据存储器28,它有着联到线20、22的数据输入端和联到线24、26的数据输出端;由移位寄存器30组成
的连接存储器,其内容组成了对数据存储器28的读地址并可经选择器32通过移位寄存器30有选择地循环;连接请求存储器34,它用来向选择器32提供地址;信道计数据36,它用来向连接请求存储器34提供地址;节点和信道激励器38,它用来识别在输入端口线20、22上的数据呼叫的开始;和请求标志存储器40,请求判别器(arbitrator)42,和输出允许控制器44,其功能将从下文叙述中变得很清楚。作为建立连接的装置,包括连接存储器移位寄存器30、选择器32、连接请求存储器34和数据存储器28。而终止连接的装置包括输出允许控制器44。
图3中交叉节点的工作在下文参照图4到图6(图4到图6分别地说明了38单元,42单元和44单元)以及参考图7(图7说明了在图2中示出的输出端口控制器12)予以说明。如图4所示,这个节点和信道激励器38含有比较器46,具有一个反相输入端和两个不反相输入端的与门48和两个N位的移位寄存器50和52,其中N是在每个输入端上的每一帧中的时分多路复用数据信道的数目。如图5所示,请求判别器含有与门54和56(它们各具有一个反相输入端和一个不反相输入端),一个或门58,一个K位移位寄存器60,一个(N-K)位移位寄存器62,以及一个一位寄存器64,其中,K是该交叉节点的行号即交叉节点的输入端口号。如图6和图7所示,输出允许控制器44和输出端口控制器12中的每一个控制器,各自含有一个N位移位寄存器,2个输入端的与门,2个输入端的或门,它们分别在图6中用标号66、68和70表示以及在图7中用标号72、74、76表示,此处假设在每个输出端口上的每一帧中也存在着N个信道。
在输入端口的一个信道上的数据呼叫开始时,如图1所示,针对信道的相继的字节,忙线从0变到1,并因此,在输入端口的相继帧
中也是如此。忙线上最初建立的1状态伴随有在数据线上希望的交换输出端口号,该输出端口号与必须转换的数据所通过的交叉节点的列号相对应,在这个与有关的输入端口相连的列中的交叉节点10的节点和信道激励器38中,比较器46把来自数据线22的数据和列号进行比较并在检测到完全一致后在线78上产生一个匹配信号。该信号与来自线20的当前的忙线信号、和前一帧的被反相后的忙线信号一起,由门48选通,这个前一帧信号在移位寄存器50中已延迟了一帧,从而仅在数据呼叫开始时才在线80上建立一个激励信号。该激励信号在移位寄存器52中被延迟了一帧,以在线82上产生一个允许写信号,该信号与数据呼叫的第二头标字节一致。同时由已提及的时钟信号和帧信号同步的信道计数器36在总线84上建立起呈现数据呼叫的输入信道号。将它作为数据传送给连接请求存储器34,并作为写地址输入到数据存储器28,响应于此,在线20和22上的数据和忙信号被存入数据存储器28中。
响应于线82上的允许写信号,在总线84上的输入信道号在所希望的输出信道号形成的地址处被存入连接请求存储器34。该输出信道号作为写地址由数据线22提供。以类似的方式向请求标志存储器40提供相应的地址,针对各输出信道以1位作为请求标志存储起来。信道计数器36在总线86上也产生一个输出信道号,按类似于输入信道号的方式全部输出信道号将周期性地和有序地产生出来,输出信道号作为读地址提供给连接请求存储器34和请求标志存储器40。因此,响应于下次出现在总线86上的已被请求的输出信道的输出信道号,从存储器40中读出请求标志并作为请求信号经线88提供给请求判别器42,清除存储器40中的请求标志,同时请求的
输入信道号从连接请求存储器34经总线90提供给选择器32。
在各输出端口(接线器矩阵的列)的输出端口控制器12中,在移位寄存器76中存入0或1位,该移位寄存器构成一个约定记录(booking record)移位寄存器,对于每个输出信道而言,取决于该信道是忙(即已约定,如下文所说)或是可以利用的。移位寄存器76的输出在线16上构成已约定信号,并反馈给与门72,与门72将被在线24上的输出忙信号所选通,因此,处于忙状态的输出信道将在约定记录移位寄存器76中保持一个1位。与门72的输出和线14上的信号约定一起,由或门74选通后,送至移位寄存器76。因此,对于任何一个输出信道,在线14上的约定信号在约定记录移位寄存器76中设置一个1位,而在数据呼叫结束时,一个忙位0清除了在移位寄存器76中的这个1位。
如果被请求的输出信道可被选用,则在线16上已约定的信号是0,使选择器32把来自总线90的请求输入信道号供给连接存储移位寄存器30,并使在请求判别器42(图5)中的门54能够通过在线88上的请求信号以便在线14上产生约定信号。从而输出信道在移位寄存器76中被标志为已约定。
请求判别器42解决了同一列中的不同交叉节点争用同一输出信道的问题。为此在请求判别器42中的移位寄存器60和62一起构成一个具有一帧延迟的N位移位寄存器,该寄存器在线92上产生一个允许信号(signal grant),该信号响应于只有在线18′上没有输入作废信号时,才由在线14上的门54产生的信号约定。移位寄存器60、62在第K位的位置上被分开,这里K是提供给请求判别器42的有关交叉节点的行号,如图3所示,其中经移位寄存器传
送的信号约定在出现作废信号时被门56禁止,而作废信号来自具有更小行号的交叉节点(因此具有更高的优先级)。线18′上不存在这种输入的作废信号时,经一帧的总延迟之后,允许信号在线92上产生,因此,与跟在头标后的数据呼叫的第一个字节一致。在线18″上对更大行号(因此具有更低的优先级)的交叉节点输出的作废信号产生于1位寄存器64的输出端,它补偿了交叉节点相邻行之间的定时差,一位寄存器64的输入来自于或门58的输出,或门58的输出响应于:线18′上的一个输入作废信号或经移位寄存器60传送来的信号约定。
根据以上所述的方式,被相同或不同的输入端口上的一组输入信道同时请求的一个输出信道只分配给一个输入信道,对被请求的输出信道而言,请求输入通道号经选择器32通过连接存储移位寄存器30进行循环,这是因为在线16上约定的信号是逻辑1,且在数据呼叫第一个非头标字节内,在线92上产生了允许信号。该允许信号通过在输出允许控制器44中的或门68(图6)在线94上为数据存储器28产生一个输出允许信号。当不存在输出允许信号时,由数据存储器25向忙线和数据线24和26提供逻辑0信号,如图1下部框图所示。在出现输出允许信号时,存放在数据存储器28中的忙信号和数据信号按输入信道号组成的读地址从存储器中读出,该输入信道号是由连接存储移位寄存器30所提供的,因而按图1所说从那里摘除了头标的方式,数据呼叫经过该交叉节点,并因而经过该接线器矩阵而被交换。
在输出允许控制器44中,线94上的输出允许信号通过与门66和或门68经移位寄存器70循环,(寄存器70提供N位或
1帧延迟),只要线16上的约定信号继续允许与门66,循环就不会停止。在数据呼叫结束时,如上已提及过的,线24上的忙信号变成0,因此在线16上的约定信号也变成了0,从而封闭门66并终止了在线94上的输出允许信号,从而使逻辑0再次提供给输出忙线24和数据线26。
图8示出了交叉节点10的另一种形式,在这种形式中,图3中的连接请求存储器34、选择器32,和连接存储移位寄存器30已被连接存储器96和连接标志存储器98所代替,交叉节点的其他部分仍如上所述。因此,建立连接的装置包括连接存储器96、连接标志存储器98和数据存储器28。
在图8的交叉节点中,在线94上的输出允许信号(该信号表示每个相应的输出信道是否要连接到一个输入信道)被作为相应输出信道的连接标志存储于存储器98中,它以相应于总线86上的输出信道号的地址写入其中。线22上的数据用来作为对连接标志存储器的读地址,其输出构成对连接存储器96的另一个写允许输入。如果在第二个头标字节中被请求的输出信道未如连接标志存储器98所指示的那样被连接上,则响应于线82上的写允许信号,在总线84上的请求输入信道号直接储存在连接存储器96中的由数据线22提供的并与被请求的输出信道号相对应的地址上。根据来自信道计数器36经总线86提供的输出信道号的地址,实现了对连接存储器96的读操作。
从图9到图11示出了接线器矩阵和交叉节点的另一个修改方案,在此方案中去除了输出端口控制器12,且用改进了的控制器100去代替输出允许控制器44。本方案还用一条信号约定线(booking line)102去代替线14和16(约定和已约定)。从而简单化了交叉节点之间的相互连接。终止连接的装置包括输出允许控制器100。
参照图10,来自输出允许控制器的输出允许信号不仅加到数据存储器28和连接标志存储器98上,而且还要加到约定线102上,并由此而加到请求判别器42上,为此,它构成了约定信号。请求判别器42和上面参照图5作的说明一样,只是不再需要在线14上的输出信号约定了。如图11所示,输出允许控制器100类似于图6中的控制器44,在图6中它含有门66和68及移位寄存器70,除此之外,现在在线24上的忙信号被用来作为对门66的输入允许信号,而且输出允许信号从辅助或门104的输出得到,或门104的输入由线92上的允许信号和移位寄存器70的输出来供给。
根据本修改方案的设计,每个交叉节点10上的输出允许控制器100直接地监视和提供各输出端口的每个输出信道处于忙或可利用状态的指示信息。像以前一样,响应于线92上的允许信号,输出允许信号被产生出来,并通过移位寄存器70保持,同时线24上的忙信号继续允许与门66开通。
上述关于图9到图11的所描述修改方案是需要的,因为随着接线器矩阵规模的增加,按实际需要,越来越重要的是应尽可能地减少接线器矩阵交叉节点中必须提供的相互连接的数目。此外,还需要使这些必须提供的相互连接尽可能地短而直接了当。为此,下一步可以把接线器矩阵如下面参照图12到14所说明的那样,作进一步改进。
在图12中,接线器矩阵的交叉节点106按图9中的阵列来排列,但是现在用令牌环(token ring)108代替作废线18和约定线102。图13说明了交叉节点106,该交叉节点除下述情况外与图10中的交叉节点10含有类似的方框和相互连接。具体是,节点106包括数据存储器28、节点和信道激
励器38、信道计数器36、连接存储器96,它们以在图10中节点相同的方式相互连接,除请求标志存储器40包括另一写允许输入外,该写允许输入信号也如上所述供给连接存储器96。此外,节点106包括一个输出允许控制器44,它和图6中的允许控制器是一样的,只是图6中的约定信号用线110上的申请信号(signal claimed)所代替,还包括一个请求判别器112的修改型,该修改型将在图14中说明。
令牌环108载着针对每个输出信道的一个1位信号,该1位信号就叫做此信道的令牌(token)。在任何列中的每个交叉节点106对输出端口上的各个相应的输出信道的令牌处理一次,围绕着环108,令牌接连地从一个节点通过到下一个节点。由此,每个输出端口至少必须具有的输出信道数(因而,在令牌环108中的令牌数)应当和交叉节点106所具有的输入端口即行的数目一样。在本发明的实施例中,如果相应的输出信道是忙状态,则每个令牌为逻辑1;如果相应的输出信道处于可用状态,每个令牌为逻辑0。
参照图14,请求判别器112包括两个N位移位寄存器,它们每个又被分成具有K位的第一部分114′、116′和具有N-K位的第二部分114″、116″,其中K是在接线器矩阵中的交叉节点106的行号。请求判别器112还包括门118、120、122和124,一个1位寄存器126,和一个选择器128。按照类似于图5中的请求判别器42的工作方式,线88上的输入请求信号经移位寄存器114′、114″传送,从而在线92上产生一个允许信号(如果该输出信道处于可用状态的话),这正如令牌环108上的输入令牌的逻辑状态所表示那样。如果输入令牌是逻辑1(输出信道已被连接),或
如果有一个请求信号,则门120产生一个逻辑1输出到与门124上。只有在数据呼叫的末端,当忙信号变成0同时输出允许信号是1的时候,门122才产生逻辑0输出,并且该输出信号经移位寄存器的116′部分传送,从而,以相应输出信道的合适时序来控制门124。如果输出信道是空闲的,即未被请求,或如果数据呼叫刚结束,则门124的输出是0,反之,是逻辑1。因此,这个输出信号形成了有关输出信道的令牌,并且经1位寄存器126在令牌环108上向前推进,只要能确保交叉节点的行和在信号“延时”控制下的选择器128之间有合适的时序。在线110上申请的信号是由经门124输出在移位寄存器的116″部分内延时,从而经移位寄存器116′、116″提供了一帧的总延时后而产生的。
通常信号“延时”是逻辑0,从而控制选择器128将寄存器126的输出连接到令牌环108上。如果每个输出端口具有多个输出信道,则交叉节点具有多个行,则对在每一列中的最后的交叉节点,信号“延时”是逻辑1,因此,输出令牌来自移位寄存器116″的输出,在通过了令牌环108时,每个令牌被精确地延时了该输出信道的一个帧。
在说明本发明实施例的图15到图17中,进一步说明了利用上述令牌环的优点。如图15所示,在该接线器矩阵中交叉节点130被压缩地排列在每一列中,其中来自于一列中,每个节点130的输出数据加到在同一列中的下一个节点,而不是像在图2到14的实施例中那样加到该列中对所有节点公用的数据总线上。这就大大简化了在交叉节点间相互连结的实际装置,这相同的原则能用于相应输入端口的每一行的交叉节点以提供整个地压缩的矩阵,在该矩阵中,数据总
线仅在该阵列的水平的和垂直的相邻交叉节点之间延伸,虽然为简单起见,此处不再作进一步说明。交叉节点之间的压缩相互连接,也能以类似方式用于图2、9和12的接线器矩阵中。
此外,在图15中在交叉节点间的另一个相互连接被取消了,因为令牌环108也形成一个连接在节点间的忙信号。
图16说明交叉节点130,该节点通常与图13中的交叉节点的形式一致,只是输出允许控制器44和请求判别器112用连接控制器132和还被作为数据选择器的数据寄存器134来代替,并且信道计数器36提供了交叉节点的行号,该交叉节点行号通常用来补偿输出通道计数,因此,在任何情况下,对于接线器矩阵每一列中不同的交叉节点,由信号计数器36在总线86上产生的输出信道号各不相同。
在交叉节点130中,由连接控制器在线136上产生的一个输出选择信号形成了对于连接标志存储器98的输入数据,并且由此经选择输入而控制数据寄存器134。当输出选择信号是逻辑0时,数据寄存器134所存储、并经数据总线138加到同一列中的下一个交叉节点的数据,是经过总线140接收的来自同一列的前一个节点的数据。反之,当线136上的输出选择信号为逻辑1时,表示经过该交叉节点的连接已建立,数据寄存器134受控制从而存储数据,并把它提供给数据总线138,该数据是从数据存储器28经它的数据输出总线142读出来的。因此,提供数据寄存器134就消除了对于数据存储器28的输出允许控制信号的需要,因为当经交叉节点将要建立连接的时候,来自数据存储器28的数据只加到输出数据总线138。
来自输入线20上的忙信号也存放在数据存储器28中,并在该存储器里与该数据一同被读出并经线144加到连接控制器132的忙输入端,控制器132已在图17中示出。控制器132含有两个N位移位寄存器146和148,或门150、152和154,与门156、158、160和162,及1位寄存器164。
由于信道计数器36在总线86上产生的补偿输出信道计数值,在接线器矩阵的每一列中,针对每一个输出信道的令牌环108上的令牌,当输出信道号出现在总线86上的时候,到达每一个交叉节点。如果令牌是指示该输出信道已处于忙的逻辑1,则在连接控制器132中(图17),在线88上的任何请求信号对于该输出信道来说均被门156阻塞。并且经门158和152,在线136上产生具有逻辑0的输出选择信号,以它去控制上述的数据寄存器134,因此,数据从总线140耦合到总线138。来自门152的输出选择信号阻塞门160并且使门162接通,因此,输入令牌经门150、162和154及1位移位寄存器164在令牌环108上形成输出令牌(逻辑1)。
如果输入令牌是逻辑0,指示各输出信道是可用的,则允许线88上的信道的任何请求信号通过门156后达到移位寄存器146。经过一帧延时后,移位寄存器146响应于请求信号而将逻辑1信号供至门158(门158此时一直被空闲输出信道的逻辑0输入令牌所开通),这个逻辑1信号经过门158,并且经过门152而在线136上构成输出选择信号,响应于这个信号,如上所说数据寄存器134为该输出信道提供来自数据存储器28的数据,送到输出数据总线138。该逻辑1阻塞门162,并且只要数据呼叫的忙信号维持逻辑1以开通门160,该逻辑1就通过门160、移位寄存器148(此时移位寄存器148
提供1帧的延迟)和门152而维持着;该逻辑1经过门154和1位寄存器164在令牌环108上产生具有逻辑1的输出令牌,表示输出信道处于忙状态。在数据呼叫的末端,在线144上的忙信号变成0,使得输出令牌变成0,以指示该输出信道是空闲的,由于移位寄存器148的作用延时一帧之后,使在线136上的输出选择信号再次变成0。
从以上所述可清楚地看出令牌的状态和忙信号之间的对应关系,因此,正如已提到的,忙信号能够由在每个交叉节点130的输出端的令牌环信号所组成。
如果如图16所示,在供给连接控制器132的延迟信号的控制下,交叉节点的行数小于每个端口的输出信道数,则虽然在图17中未示出,但在每列的最后一个交叉节点中,如图14所述,输出令牌可以在(N-K)位移位寄存器中被延迟,而不是在1位寄存器164中延迟。
图18示出了交叉节点170的改进形式,它用于通常如图15所示的接线器矩阵中。(不同之处为忙线从令牌环108中分出来)以建立起输入端口的输入信道与设定输出端口上的任意空闲输出信道之间的联系;换言之,对于设定的输出端口每一个连接都是需要的,但也可以是对在该输出端口上的任何输出信道的连接。当设定的输出信道不需要时,则在此情况下,数据格式被简化为如图21所示,在该图中,头标减少为在数据呼叫开始处的一个代表所需输出端口号的一个字节。
参阅图18,交叉节点170含有数据寄存器28,节点和信道激励器38、信道计数器36(除信道计数器36不再提供输出信道计数之外,其他如上所述)和数据寄存器172,它通常相应图16的寄存
器134,只不过它还选择和存储各自的忙信号和数据信号。节点170还包括连接存储移位寄存器30和按图3方式安排的选择器32、一个连接控制器174、一个请求排队存储器176和一个排队控制器178。
在一个写地址处并在排队控制器178提供的允许写信号的控制下,请求排队存储器176存储来自总线84的输入信道计数或地址(即:请求连接到各自输出端口的一个输出信道的各自输入端口的每一个输入信道的地址)。从请求排队存储器176中读出输入信道地址也是由根据排队控制器178提供的读地址来实现的,输入信道地址加到总线180上,经选择器32,在由连接控制器174提供给线182上的许可信号的控制下,加到连接存储移位寄存器30。
为此,图19所示的排队控制器178含有写、读指针控制器184和186,从而分别地在地址总线188和190上提供写和读的地址。控制器178还含有比较器192,置位-复位触发器194和与非门196、198,从而在线200和202上分别地产生不空和不满信号,这些信号表示请求排队存储器176已被存满状态。控制器178还含有一个与门204用以响应在202线上的一个不满信号和一个信道激励信号,该激励信号是如上所述在一个输入信道上的数据呼叫开始时由节点和信道激励器38在线82上产生的信号,从而在线204上产生对请求排队存储器176的写允许信号;控制器178还包括一个比较器206,比较器206把总线84上的输入信道地址和从请求排队存储器176读到总线180上的当前的排队地址进行比较,一旦二者相符,则产生一输出信号;控制器178还包括一个或门208,它响应于比较器206的输出或在线182上的许可信号以产生一个输出
信号,去增加读指针计数器186的值并复位触发器194。写指针计数器184计数值的增加和触发器194的置位都是在响应线204上的写允许信号的时候发生的,触发器194的输出控制门196和198,而比较器192的输出也加到这两个门的输入端。
连接控制器174,如图20所示,除了以下所述部分外,类似于图17中的连接控制器132。在控制器174中,输入令牌被直接地加到移位寄存器146的输入端,(图17中的门156已被取消)而请求信号(由线200上的不空信号组成)加到门158的第三输入端。移位寄存器146的输出现在加到门158的反相输入端,线182上的许可信号从门158的输出取得,并且线136上的输出选择信号从移位寄存器148的输出得到而不是如图17那样从门152的输出得到。
假设请求排队存储器不满,则在一个输入信道上数据呼叫开始的时候,响应于线82上的信号,在线204上产生写允许信号,输入信道号即地址存储在请求排队存储器176中,且写指针计数器184增值。门196在线200上产生不空信号,它组成了对连接控制器174的请求信号。响应于在令牌环108上输入的0令牌(它对于两个相继的帧指示出可利用的输出信道),响应于请求信号,门158在线182上产生一个许可信号,并置输出令牌为1,并在延迟1帧之后在线136上产生一个输出选择信号作为逻辑1。响应于在线182上的许可信号,请求输出信道号从请求排队存储器176中读出经选择器32送到连接存器移位寄存器30,此后该输入信道的忙信号和数据经数据寄存器172在数据呼叫的持续时间内输出,即在线144上的忙信号保持逻辑1之时输出。响应于182上的许可信号,读
指针计数器186增值。
针对每个空闲的输出信道,对于另外的请求输入信道,这个过程连续下去直到请求排队存储器176空出,并且不空信号在线200上变成0,终止对于连接控制器174的请求为止。某种情况下,如果请求不能满足,例如,如果所有的输出信道都忙,则经1帧的时延之后比较器206检测到了总线84上的输入地址和存储在请求排队存储器176中并被读出作为在总线180上的排队地址的当前请求输入信道之间的一致性,响应于此,读指针计数器186增值而不需满足请求,以致有关的数据呼叫不能被连接。
从以上叙述可以看出在通过接线器矩阵即接线器网络的信号交换方式上,本发明能提供许多优点。尤其是接线器矩阵提供了从任何输入信道到任何设定的输出信道和端口的无阻塞连接,只要该输出信道已处在不忙的状态,而在图18到图20的实施例的情况下对于在设定输出端口上的任何空闲信道也是如此。以提供路由信息的速率相同的速率建立起连接,同时还解决了在不同输入信道中对同一输出信道的争用问题,因此,数据不会丢失,即使是非常短暂的信息,交换也是有效的。结果,连接路由信息被作为对每个数据呼叫的头标信息而包括进去,因此控制信息与数据信息量被以同样的方式对待,所以就不需要连接控制总线。通过这样,以及应用尽可能少的交叉节点互连从而消除争用的方法,减少了交叉节点的复杂性和VLSI(超大规模集成电路)器件的输出端脚,VLSI器件可很方便地用来组成每一个交叉节点。在后一个方面,可以看到在交叉节点中的信息流是与数据流的速率相同的,并且,压缩接线器矩阵实施例放宽了时序的限制并能减轻来自每个交叉节点的输出驱动能力,因而简化了交叉节点的VLSI的实施。
应当认识到,用数据信息流中的一种适当的指示去识别不同形式的数据呼叫头标以及连接,这表示在图1和图21中,例如头标中含有附加的数据呼叫类型字节,每个交叉节点可设计用来同时处理参考图15到图17和图18到图21所述的两种连接型式,因此,为了消除信道争用,每个交叉节点都含有一个公用的数据存储器28、连接存储器96、计数器36、激励器38、数据寄存器134和连接控制器132。
对于上述本发明特定实施例可进行许多其他的修改和改进而不超过如权利要求所规定的范围。
Claims (14)
1、一种在一个包括许多按n行m列的矩阵排列的交叉节点的接线器中交换时分多路复用帧的信道信息的方法,其中n和m均是正整数,且m是大于1的整数,所述接线器每行包括m个交叉节点,每个节点带有该接线器的一个相应输出端口,用于建立至该端口去的一个信道的连接;并且其中每信道信息包括:含有接线器路由信息的头标、在接线器路由信息后面将被交换的数据、以及提供一个头标开始指示和一个数据结束指示的辅助信息,并且其中所述路由信息包括与需要建立一个连接的输出端口有关一个输出端口号、和识别将要建立至其连接的输出端口的许多时分多路复用信道中的一个信道的信道号;
该方法包括在每一交叉节点处对于每一信道的如下步骤:
响应头标开始指示和根据路由信息而决定是否将通过该节点建立一个连接,如是的话,则建立一个至少用于跟随在接线器路由信息后面的数据和辅助信息的连接,所述连接建立在路由信息结束的一个帧之内;和
响应数据结束指示而终止该连接,
其特征在于:
该方法进一步包括在已决定要建立连接的节点中,根据上述路由信息中的信道号来建立至该输出端口的一个信道的连接的步骤。
2、根据权利要求1的方法,其特征在于其中在连续的时分多路复用帧中的所述路由信息中,信道号是跟在所述输出端口号后面的。
3、如权利要求1或2中之一的方法,其特征在于包括在并行数据总线上提供将被转换的头标和数据;并行地给上述并行数据总线提供至少一个辅助线用于所述辅助信息。
4、一种用于在n个输入端口上的输入时分多路复用信道和m个输出端口上的输出时分多路复用信道之间建立连接的接线器,其中n和m都是正整数,在每个要连接的输入信道上的信息中,含有包括接线器的路由信息的头标、在该接线器的路由信息后面的要转换的数据、以及提供头标的开始指示和数据结束指示的辅助信息,这个接线器包括许多按几行和m列的矩阵排列的交叉节点,每个交叉节点都联结在各自输入端口和各自输出端口之间,用于在其间建立起信道连接,每个交叉节点都包括用来在各自输入端口的输入信道和各自输出端口的输出信道之间、响应于输入信道上的头标开始指示和取决于路由信息而建立连接的装置,以及响应于数据结束指示而终止连接的装置,其特征在于:
在每一行有一组交叉节点,每一行的交叉节点与一组输出端口中的相对应的一端口相联接,所述路由信息包括相对于要与它建立连接的输出端口的输出端口号,每个交叉节点包括响应于各输入端口上输入信道的头标开始指示的激励装置用以激励这个交叉节点,从而建立起与取决于所述路由信息中输出端口号的相应输出端口的输出信道的连接。
5、根据权利要求4所述的接线器,其特征在于:每个交叉节点中用于建立连接的装置包括一个用于存储数据的存储器,对在各输入端口上的每个输入信道来说,至少储存要交换的数据、接线器路由信息后面的辅助信息,用于建立连接的装置还包括一个用来储存相对于通过交叉节点建立起来的每个连接的一个地址的连接存贮器,从而对所说的连接数据存贮器进行寻址,该交叉节点包括在连接存贮器中存储一个地址用以响应激励交叉节点的激励装置建立连接,从而实现与空闲的信道相连接的装置。
6、根据权利要求5所述的接线器,其特征在于:对每个输出端口还含有用来存贮在输出端口上每个输出信道是否空闲的指示的存贮装置,每个联到各自输出端口的交叉节点包含有用来禁止上述存贮装置在连接存贮器中存贮相对于一个不空闲的输出信道的地址的装置。
7、根据权利要求5或6所述的接线器,其特征在于:在每个交叉节点中,响应于数据结束指示、用来终止通过交叉节点而建的连接的装置包含一个输出控制装置,它用以使存贮在数据存贮器中的数据和辅助信息能供应给对于经过该交叉节点建立起的每个连接点的相应输出信道,而该输出控制装置响应于由此而加到相应的输出信道并提供了数据结束指示的辅助信息,从而停止对上述相应输出信道的数据和辅助信息的供应。
8、根据权利要求4所述的接线器,其特征在于:在每一列都有一组交叉节点,一列的每个交叉节点都含有用于消除一组输入信道要与相应输出端口的同一输出信道相连的信道争用的装置。
9、根据权利要求8所述的接线器,其特征在于:用于消除信道争用的装置包括对每个输出端口用来存储输出端口上每个输出信道是否空闲的指示的存储装置;每个交叉节点都具有一个为消除信道争用而预定的优先级,并且含有:
响应于相应输入端口上输入信道的头标开始指示的激励装置,如果输出信道由所说的存储装置的指示表明是空闲的,则该激励装置用来产生为了建立与该输出信道的连接的请求信号,并且,响应于该请求信号,修改所说的指示以指出该输出信道不是空闲的;
对同一列内的具有较低先级的交叉节点,响应于该请求信号产生一请求作废信号的装置;
响应在同一列中具有较高的优先级的交叉节点送出的请求作废信号,使该请求信号作废的装置;
响应于未被作废的请求信号来建立输入信道连至输出信道的连接的装置。
10、根据权利要求9所述的接线器,其特征在于:在每个交叉节点中用来建立连接的装置包括,为相应的输入端口上的每个输入信道用来存储接线路由信息后面的要交换的数据和辅助信息的数据存储器,和响应通过交叉节点建立的每个连接用来存储一个用以对所说的连接的数据存储器进行访问的地址的连接存储器,每个交叉节点包括有对通过交叉节点建立的每个连接而言,使存储在数据存储器中的数据和辅助信息能够提供给各自的输出信道的输出控制装置,同一列中所有交叉节点的输出控制装置是相互连接的,每一个交叉节点还包括在连接存储器中存储地址的装置,该装置用来建立响应输入信道和头标开始指示的连接,从而与被所说储存装置指示为空闲的那条输出信道实现连接。
11、根据权利要求10所述的接线器,其特征在于:在每个交叉节点内,输出控制装置响应于辅助信息,该辅助信息被加到相对于通过交叉节点建立的每个连接的相应输出信道上,提供一个数据结束的指示,从而终止对相应输出信道的数据和辅助信息的供应、并指示相应输出信道是空闲的,因此该输出控制装置构成了用来终止连接的上述装置。
12、根据权利要求8所述的接线器,其特征在于用来消除信道争用的装置包括交叉节点的每一列的令牌环装置,每个令牌环装置用来周期地依次将相应输出端口的相对于每个输出信道的令牌供给这一列中的每个交叉节点,每一令牌指示相应的输出信道是否空闲。
13、根据权利要求12所述的接线器,其特征在于一列中的每个交叉节点包括将或者来自通过该交叉节点建立的连接的相应输入端口的输入信道的数据、或者来自同一列中前一交叉节点的数据输出作为来自交叉节点的输出数据而有选择地提供出来的装置。
14、根据权利要求13所述的接线器,其特征在于:对每个输出端口的每一个输出信道的令牌构成了上述的辅助信息。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CA509166 | 1986-05-14 | ||
CA000509166A CA1254982A (en) | 1986-05-14 | 1986-05-14 | Method of and switch for switching information |
Publications (2)
Publication Number | Publication Date |
---|---|
CN87104185A CN87104185A (zh) | 1988-03-30 |
CN1012930B true CN1012930B (zh) | 1991-06-19 |
Family
ID=4133147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN87104185A Expired CN1012930B (zh) | 1986-05-14 | 1987-05-14 | 交换信息的方法和接线器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4771419A (zh) |
EP (1) | EP0245996B1 (zh) |
JP (1) | JPS62272800A (zh) |
KR (1) | KR870011541A (zh) |
CN (1) | CN1012930B (zh) |
AT (1) | ATE91056T1 (zh) |
CA (1) | CA1254982A (zh) |
DE (1) | DE3786298T2 (zh) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2865692B2 (ja) * | 1989-02-22 | 1999-03-08 | 株式会社日立製作所 | スイッチングシステム及びその構成方法 |
US5365519A (en) * | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
US4910731A (en) * | 1987-07-15 | 1990-03-20 | Hitachi, Ltd. | Switching system and method of construction thereof |
US6330240B1 (en) | 1987-04-24 | 2001-12-11 | Hitachi, Ltd. | ATM cell switching system |
DE3714385A1 (de) * | 1987-04-30 | 1988-11-10 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zur koppelfeldsteuerung in einem vermittlungssystem |
USRE36716E (en) * | 1987-07-15 | 2000-05-30 | Hitachi, Ltd. | Switching system for switching cells having error detection apparatus |
USRE36751E (en) * | 1987-07-15 | 2000-06-27 | Hitachi, Ltd. | ATM switching system connectable to I/O links having different transmission rates |
US5285445A (en) * | 1987-12-17 | 1994-02-08 | U.S. Philips Corporation | Switching network and switching network control for a switching node in a wideband transmission system |
US5268896A (en) * | 1988-03-26 | 1993-12-07 | Alcatel N.V. | Communication switching element |
NL8801120A (nl) * | 1988-04-29 | 1989-11-16 | At & T & Philips Telecomm | Kruispuntschakelaar voor het doorschakelen van pakketten. |
DE3823878A1 (de) * | 1988-07-14 | 1990-01-18 | Philips Patentverwaltung | Koppelfeld fuer ein vermittlungssystem |
WO1990005419A1 (en) * | 1988-11-10 | 1990-05-17 | Zigmantas Leonas Budrikis | Distributed router of connectionless packets over connection oriented networks |
FR2642252A1 (fr) * | 1989-01-26 | 1990-07-27 | Centre Nat Rech Scient | Unite d'interconnexion entre circuits, notamment du type crossbar procede de mise en oeuvre d'une unite d'interconnexion entre circuits, et utilisations d'une unite d'interconnexion entre circuits |
US5150357A (en) * | 1989-06-12 | 1992-09-22 | Emil Hopner | Integrated communications system |
US5107489A (en) * | 1989-10-30 | 1992-04-21 | Brown Paul J | Switch and its protocol for making dynamic connections |
US5410649A (en) * | 1989-11-17 | 1995-04-25 | Texas Instruments Incorporated | Imaging computer system and network |
US5212777A (en) * | 1989-11-17 | 1993-05-18 | Texas Instruments Incorporated | Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation |
US6038584A (en) * | 1989-11-17 | 2000-03-14 | Texas Instruments Incorporated | Synchronized MIMD multi-processing system and method of operation |
DE68928980T2 (de) * | 1989-11-17 | 1999-08-19 | Texas Instruments Inc | Multiprozessor mit Koordinatenschalter zwischen Prozessoren und Speichern |
US6070003A (en) * | 1989-11-17 | 2000-05-30 | Texas Instruments Incorporated | System and method of memory access in apparatus having plural processors and plural memories |
US5339447A (en) * | 1989-11-17 | 1994-08-16 | Texas Instruments Incorporated | Ones counting circuit, utilizing a matrix of interconnected half-adders, for counting the number of ones in a binary string of image data |
US5522083A (en) * | 1989-11-17 | 1996-05-28 | Texas Instruments Incorporated | Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors |
JP2964457B2 (ja) * | 1989-12-05 | 1999-10-18 | 株式会社日立製作所 | 通信処理装置 |
US5065393A (en) * | 1990-04-10 | 1991-11-12 | Dsc Communications Corporation | Network controller billing system and method of operation |
US5065392A (en) * | 1990-04-10 | 1991-11-12 | Dsc Communications Corporation | Network controller scheduling system and method of operation |
DE4012768A1 (de) * | 1990-04-21 | 1991-10-24 | Philips Patentverwaltung | Koppelelement |
JPH0756644B2 (ja) * | 1990-08-31 | 1995-06-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 状態変化通知装置及び方法 |
US5235592A (en) * | 1991-08-13 | 1993-08-10 | International Business Machines Corporation | Dynamic switch protocols on a shared medium network |
US5450073A (en) * | 1991-12-31 | 1995-09-12 | International Business Machines Corporation | Controlling power sequencing of a control unit in an input/output system |
US5539727A (en) * | 1992-04-14 | 1996-07-23 | Kramarczyk; Marian | Method and apparatus for configuring and maintaining token ring networks |
US5351242A (en) * | 1992-04-14 | 1994-09-27 | Marian Kramarczyk | Method and apparatus for configuring and maintaining token ring networks |
FR2702322B1 (fr) * | 1993-03-01 | 1995-06-02 | Texas Instruments France | Mémoire à points d'interconnexion notamment pour la mise en communication de terminaux de télécommunication fonctionnant à des fréquences différentes. |
US5371621A (en) * | 1993-08-23 | 1994-12-06 | Unisys Corporation | Self-routing multi-stage photonic interconnect |
US5463486A (en) * | 1993-08-23 | 1995-10-31 | Unisys Corporation | Self-routing multi-stage photonic interconnect |
US5801641A (en) * | 1993-10-19 | 1998-09-01 | The Johns Hopkins University | Controller for a non-blocking broadcast network |
US5442628A (en) * | 1993-11-15 | 1995-08-15 | Motorola, Inc. | Local area network data processing system containing a quad elastic buffer and layer management (ELM) integrated circuit and method of switching |
US5694546A (en) | 1994-05-31 | 1997-12-02 | Reisman; Richard R. | System for automatic unattended electronic information transport between a server and a client by a vendor provided transport software with a manifest list |
ES2164084T3 (es) * | 1994-09-13 | 2002-02-16 | Cit Alcatel | Metodo para modificar un arbol multidestino en una red de conmutacion. |
JPH08202666A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 接続網 |
US6185222B1 (en) * | 1995-09-28 | 2001-02-06 | Cisco Technology, Inc. | Asymmetric switch architecture for use in a network switch node |
FR2766313B1 (fr) * | 1997-07-18 | 1999-10-08 | Canon Kk | Dispositif et procede de communication et systemes les utilisant |
US10489449B2 (en) | 2002-05-23 | 2019-11-26 | Gula Consulting Limited Liability Company | Computer accepting voice input and/or generating audible output |
US8611919B2 (en) | 2002-05-23 | 2013-12-17 | Wounder Gmbh., Llc | System, method, and computer program product for providing location based services and mobile e-commerce |
US20160150469A1 (en) * | 2014-11-21 | 2016-05-26 | Mediatek Inc. | Method for performing opportunistic power saving in an electronic device, and associated apparatus |
DE102022127971B4 (de) | 2022-10-24 | 2024-05-08 | Deutsche Telekom Ag | Techniken zur automatisierten Port- und Leitungszuordnung für POTS und Fiber-to-the-Curb/-Building/-DistribiutionPoint (FTTC,FTTB,FTTdp*)-Anschlüsse |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE795164A (fr) * | 1972-02-08 | 1973-05-29 | Ericsson Telefon Ab L M | Procede de commande de portes de jonctions communes dans un central a modulation par impulsions codees |
FR2503497B1 (fr) * | 1981-04-03 | 1988-07-08 | Telephonie Ind Commerciale | Systeme temporel de telecommunications |
US4488290A (en) * | 1982-08-04 | 1984-12-11 | M/A-Com Linkabit, Inc. | Distributed digital exchange with improved switching system and input processor |
US4521880A (en) * | 1983-12-06 | 1985-06-04 | At&T Bell Laboratories | Time-slot interchanger for fast circuit switching |
GB8333519D0 (en) * | 1983-12-16 | 1984-01-25 | Gen Electric Co Plc | Data signal switching systems |
US4564937A (en) * | 1983-12-22 | 1986-01-14 | Gte Automatic Electric Incorporated | Remote data link address sequencer and a memory arrangement for accessing and storing digital data |
JPS61108286A (ja) * | 1984-10-31 | 1986-05-26 | Iwatsu Electric Co Ltd | 時分割情報伝送装置 |
US4644529A (en) * | 1985-08-02 | 1987-02-17 | Gte Laboratories Incorporated | High-speed switching processor for a burst-switching communications system |
-
1986
- 1986-05-14 CA CA000509166A patent/CA1254982A/en not_active Expired
- 1986-05-19 US US06/864,666 patent/US4771419A/en not_active Expired - Lifetime
-
1987
- 1987-04-28 EP EP87303779A patent/EP0245996B1/en not_active Expired - Lifetime
- 1987-04-28 AT AT87303779T patent/ATE91056T1/de not_active IP Right Cessation
- 1987-04-28 DE DE87303779T patent/DE3786298T2/de not_active Expired - Lifetime
- 1987-05-13 KR KR870004672A patent/KR870011541A/ko not_active Application Discontinuation
- 1987-05-14 JP JP62116025A patent/JPS62272800A/ja active Pending
- 1987-05-14 CN CN87104185A patent/CN1012930B/zh not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3786298D1 (de) | 1993-07-29 |
EP0245996A2 (en) | 1987-11-19 |
DE3786298T2 (de) | 1993-09-30 |
CN87104185A (zh) | 1988-03-30 |
EP0245996B1 (en) | 1993-06-23 |
CA1254982A (en) | 1989-05-30 |
US4771419A (en) | 1988-09-13 |
ATE91056T1 (de) | 1993-07-15 |
KR870011541A (ko) | 1987-12-24 |
EP0245996A3 (en) | 1989-12-13 |
JPS62272800A (ja) | 1987-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1012930B (zh) | 交换信息的方法和接线器 | |
CN1073316C (zh) | 信元交换设备和为信元寻找路由的方法 | |
CN1013541B (zh) | 具有最佳缓冲存贮器的混合时分复用交换系统 | |
DE4232667C2 (de) | Rechnergesteuerte Vermittlungsanlage | |
CN1035927A (zh) | 混合式分组交换的方法和设备 | |
CN1024623C (zh) | 用于电信交换系统与资源无关的体系 | |
CN1052582A (zh) | 具有时间片调度装置的高速异步传送方式包交换网络系统 | |
CN88100334A (zh) | 数字电路交换与分组交换网及其交换设施 | |
CN1149222A (zh) | 具有多信道广播带外控制的atm分组交换机 | |
CN85103740A (zh) | 分组和电路交换通讯网 | |
CN1267418A (zh) | 连网系统 | |
CN1009411B (zh) | 分组交换设备 | |
CN85108417A (zh) | 动态指定开关通路的设备及其方法 | |
TW408272B (en) | LAN switch architecture | |
CN1354579A (zh) | 流水线调度方法和调度装置 | |
CN101383712A (zh) | 一种片上网络的路由节点微结构 | |
CN1359241A (zh) | 用于分组交换机和无源光网络的分布式调度器 | |
CN101146029A (zh) | 一种分组重排序方法和系统 | |
CN1568464A (zh) | 计算机系统输入/输出节点的标识及仲裁机制 | |
JP2502920B2 (ja) | Atmスイッチにおける調停機構 | |
CN1298593A (zh) | 电信转接器中的ampic dram系统 | |
CN1513243A (zh) | 单级数据管理交换机的体系结构 | |
JP2677670B2 (ja) | 2つのバス間における交差回路 | |
CN1120652C (zh) | 2n×n多路交换机 | |
CN100589653C (zh) | 一种sdh系统支路板上光板时隙时分优化配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C53 | Correction of patent of invention or patent application | ||
COR | Change of bibliographic data |
Free format text: CORRECT: PATENTEE; FROM: NORTHERN TELECOM LTD. TO: NORTEL NETWORKS LTD. |
|
CP01 | Change in the name or title of a patent holder |
Patentee after: NORTEL NETWORKS LTD [CA] Patentee before: Northern Telecom Ltd. |
|
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |