CN101277198A - 一种具有在苛刻环境中抗辐照干扰的高速通信芯片 - Google Patents

Abstract

本发明一种具有在苛刻环境中抗辐照干扰的高速通信芯片，该芯片包括存储器、抗辐照高速通信IP核模块、XILINX FPGA软核微处理器、通信接口以及LCD控制器等；其中，XILINX FPGA软核微处理器是整个系统的核心，它负责整个系统的指挥与调度，分别与抗辐照高速通信IP核模块、存储器、LCD控制器及通信接口相连；其中，所述的通信接口用于发送与接收数据，采用低电压差分信号传输接口，使用四条双绞线的六类干兆网线作为电缆；需要发送和接收到的数据存放在各自的存储器中；所述的抗辐照高速通信IP核模块采用冗余、低电压差分技术、错误校验及恢复机制，降低辐照导致的故障，进而提高通信速度和可靠性；所述的LCD控制器与LCD设备连接，实现LCD的驱动。

Description

一种具有在苛刻环境中抗辐照干扰的高速通信芯片

(一)技术领域：

本发明涉及一种具有在苛刻环境中抗辐照干扰的高速通信芯片。该通信芯片采用XILINX公司的推出的FPGA软核微处理器做为CPU，采用苛刻环境抗辐照高速通信SOPC(System On Programmable Chip)芯片作为通信单元，外配相应的外围电路。设计者可以根据需要对苛刻环境抗辐照高速通信芯片的硬件结构、功能特点、资源占用等进行灵活构建与编程，从而在相当短的周期内用很低的成本就可以开发出目标产品。属于通信技术领域。

(二)背景技术：

苛刻环境嵌入式系统一般是指可以装载在卫星、飞机或地面上(野外露天、矿井等苛刻或危险环境)的无人值守监测控制系统，它具有对待测目标的参数进行长时间连续监测或周期监测的功能，用以实时获得待测目标空间、时间和频谱的动态变化信息，获取待测量的统计分布和预测其突变的几率，控制系统还会根据测量结果对系统实施相应的控制。为了适应苛刻环境下的工作条件，这些系统一般都是结构可重组和故障可检测的、可容错的综合系统，与一般嵌入式系统相比具有更高的可靠性与故障容错性。

从国民经济发展市场需求来讲，工作在特殊环境中的各种嵌入式系统能帮助人们深入了解工业布局、农业收成，植被病虫害，森林火警、气象变化、洪涝预测，环境污染，地质突变状态等与人民的生产及生命安全戚戚相关的信息。比如：在空间科学探测、矿山安全监测、无人区监测、环境污染监测等自然灾害的预警系统中，由于被测环境中存在较强的电磁干扰(雷电等强电磁干扰)、辐射、单粒子事件(SEU)，所以，使用基于计算机的数据采集系统来完成监测任务是相当危险和不可靠的，而且系统的布控也难以实现。因此，研究苛刻环境嵌入式系统已经成为当务之急。

通信环境的优劣对苛刻环境通信系统的可用性影响很大。由于系统通常工作在野外露天或环境恶劣的现场，所以，除了要进行防爆、防尘、防潮、防霉等必要的设计外，还必须考虑电磁辐射、单粒子事件对系统通信产生的影响，要解决可靠性和高速传输两个关键技术问题。

现代控制系统大量采用分布式系统结构，系统中各嵌入式计算机间数据交换量不断膨胀，为了保证系统的有效性与实时性，就要求在系统内部建立更高速率的通信连接。为了满足技术发展的要求，近年来，人们研究实现包括光纤通道(FC)、高速以太、1394、1355等各种高性能串行通信系统，使得商用计算机和一般嵌入式系统的数据通信速率已经可以达到1Gbps以上，个别系统已经可以达到10Gbps。然而，由于技术限制，在太空、矿山、车船等苛刻环境下的嵌入式系统依然只能使用1553B、CAN等传统的数据通信系统，通信速率最高只能达到1Mbps，个别系统中为了提高数据传输速率，已开始研究采用LVDS(LowVoltage Differential Signaling，低电压差分信号)等技术构建非标通信系统，即便如此，速率也只能做到10Mbps量级，且只能实现点到点的数据交换，无法组构一个完整的分布式系统。而目前的卫星有效载荷设备、野外露天环境监测、矿山监测系统已经提出了对更高通信速率和高可靠通信的应用要求。

近年来的大量研究与实验表明：由于野外露天、空间、矿山等恶劣环境现场的特殊性，使本已成熟应用的传统系统在此类恶劣环境中遇到重重困难，严重制约了各类传统系统在苛刻环境中的推广和使用，现实告诉我们：不能照搬传统的系统数据传输方式来解决苛刻环境中的数据传输问题。因此，设计苛刻环境嵌入式高速通信系统是一项具有意义的研究工作。

如果能够将抗辐照高速通信芯片所需的全部核心电路(例如微处理器，抗辐照高速通信IP(Intellectual Property，知识产权)核模块、各种控制器与通信接口等)放在同一芯片上，就可以大幅缩小整个系统所占的面积，同时还会减少外围驱动接口单元及电路板间的信号传递，加快微处理器数据处理的速度，内嵌的线路还可以避免外部电路板上信号传递所造成的系统干扰。

目前国内外仅有少数几个集成电路企业设计和生产抗干扰通信芯片，可以归纳为以下几个特点：

●大部分芯片在功能上以全定制的ASIC(Application SpecificIntegrated Circuit)芯片为主，速率较低，一般在1Mbps量级。因而SOC(System On Chip)单芯片、高速率的设计是通信芯片的一个研究热点。

●国外也正在研制抗辐照高速通信SOC单芯片，但片内集成的是单片机，由于单片机是IP(Intelligent Propriety)硬核，体系结构不可变，因此这种解决方案的灵活性差，价格高。

●国内也朝SOC单芯片方向发展，目前还没有形成产品，也没有投入使用。

其中，SOC，即为System On Chip：片上系统(系统级芯片)，一种结合了许多功能模块和微处理器核心的单芯片电路系统。是一种在结构上以嵌入式系统结构为基础，集软硬件与一体的系统级芯片。

其中，SOPC，即为System On Programmable Chip：片上可编程系统，或者说是基于大规模FPGA(Field Programmable Gate Array，即现场可编程门阵列)解决方案的SOC。它是现代计算机辅助技术、EDA(Electronic DesignAutomation，电子设计自动化)技术和大规模集成电路技术高度发展的产物。SOPC技术的目标就是试图将尽可能大而完善的电子系统，包括嵌入式处理器系统、接口系统、硬件协处理器或加速器系统、DSP系统、存储电路以及数字系统等，在单一的FPGA中实现，使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发成本、产品维护及其硬件升级等方面实现最优化。

其中，IP核是具有知识产权的集成电路芯核的简称，其作用是把一组拥有知识产权的电路设计集合在一起，构成芯片的基本单位，以供设计时搭积木之用。其实可以把IP核理解为一颗ASIC，以前是ASIC做好以后供人家在PCB上使用，现在是IP核做好以后让人家集成在更大的芯片里使用。

(三)发明内容：

本发明的目的在于提供一种具有在苛刻环境中抗辐照干扰的高速通信芯片，具体而言，是一种基于XILINX FPGA的苛刻环境抗辐照高速通信SOPC芯片，主要面向苛刻环境抗辐照高速通信系统的设计，设计者可以根据用户需求对该芯片的硬件结构、功能特点、资源占用等进行灵活构建，从而在相当短的周期内用很低的成本就可以开发出目标产品，而不是被动地跟随和使用市场上已有的MCU进行“僵硬的硬件连结和拼装”。

本发明高速通信芯片是一种用于全双工、双向、串行、点对点数据链路的层次化协议及接口规范的集合。采用线路切换技术及协议，网络中可以同时使用多条总线，网络拓扑具有很高的自由度。采用DS(Data Strobe，数据滤波)编码及LVDS传输方式。因此，即使机器间各个连接的数据传输速度不高，仍可通过增加总线数量的方法来提高整个网络的数据传输速度。而目前网络发展的两大趋势就是交换性和扩展性。在其最新版协议中，该总线的速率在2Mb/s至400Mb/s之间，而且通过一定的硬件要求，可以保证在10米距离内还能达到较高的数据速率。

本发明一种基于XILINX FPGA的苛刻环境抗辐照高速通信SOPC芯片，该芯片包括存储器、抗辐照高速通信IP核模块、XILINX FPGA软核微处理器、通信接口以及LCD控制器等部分。其中，所述的XILINX FPGA软核微处理器是整个系统的核心，它负责整个系统的指挥与调度，分别与抗辐照高速通信IP核模块、存储器、LCD控制器及通信接口相连；需要发送的数据经过抗辐照高速通信IP核模块处理后送入存储器暂存，通过通信接口以LVDS格式向外发送；接收数据时处理过程反之。其中，所述的通信接口用于发送与接收数据，采用低电压差分信号传输接口(LVDS)，使用四条双绞线的六类千兆网线作为电缆，这样做的好处是可以提高抗干扰能力；需要发送和接收到的数据存放在各自的FIFO(First In First Out，先进先出)存储器中；所述的抗辐照高速通信IP核模块采用冗余、低电压差分技术、错误校验及恢复机制，降低辐照导致的故障，进而提高通信速度和可靠性；所述的LCD控制器与LCD设备连接，实现LCD的驱动。

其中，所述的抗辐照高速通信IP核模块主要由控制、发送、接收、恢复、错误、时间、信誉和波特率选择八个子模块组成；其中控制模块较为核心，主要控制其他各模块的工作执行、调度；接收模块负责接收各类数据并将其归类，反馈相应信息给控制模块；发送模块从控制模块接收到各种指示信息，随即发送相应种类字符；恢复模块最先接收到发送过来的数据，并将其恢复提取，传送给接收模块；错误模块负责对系统发生的各类错误进行处理、恢复；信誉、波特率选择和时间模块负责控制系统接收数据的容量，系统时间及系统状态机运转的时间管理等。

其中，存储器采用FPGA片内设计，使用FIFO存储器，用来存储需要发送和需要接收的数据。

其中，所述的电缆包括四条双绞线的六类千兆网线，每条双绞线分开包裹，并且最终再将四条包裹在一起；电缆的两头分别安装一个九针的微型D类连接器，该连接器分别连接存储器及XILINX FPGA软核微处理器。

本发明一种基于XILINX公司的32位MicroBlaze微处理器的苛刻环境通信芯片，其优点及功效在于：该通信芯片采用XILINX公司的推出的MicroBlaze软核微处理器做为CPU，采用苛刻环境抗辐照干扰通信SOPC(System OnProgrammable Chip)芯片作为通信单元，外配相应的外围电路。设计者可以根据需要对苛刻环境高速通信芯片的硬件结构、功能特点、资源占用等进行灵活构建与编程，从而在相当短的周期内用很低的成本就可以开发出目标产品。由于苛刻环境高速通信芯片集成了苛刻环境高速通信所需的全部核心电路(存储器，抗辐照高速通信IP核模块、XILINX FPGA软核微处理器，通信接口以及LCD控制器等部分)，可以大幅缩小苛刻环境高速通信系统的体积，同时还会减少外围驱动接口单元及电路板间的信号传递，加快微处理器数据处理的速度，内嵌的线路还可以避免外部电路板上信号传递所造成的系统干扰；通信系统体积小、集成度高，可靠性强，具有可重构性。

(四)附图说明：

图1所示为苛刻环境抗辐照通信系统设计总体框图。

图2所示为抗辐照高速通信IP核模块内部工作流程框图。

图3所示为抗辐照高速通信IP核模块内部8个子模块的相互关系图。

(五)具体实施方式：

下面结合附图和实施例，对本发明的技术方案做进一步阐述。

1.本设计采用MicroBlaze软核微处理器的原因

XILINX公司的推出的软核微处理器主要特性包括：MicroBlaze软内核是一种针对Xilinx FPGA器件而优化的32位微处理器，适用于所有的FPGA器件。MicroBlaze软内核和其它外设IP核一起，可以完成可编程系统芯片的设计。MicroBlaze软内核采用RISC(reduced instruction system computer)架构和哈佛(Harvard)结构的32位指令和数据总线，内部有32个通用寄存器R0～R31和2个特殊寄存器程序指针和处理器状态寄存器。MicroBlaze还具有指令和数据缓存，所有的指令长度都是32位，有3个操作数和两种寻址模式，指令功能划分有逻辑运算，算术运算，分支，存储器读/写和特殊指令等，指令执行的流水线是并行流水线，它分为3级流水线：取指，译码和执行。本设计中采用的是MicroBlaze软核处理器的升级版本—MicroBlaz V4.0。可工作于200MHz时钟频率，与以前版本相比，核性能增加了25％。此外，MicroBlaze V4.0的32位处理器还包括可选择的浮点单元。

目前，基于FPGA设计SOC有两种方案：基于FPGA嵌入IP硬核以及基于FPGA嵌入IP软核。IP硬核(例如ARM核，Power PC核，以及单片机核)，IP软核(Xilinx公司的MicroBlaze软核以及Altera公司的NIOSII软核)。

●IP软核相对于IP硬核植入FPGA的优越性：

(1)硬核一般来自第3方公司，FPGA厂商通常无法直接控制其知识产权费用，从而导致FPGA器件价格相对偏高。软核是FPGA厂商推出的非第3方产品，通常用户无需支付知识产权费用。

(2)硬核是预先植入的，设计者无法根据实际需要改变处理器的结构。软核则是用户可随意配置和构建的嵌入式系统微处理器IP核。

(3)硬核无法裁减处理器硬件资源以降低FPGA成本。而软核则可以随意裁减。

●MicroBlaze软核与NIOSII软核的对比：

(1)MicroBlaze的一个特点是具备FSL模块(Fast Simplex Link快速简单连接)FSL是Xilinx的一种总线标准MicroBlaze的FSL模块提供了至多32个点对点的连接利用这个模块MicroBlaze可以与用户自定义逻辑进行快速直接的数据通信。

(2)MicroBlaze的硬件开发使用ISE和EDK软件开发，也使用Redhat的GNU Pro交叉编译开发包包括汇编器编译器和调试器等目前支持MicroBlaze的操作系统有μC/OS-II和uClinux，适应范围宽。

2、本发明的技术方案

本发明一种基于XILINX FPGA的苛刻环境抗辐照高速通信SOPC芯片，如图1所示，该芯片包括存储器、抗辐照高速通信IP核模块、XILINX FPGA软核微处理器、通信接口以及LCD控制器等部分。其中，所述的XILINX FPGA软核微处理器是整个系统的核心，它负责整个系统的指挥与调度工作，如实现工作状态的转换、出错处理、响应接口命令及控制LCD显示刷新等功能，它分别与抗辐照高速通信IP核模块、存储器、LCD控制器及通信接口相连；需要发送的数据经过抗辐照高速通信IP核模块处理后送入存储器暂存，通过通信接口以LVDS格式向外发送；接收数据时处理过程反之。其中，所述的通信接口用于发送与接收数据，采用低电压差分信号传输接口(LVDS)，使用四条双绞线的六类千兆网线作为电缆，这样做的好处是可以提高抗干扰能力；需要发送和接收到的数据存放在各自的FIFO(First In First Out，先进先出)存储器中；所述的抗辐照高速通信IP核模块采用冗余、低电压差分技术、错误校验及恢复机制，降低辐照导致的故障，进而提高通信速度和可靠性；所述的LCD控制器与LCD设备连接，实现LCD的驱动。

其中，所述的抗辐照高速通信IP核模块主要由控制、发送、接收、恢复、错误、时间、信誉和波特率选择八个子模块组成，如图3所示；其中控制模块较为核心，主要控制其他各模块的工作执行、调度；接收模块负责接收各类数据并将其归类，反馈相应信息给控制模块；发送模块从控制模块接收到各种指示信息，随即发送相应种类字符；恢复模块最先接收到发送过来的数据，并将其恢复提取，传送给接收模块；错误模块负责对系统发生的各类错误进行处理、恢复；信誉、波特率选择和时间模块负责控制系统接收数据的容量，系统时间及系统状态机运转的时间管理等。

其中，存储器采用FPGA片内设计，使用FIFO存储器，用来存储需要发送和需要接收的数据。

其中，通信接口可以发送与接收数据，我们采用了低电压差分信号传输接口(LVDS)，以差分方式传送数据，不易受共模噪音的影响。LVDS技术具有超高速(理论最高速率为1.4Gbps)串行传输、低功耗和抗干扰的特性，本设计中，通信速率可以达到2Mbps至50Mbps之间。通信接口使用的电缆包括四条双绞线的六类千兆网线，每条双绞线分开包裹，并且最终再将四条包裹在一起；电缆的两头分别安装一个九针的微型D类连接器，该连接器分别连接存储器及XILINX FPGA软核微处理器。

低电压差分信号LVDS使用平衡信号来提供带有低电压摆动(典型的是350mV)的，而且是高速的内部连接。平衡的和差分的信号化提供了充足的噪音边缘，使得低电压在特殊的系统中可用。低电压摆动意味着在高速度下消耗较低的能量。

LVDS的几项特性使得它在数据信号化中具有很大的优势。

●附近持续的驱动器电流(对于逻辑1是+3.5mA，逻辑0是-3.5mA)减少了在供应电源上的交换噪音；

●可以容忍驱动器和接收器之间至少±1V的地面电压差异；

●可以降低使用双绞线电缆进行差分信号化产生的噪音；

●由于小的相等的和反相的电流会产生小的电磁场，该电磁场有消除另一个输出的趋势，所以具有较低的EMI(electromagnetic interference，电磁干扰)；

●电压的供应不依赖特殊的设备；

●在接收端一般是100Ω的终端；

●具有良好的故障保护措施；

对于LVDS每对驱动器和接收器的电源消耗一般是50mW，而ECL(emitter-coupled logic，发射极耦合逻辑)和PECL(pseudo-ECL，伪发射极耦合逻辑)需要120mW；

LCD控制器驱动LCD，LCD是整个通信系统显示界面，显示当前通信速率，通信误码率，已经发送数据量，已经接收数据量等信息；同时也可以方便系统调试。

3.对于抗辐照高速通信IP核模块的进一步详述

该IP核模块内部包括控制、发送、接收、恢复、错误、时间、信誉及波特率选择八大功能模块。其工作流程如图2所示。

控制模块：该模块的主要功能是控制链路的多个状态之间的转换，包括接收到意外错误的处理，如超时、断开、或发生奇偶错误等。

发送模块：该模块的主要功能是对数据进行DS编码并将其按串行发送出去，即该模块对应的是通信协议中的发送器的相应的功能。它从主机系统接收要发送的8位的N-Char，并把它们转变成1位的串行数据，和制造出StrobeOut一起发送出去。

接收模块：该模块的主要功能是对DS信号(Din和Sin)进行编码来产生一个被传送到主机系统的N-Char(Data，EOP，EEP)的序列。

恢复模块：该模块的主要功能是将接收到的Data和Strobe信号进行异或(XOR)操作，以此来得到接收模块需要使用的时钟信号。此外，该模块通过分析接收到的Data和Strobe信号，来判断链路收到的数据是否有效，即控制DataValid信号的值，该信号为高说明接收到的数据有效，否则说明接收到的信号无效。

错误模块：该模块的主要功能是对链路发生的各种错误，进行相应的处理。其中发生的错误包括奇偶错误(字符层，交换层)，换码错误(字符层，交换层)，断开错误(交换层)，信誉错误(交换层)，字符顺序错误(交换层)。它们的优先级是逐次递增的(字符顺序错误优先级最高)遇到错误就把错误读出去。

时间模块：该模块的主功能是提供了用于链路初始化的6.4μs和12.8μs的超时设定。当状态机移动到特定的状态时，定时器被启动。当状态机移动到错误复位状态后，6.4μs的定时器被启动。当状态机移动到错误等待(即ErroeWait)状态、启动(即Start)状态或者连接(即Run)状态时，12.8μs的定时器被启动。如果时间为6.4us的奇数倍，则After64触发，其值为高，若为64us的偶数倍，则After128触发，其值为高。时间计数模块为控制模块提供计时的服务。

信誉模块：该模块的主要功能是控制接收器接收到的常字符(即NChar)的个数。按照通信协议中的要求，接收器最多只能接收56个常字符。当发送器接收到一个FCT，说明其还可以再发送八个常字符，即相应的接收器还可以再接收八个常字符。

波特率选择模块：该模块的主要功能是控制发送模块发送信号的频率。因为根据SPACEWIRE协议中的要求，发送器是根据本地的系统时钟来控制发送字符的频率。但在实际应用中，由于各个端点所处的系统时钟会存在较大的差异，所以最好能够在系统中自己控制发送器发送字符的频率，所以，我们编写了该波特率选择模块。在该模块中，通过四位并行的输入信号BaudrateCount的值，来控制接收器需要使用到的输入信号TX_Clockenable的值。在接收模块中，只有该TX_Clockenable信号的值为高时，才能发送相应的字符信息。由此，通过该波特率选择模块可以起到控制发送模块发送字符信息频率的作用。

Claims (4)

1、一种具有在苛刻环境中抗辐照干扰的高速通信芯片，其特征在于：该芯片包括存储器、抗辐照高速通信IP核模块、XILINX FPGA软核微处理器、通信接口以及LCD控制器等部分；其中，所述的XILINX FPGA软核微处理器是整个系统的核心，它负责整个系统的指挥与调度，分别与抗辐照高速通信IP核模块、存储器、LCD控制器及通信接口相连；需要发送的数据经过抗辐照高速通信IP核模块处理后送入存储器暂存，通过通信接口以LVDS格式向外发送，接收数据时处理过程反之；其中，所述的通信接口用于发送与接收数据，采用低电压差分信号传输接口，使用四条双绞线的六类千兆网线作为电缆；需要发送和接收到的数据存放在各自的存储器中；所述的抗辐照高速通信IP核模块采用冗余、低电压差分技术、错误校验及恢复机制，降低辐照导致的故障，进而提高通信速度和可靠性；所述的LCD控制器与LCD设备连接，实现LCD的驱动。

2、根据权利要求1所述的一种具有在苛刻环境中抗辐照干扰的高速通信芯片，其特征在于：所述的抗辐照高速通信IP核模块主要由控制、发送、接收、恢复、错误、时间、信誉和波特率选择八个子模块组成；其中控制模块较为核心，主要控制其他各模块的工作执行、调度；接收模块负责接收各类数据并将其归类，反馈相应信息给控制模块；发送模块从控制模块接收到各种指示信息，随即发送相应种类字符；恢复模块最先接收到发送过来的数据，并将其恢复提取，传送给接收模块；错误模块负责对系统发生的各类错误进行处理、恢复；信誉、波特率选择和时间模块负责控制系统接收数据的容量，系统时间及系统状态机运转的时间管理等。

3、根据权利要求1所述的一种具有在苛刻环境中抗辐照干扰的高速通信芯片，其特征在于：所述的存储器采用FPGA片内设计，使用先进先出存储器，用来存储需要发送和需要接收的数据。

4、根据权利要求1所述的一种具有在苛刻环境中抗辐照干扰的高速通信芯片，其特征在于：所述的通信接口使用的电缆包括四条双绞线的六类千兆网线，每条双绞线分开包裹，并且最终再将四条包裹在一起；电缆的两头分别安装一个九针的微型D类连接器，该连接器分别连接存储器及XILINX FPGA软核微处理器。

Images