CN101271876A - 感应装置封装件 - Google Patents

感应装置封装件 Download PDF

Info

Publication number
CN101271876A
CN101271876A CN 200810095895 CN200810095895A CN101271876A CN 101271876 A CN101271876 A CN 101271876A CN 200810095895 CN200810095895 CN 200810095895 CN 200810095895 A CN200810095895 A CN 200810095895A CN 101271876 A CN101271876 A CN 101271876A
Authority
CN
China
Prior art keywords
bus
induction chip
encapsulation member
inductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200810095895
Other languages
English (en)
Inventor
卢勇利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200810095895 priority Critical patent/CN101271876A/zh
Publication of CN101271876A publication Critical patent/CN101271876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种感应装置封装件，包括一基板、一感应芯片及一第一导电条。感应芯片与基板电性连接。第一导电条是邻近于感应芯片并与基板电性连接。

Description

感应装置封装件
技术领域
本发明是有关于一种感应装置封装件，且特别是有关于一种导通静电的感应装置封装件。
背景技术
静电放电(Electrostatic Discharge，ESD)在短时间内形成大电流，可能在数个纳秒(ns)内就有几安培的电流产生，因此会容易造成集成电路芯片的永久损坏。所以需要有适当的保护装置来提供放电路径以保护芯片。
感应装置封装件是被广泛地应用在许多电子装置上，例如笔记型计算机上的指纹辨识器。感应装置封装件经常因使用者的碰触或与其它物体摩擦而产生静电，若静电累积过多造成电压上升至产生静电放电现象时，就会发生上述提及的芯片及电路损害。
目前的技术中，大多数消除静电的方法，都是以IC布局的设计来改善，亦即使用增加静电放电的设计来保护电路。或者，在感应芯片的邻近处设置锡球，锡球并与接地端电性连接，在待感应物接触或滑过感应芯片时，使得因摩擦产生的静电能有效地被锡球导通至接地端。
然而，无论是以IC布局的方式或制作锡球的方式来导通静电，都需要多道较繁复的半导体制程，因此导致成本上升，且制程变得较复杂。
发明内容
有鉴于此，本发明就是在提供一种导通静电的感应装置封装件，设置一导电条，其位置是邻近于一感应芯片，使得一待感应物上的静电通过导电条导通至接地端，以防止瞬间大电流损害感芯片及其它电路。本发明具有制程容易，成本低廉的优点。
根据本发明的一方面，提出一种感应装置封装件，包括一基板、一感应芯片及一第一导电条。感应芯片与基板电性连接。第一导电条是邻近于感应芯片并与基板电性连接。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依照本发明较佳实施例的感应装置封装件的上视图。
图2绘示图1中的第一导电条的沿着D1方向的前视图。
图3绘示图1的感应装置封装件的沿着D1方向的前视图。
图4绘示手指接受本实施例的感应装置封装件感应时的示意图。
图5绘示另一实施例的感应装置封装件的上视图。
图6绘示再一实施例的感应装置封装件的上视图。
图7绘示图6中更一实施例的感应装置封装件的上视图。
主要组件符号说明
100、200、300、400：感应芯片封装件
102：基板
104、304：感应芯片
105：主动区
106、202、402、301：第一导电条
108：第一金线
110：第二金线
112、204、404：第二导电条
114：第三金线
116：晶片切条
118：金属层
120、302、406：封胶
122：手指
D1：方向
具体实施方式
本发明提出一种导通静电的感应装置封装件。感应装置封装件包括一基板、一感应芯片及一导电条。感应芯片与基板电性连接。导电条是邻近于感应芯片并与基板电性连接。当一待感应物接近感应芯片时，待感应物上的静电通过导电条导通至接地端，以防止瞬间大电流损害感芯片及其它电路。以下是举出一较佳实施例做详细说明，然此实施例仅为本发明的发明精神下的几种实施方式之一，其说明的文字与图标并不会对本发明的欲保护范围进行限缩。
请参照图1，其绘示依照本发明较佳实施例的感应装置封装件的上视图。感应装置封装件100包括一基板102、一感应芯片104及一第一导电条106。感应芯片104与基板102电性连接，感应芯片104并具有一主动区105。第一导电条106是邻近于感应芯片104并与基板102电性连接。另外，第一导电条106的延伸方向是实质上平行于感应芯片104的延伸方向。且感应芯片104与基板102是通过至少一第一金线108电性连接，在本实施例中，感应芯片104的两端皆通过第一金线108与基板102电性连接。此外，第一导电条106与基板102是通过一第二金线110电性连接。
当待感应物接触或滑过感应芯片104时，待感应物上的静电会由第一导电条106被导通至接地端。如此，避免静电对感应装置封装件100内部的电路或是感应芯片104放电而造成损害。
另外，感应装置封装件100更包括一第二导电条112，第一导电条106及第二导电条112是分别配置于感应芯片104的两侧。同样地，第二导电条112与基板102是通过一第三金线114电性连接。由于两条导电条的设置，提供了更大的静电导通范围。
举例来说，如图1所示，第一导电条106的一端与感应芯片104的一端实质上切齐，第二导电条112的一端与感应芯片104的另一端实质上切齐，如此，使得第一导电条106靠左，而第二导电条112靠右，因此可以进一步地扩大静电导通范围。而且，第一导电条106的长度及第二导电条112的长度是大于感应芯片104的长度的半。如此，当待感应物在进行感应时，可以接触到第一导电条106与第二导电条112至少其中一个，使得待感应物上的静电都能被导通至接地端而不会被遗漏掉。
请参照图2，其绘示图1中的第一导电条的沿着D1方向的前视图。第一导电条106较佳地包括一晶片切条116及一金属层118，金属层118是配置于晶片切条116的上表面，金属层118与基板102是通过第二金线110电性连接(第二金线110绘示于图1中)。同样，第二导电条112也包括了晶片切条及金属层，且第二导电条112的金属层与基板102是通过第三金线114(第三金线114绘示于图1中)电性连接。较佳地，金属层的材质为导电性较佳的铝。
由于晶片切条的来源取得容易，即使是报废的晶片都可以拿来制成晶片切条，然后再将金属层形成于晶片切条的上表面。并且，形成金属层的方法可以是各种表面处理技术，例如是电镀或涂层。而晶片制程本身是具有尺寸精密的特性，故每一制成的晶片切条的尺寸差异性甚小。因此，在将第一导电条及第二导电条设置于感应装置封装件上时，制程的控制相当容易。所以，制作第一导电条与第二导电条并不需要进行复杂的半导体制程，只要以一般晶片切割技术就可以制作晶片切条，使得整体的制程简化许多。
请参照图3并同时参照图1，图3绘示图1的感应装置封装件的沿着D1方向的前视图。感应装置封装件100更包括一封胶120，覆盖住至少一第一金线108、第二金线110、第三金线114、部分的感应芯片104、一部分的第一导电条106及一部分的第二导电条112，并露出感应芯片104的主动区105，较佳地只露出主动区105，并且露出另一部份的第一导电条106与另一部份的第二导电条112，此另一部份的第一导电条106与另一部份的第二导电条112是邻近于感应芯片104的主动区105的一侧。当然地，主动区105、第一导电条106及第二导电条112所露出的范围大小，视感应芯片104所提供的功能及待感应物的大小而定，较佳地实质上为待感应物的大小。例如，感应芯片104为一指纹感应芯片104时，待感应物则为一手指122的指端，所以主动区105、第一导电条106及第二导电条112中露出于封胶120的范围大约是手指122的指端的面积，如图4所示，其绘示手指接受本实施例的感应装置封装件感应时的示意图。
另外，请再参照图3，基板102的底面是具有数个锡球124，用以与外部的一电路板(未绘示)电性连接，此些锡球124至少一个与电路板的接地端电性连接。也就是说，来自于待感应物的静电可通过基板与电路板的电性连接而被导通至与电路板电性连接的接地端。
在本实施例中，第一导电条106与第二导电条112的长度大于感应芯片104的长度的一半。然于其它实施例中，第一导电条与第二导电条的长度并不受图1绘制的第一导电条与第二导电条的长度所限制。请参照图5，其绘示另一实施例的感应装置封装件的上视图。感应芯片200包括一第一导电条202与一第二导电条204，第一导电条202与第二导电条204的长度实质上等于感应芯片的长度。
或者，可以不用两条导电条，只要一条导电条也可以达到本实施例的导通静电的效果。例如，请参照图6，其绘示再一实施例的感应装置封装件的上视图。于此实施例中，感应装置封装件300只配置有一条导电条，即一第一导电条301。然只要封胶302露出一感应芯片304及第一导电条301的部份能使待感应物碰触的到，就能使待感应物上的静电被导通至接地端。又例如，请参照图7，其绘示图6中更一实施例的感应装置封装件的上视图。于此实施例中，第一导电条402的长度实质上等于一感应芯片404的长度，同样地，只要封胶406露出感应芯片404及第一导电条402的部份能使待感应物碰触的到，就能使待感应物上的静电被导通至接地端。
在图1中，虽然第一导电条106位于感应芯片104的上侧，而第二导电条112位于感应芯片104的下侧，然而，在其它实施例中，只要封胶露出感应芯片、第一导电条及第二导电条的部份能使待感应物碰触的到即可，第一导电条与第二导电条的位置并不受图1绘制的所限制。也就是说，图1中第一导电条与第二导电条的位置可以对调。相同地，在图6中第一导电条301与及图7中第一导电条402的位置也可以在感应芯片的下侧。
本发明上述实施例所揭露的导通静电的感应装置封装件，通过使用长条形的导电条，本发明具有容易制造，制程简单快速，成本低廉的优点。特别地，当利用取得容易的晶片来制成晶片切条，然后再利用简单的表面处理技术制作金属层于晶片切条上时，本发明更具有导电条设置于感应装置封装件上的配置精度高、制程控制容易的优点。并且，导电条的完成不需要进行复杂的半导体制程，只要以一般晶片切割技术就可以制成晶片切条，使得整体的制程更简化许多。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种感应装置封装件，包括：
基板；
感应芯片，与该基板电性连接；以及
第一导电条，邻近于该感应芯片并与该基板电性连接。
2.如权利要求1所述的感应装置封装件，其中该感应芯片与该基板是通过至少一第一金线电性连接，该第一导电条与该基板是通过第二金线电性连接。
3.如权利要求2所述的感应装置封装件，该感应芯片为指纹感应芯片，该感应装置封装件更包括：
封胶，覆盖住该至少一第一金线、该第二金线、部分的该感应芯片及一部分的该第一导电条，并露出该感应芯片的主动区及另一部份的该第一导电条，而该另一部份的该第一导电条是邻近于该感应芯片的该主动区之一侧。
4.如权利要求3所述的感应装置封装件，其中该第一导电条包括晶片切条及金属层，该金属层是配置于该晶片切条的上表面，该金属层与该基板是通过第二金线电性连接。
5.如权利要求4所述的感应装置封装件，其中该金属层的材质为铝。
6.如权利要求1所述的感应装置封装件，其中该第一导电条的延伸方向是实质上平行于该感应芯片的延伸方向。
7.如权利要求1所述的感应装置封装件，其中该第一导电条的长度是大于该感应芯片的长度的一半。
8.如权利要求1所述的感应装置封装件，其中该第一导电条的长度是实质上等于该感应芯片的长度。
9.如权利要求1所述的感应装置封装件，更包括第二导电条，该第一导电条及该第二导电条是分别配置于该感应芯片的两侧。
10.如权利要求9所述的感应装置封装件，其中该第一导电条的一端与该感应芯片的一端实质上切齐，该第二导电条的一端与该感应芯片的另一端实质上切齐。
11.如权利要求1所述的感应装置封装件，其中该基板的底面是具有数个锡球，用以与一电路板电性连接，该些锡球至少一个与该电路板的接地端电性连接。
CN 200810095895 2008-05-08 2008-05-08 感应装置封装件 Pending CN101271876A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810095895 CN101271876A (zh) 2008-05-08 2008-05-08 感应装置封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810095895 CN101271876A (zh) 2008-05-08 2008-05-08 感应装置封装件

Publications (1)

Publication Number Publication Date
CN101271876A true CN101271876A (zh) 2008-09-24

Family

ID=40005701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810095895 Pending CN101271876A (zh) 2008-05-08 2008-05-08 感应装置封装件

Country Status (1)

Country Link
CN (1) CN101271876A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517862A (zh) * 2013-09-29 2015-04-15 深南电路有限公司 一种指纹传感器封装方法和结构
WO2016183975A1 (zh) * 2015-05-19 2016-11-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517862A (zh) * 2013-09-29 2015-04-15 深南电路有限公司 一种指纹传感器封装方法和结构
CN104517862B (zh) * 2013-09-29 2018-11-02 深南电路有限公司 一种指纹传感器封装方法和结构
WO2016183975A1 (zh) * 2015-05-19 2016-11-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及封装方法

Similar Documents

Publication Publication Date Title
US7687905B2 (en) Integrated circuit packages, systems, and methods
US8836093B2 (en) Lead frame and flip chip package device thereof
JP2011187809A (ja) 半導体装置および多層配線基板
US11024590B2 (en) And placement of de-coupling capacitors for PDN design
US11882647B2 (en) Structure for delivering power
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
US20150162296A1 (en) Semiconductor device
US20180197845A1 (en) Magnetic small footprint inductor array module for on-package voltage regulator
CN101271876A (zh) 感应装置封装件
US9301395B2 (en) Voltage noise reduction through co-layouts of multilayer ceramic capacitors and solid electrolytic polymer capacitors
US20130319731A1 (en) Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference
TW200945539A (en) Packaging part of sensing device
US7855897B2 (en) Electronic device
US10667385B2 (en) Impedance control using anti-pad geometries
TW201631727A (zh) 用於電子封裝體之電氣互連件
TW200529720A (en) Pad structure for improving parasitic effect
KR100618788B1 (ko) 정전기 손상 방지용 인쇄회로기판
Jun Deep sub-micron ESD GGNMOS layout design and optimization
CN108122903A (zh) 半导体装置及布局方法
US20240038703A1 (en) Semiconductor assembly including multiple solder masks
TW200820384A (en) Semiconductor device having a passive device
CN103972215A (zh) 半导体装置
US20130153278A1 (en) Ball grid array package and method of manufacturing the same
CN208143571U (zh) 一种防止ic静电线路击伤的线路板
CN204905245U (zh) 一种电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080924