CN101268937A - 一种基于fpga技术的十二导联心电图数据采集卡 - Google Patents

Abstract

本发明请求保护一种十二导联心电图数据采集卡，涉及一种医疗设备。本心电图数据采集卡由FPGA采用VHDL等硬件描述语言编程实现十二导联心电图采集的选择与控制、A/D转换、采样率的控制、心电数据滤波处理、灵敏度控制、数据存储和传输。总控制模块控制灵敏度控制模块对A/D转换控制模块输出的导联信号进行灵敏度检测，控制数据处理模块对灵敏度检测后的导联信号进行滤波处理；导联脱落检测部分根据导联脱落信号判断导联是否脱落；数据传输模块接收上位机发送的控制指令，将经滤波处理的导联信号传送到上位机。本数据采集卡提高电路的集成度、大大减少电阻的使用量、减少其体积、从而大大减少功耗、节约成本和提高抗干扰性。

Description

一种基于FPGA技术的十二导联心电图数据采集卡

技术领域

本发明涉及一种医疗设备，特别涉及一种十二导联心电图数据采集卡。

背景技术

现有的十二导联心电图的心电数据采集和数据传输电路基本上通过多片选择器集成电路、译码器集成电路、计数器集成电路、单片机主控芯片、串口通信电路，WILSON电阻网络，右腿驱动电路，滤波电路等实现十二导联选择、导联脱落和灵敏度控制，信号滤波，采集电路和数据传输电路较复杂、模拟电路成分较多。从而使十二导联心电图机存在体积大、功耗大，难以零成本维护升级和不能在采集卡上实现数据采集和数据数字化处理实时同步等不足。经检索，采用FPGA技术实现十二导联心电图的心电数据采集和数据处理传输技术在国内外至今未见报道。

发明内容

本发明所要解决的技术问题是，针对现有技术中的上述缺陷，设计一种利用FPGA技术实现体积小、功耗低、电路结构简单、易于维护升级，的十二导联心电图数据采集卡。

本发明解决上述技术问题采用的技术方案是，设计一种基于FPGA技术的十二导联心电图数据采集卡，该十二导联心电图数据采集卡的选择与控制部分(不需WILSON电阻网络)、AD转换部分、采样率的控制部分、心电数据预处理部分、灵敏度控制部分、数据存储部分、导联脱落控制部分、定标电路控制部分和传输部分在FPGA中采用VHDL等硬件描述语言编程实现。仅有光电隔离电路、导联脱落电路、定标电路和信号放大电路仍采用模拟电路实现。

十二导联心电图选择与控制部分输入端口连接各导联信号，设置FPGA的输入端口作为心电信号输入端口，分别输入右手电极信号、左手电极信号、左腿电极信号、胸导联1电极信号、胸导联2电极信号、胸导联3电极信号、胸导联4电极信号、胸导联5电极信号和胸导联6电极信号，采集十二导联心电信号，确定选通的导联信号；总控制模块控制A/D转换部分对经放大处理的导联信号进行A/D转换，控制灵敏度控制模块对A/D转换控制模块输出的数字导联信号进行灵敏度检测，控制数据处理模块对灵敏度检测后的导联信号进行滤波处理；导联脱落检测部分根据导联脱落信号判断导联是否脱落；数据传输模块接收上位机发送的控制指令，将经滤波处理的导联信号传送到上位机。总控制模块的控制命令指令由八位数据构成，其中定义低四位为指令类型，高四位为其指令参数，指令类型包括：灵敏度控制命令、数据处理控制命令、定标电路控制命令、导联脱落检测控制命令、数据回放控制命令；指令参数包括：灵敏度等级、滤波处理类型、检测导联的编号、回放导联参数编号。

采用FPGA技术设计的十二导联心电图数据采集卡，能够提高采集电路的集成度、减少采集卡体积、大大减少电阻的使用量、从而减少数据采集卡功耗、节约成本和提高抗干扰性。在信息采集和医学电子仪器上有着广泛的应用前景。

附图说明

图1为本发明十二导联心电图数据采集卡功能模块结构示意图

图2为本发明十二导联心电图数据采集卡中FPGA功能模块图

具体实施方式

本发明基于FPGA技术设计的十二导联心电图数据采集卡的选择与控制部分、AD转换部分、采样率的控制部分、心电数据预处理部分、灵敏度控制部分、数据存储部分、导联脱落控制部分、定标电路控制部分和传输部分在FPGA中采用VHDL等硬件描述语言编程实现。仅有光电隔离电路、导联脱落电路、定标电路和信号放大电路仍采用模拟电路实现。

以下针对附图和具体实施例对本发明的实施作进一步具体描述。

本发明基于FPGA技术设计了一种十二导联心电图数据采集卡，基于FPGA实现十二导联心电信号采集和处理，该数据采集卡包括FPGA外围模拟电路部分和FPGA数据采集处理两个部分：

如图1所示为本发明基于FPGA的十二导联心电图数据采集卡功能模块结构示意图。该十二导联心电图数据采集卡基于FPGA采用VHDL等硬件描述语言编程实现数据采集卡的选择与控制、A/D转换、采样率控制、心电数据预处理、灵敏度控制、数据存储、导联脱落检测、定标电路控制和数据传输功能。光电隔离电路、导联脱落检测电路、定标电路和信号放大电路在FPGA外围采用模拟电路实现。

光电隔离电路连接在采集卡各电极信号输入端实现浮置功能，采集卡输入端的每个电极端均连接光电隔离电路保证人体安全；导联脱落检测电路连接导联输入端，对导联信号进行检测，导联脱落检测电路输出连接FPGA输入端，实时监测心电图监测仪的导联状态，当导联脱落检测电路检测到导联脱落，输出端向FPGA输入一个高电平，送入FPGA内部的导联脱落检测模块进行判断处理；定标电路产生定标标准信号(例如可为1MV信号)，定标电路的输出连接A/D转换部分，定标电路将定标标准信号送入FPGA内部的A/D转换部分变换为数字信号；信号放大电路对选择与控制部分选通输出的心电导联信号进行放大，接收选择与控制部分所选通导联送来的微弱的心电信号，将其放大20到100倍后送入FPGA内部的A/D转换控制模块。

本数据采集卡的核心部分基于FPGA采用硬件描述语言实现数据心电图选择与控制、A/D转换、心电数据预处理、灵敏度控制、数据存储、导联脱落检测和数据传输等主要功能。如图2所示为基于FPGA的数据采集处理部分功能模块框图。下面结合附图具体描述各模块实现的功能和具体实施方式。

(1)十二导联心电图选择与控制模块：不需WILSON电阻网络，设置FPGA的9个输入端口(如分别为R、L、F、V1、V2、V3、V4、V5和V6)作为导联信号输入端，分别与十二导联心电图监测仪的9个电极电连接(即包括右手电极R、左手电极L、左腿电极F、胸导联1电极V1、胸导联2电极V2、胸导联3电极V3、胸导联4电极V4、胸导联5电极V5和胸导联6电极V6)，选择与控制模块采集十二导联心电信号；设置FPGA的7个端口作为选通输出端口，7个选通输出端口分别连接1、1、2、2，3、3和3个单位的电阻(如1个单位可定义为10000欧姆)，端口分别设为O1、O2、O3、O4、O5、O6和O7，其中端口O1电阻的另一端与放大电路信号输入端正极连接，其他六个端口电阻的另一端合并一起再与放大电路输入端负极连接；设置FPGA的4个输入端口作为导联选通信号输入端，总控制模块根据采集的十二导联心电信号确定导联选通信号，根据预先确定的逻辑规则确定选通的导联信号。选通按下述逻辑进行：当为I导联时，L和O1选通，R与O2选通；当为II导联时，F和O1选通，R与O2选通；当为III导联时，F和O1选通，L与O2选通；当为aVR导联时，R和O1选通，L和F分别与O3、O4选通；当为aVL导联时，L和O1选通，R和F分别与O3、O4选通；当为aVF导联时，F和O1选通，R和L分别与O3、O4选通；当为V1导联时，V1和O1选通，R、L和F分别与O5、O6和O7选通；当为V2导联时，V2和O1选通，R、L和F分别与O5、O6和O7选通；当为V3导联时，V3和O1选通，R、L和F分别与O5、O6和O7选通；当为V4导联时，V4和O1选通，R、L和F分别与O5、O6和O7选通；当为V5导联时，V5和O1选通，R、L和F分别与O5、O6和O7选通；当为V6导联时，V6和O1选通，R、L和F分别与O5、O6和O7选通。

(2)A/D转换控制模块：对从FPGA外部放大电路送来的模拟心电导联信号进行A/D转换，变换成数字心电信号，并将其送入灵敏度控制部分。该模块根据总控制模块输出的A/D转换启动信号(ADCSTART)或重置信号(ADCRESET)等指令启动心电图数据采集卡的模数转换或初始化，同时把A/D转换结果(ADCRESULT)通过多位输出端口送往灵敏度控制模块，灵敏度控制模块对其进行灵敏度检测，输出一控制信号(DATAVALID)送回总控制模块，总控制模块控制数据处理模块、数据传输模块和数据存储模块同步工作，保证数据采集、存储、处理和传输的实时同步。

(3)总控制模块：该模块通过FPGA的一位端口接受外围初始化功能控制键(即复位按钮)输入的复位信号或串口传过来的初始化命令，对总控制模块进行初始化，且同时通过FPGA的一个端口输出初始化控制信号驱动A/D转换控制模块、数据传输模块、灵敏度控制模块、数据处理模块和数据存储模块等同步初始化；产生输出信号(ADCSTART)或重置信号(ADCRESET)驱动A/D转换控制模块执行模数转换或初始化；产生控制命令，控制A/D转换部分对经放大处理的导联信号进行A/D转换，控制灵敏度控制模块对A/D转换控制模块输出的数字信号进行灵敏度检测，控制数据处理模块对灵敏度检测后的导联信号进行滤波处理；控制命令指令可由八位数据构成，其中定义低四位为指令类型，高四位为其指令参数，例如，可定义低四位为“1100”时，表示灵敏度控制命令，灵敏度控制接收到该命令，对心电数据进行灵敏度检测，其高四位参数意义分别表示灵敏度等级系数，如：“0001”表示灵敏度等级系数为“1”，“0010”表示灵敏度等级系数为“2”，为“0100”表示灵敏度等级系数为“4”，为“1010”表示灵敏度等级系数为“1/2”，为“1100”表示灵敏度等级系数为“1/4”；定义低四位为“0100”时，表示数据处理控制命令，数据处理模块根据该命令对灵敏度控制模块输出的心电数据进行滤波处理，其高四位参数定义表示滤波处理类型，如：“0001”表示处理类型为50HZ滤波处理，为“0100”表示处理类型为基线漂移滤波处理等；定义低四位为“1001”时，表示定标电路控制命令，定标电路控制模块根据该命令控制外围定标电路的开启和关闭，其高四位参数保留不用；定义低四位为“1010”时，表示导联脱落检测控制命令，导联脱落检测模块根据脱落检测控制命令检测判断导联是否脱落，其高四位参数的数值大小作为检测导联的编号；定义低四位为“0100”时，表示数据回放控制命令，其高四位参数表示为回放导联参数编号。总控制模块控制数据存储模块读取数据，通过FPGA的相应端口输出上述控制命令分别控制外围定标电路模块、数据传输模块、灵敏度控制模块、数据处理模块和数据存储模块工作。

(4)灵敏度控制模块：对A/D转换控制模块输出的数字导联信号进行灵敏度检测，灵敏度检测模块接收总控制模块发来的灵敏度控制指令，该指令由八位数据构成，其中低四位为指令数据，高四位为灵敏度系数，(如高四位为“0001”表示灵敏度系数为“1”，“0010”表示灵敏度系数为“2”，为“0100”表示灵敏度系数为“4”，为“1010”表示灵敏度系数为“1/2”，为“1100”表示灵敏度系数为“1/4”等等)。灵敏度控制模块接收到A/D转换控制模块输出的数字导联信号，根据控制指令的命令将其与灵敏度系数相乘后，并传输至数据处理模块和数据存储模块进行处理存储。

(5)数据处理模块：对经灵敏度控制模块进行灵敏度检测的心电导联信号进行滤波处理。该模块根据总控制模块发送的数据处理指令对灵敏度控制模块输出的心电数据进行滤波处理。数据处理指令包括八位数据，其中低四位为数据处理控制命令，高四位为数据处理类型。例如高四位为“0001”表示处理类型为50HZ滤波处理，为“0100”表示处理类型为基线漂移滤波处理等。根据数据处理指令中数据处理类型，数据处理模块对心电导联信号进行不同的滤波处理。例如：可构建一个与滤波系数个数同长度的先入先出数据缓冲区(FIFO)队列，心电数据依次从该缓冲区中通过，当每从灵敏度控制模块输出一个新数据至数据处理模块的数据缓冲区，处于数据缓冲区内的心电数据就与相应滤波系数相乘，得出一个经滤波处理的心电数据，处理完成后，将其传送至数据传输模块。

(6)数据存储模块：根据总控制模块发来的读写指令要求，控制导联信号在FPGA与外围存储器间的传递，将灵敏度控制模块处理输出的导联数据存入外围存储器，或把外围存储器中的心电导联信号数据读出传送给数据处理模块进行数据滤波处理。该模块设有三个专门端口分别与FPGA外围存储器数据端口，控制端口和地址端口相连，另外设置一个端口作为数据传输端口，用于接收来自FPGA内部灵敏度控制模块送来的心电数据或把外围存储器内的数据传送给数据处理模块。存储数据时用硬件描述语言编程实现，先将外围存储器集成电路控制引脚设为写状态，当接收到总控制模块发来的写指令，地址数据增1，通过外围存储器集成电路地址引脚把该地址数据存放在存储器集成电路地址总线上，将灵敏度控制模块输出的心电数据通过外围存储器集成电路数据总线存储到外围存储器中；读取数据时用硬件描述语言编程实现将外围存储器集成电路有关控制引脚设为读状态，当收到读指令时，地址数据增1，通过外围存储器集成电路地址引脚把该地址数据放在存储器集成电路地址总线上，通过数据总线将灵敏度控制模块输出的心电导联数据传送到数据处理模块。

(7)数据传输模块：数据传输模块通过串行端口将上位机发送的指令传送到总控制模块，将数据处理模块完成处理的心电导联数据送到上位机进行处理。该模块把从数据处理模块传过来的数据从串行发送端口(设为TXD)发送到上位机如PC机。通过串行接收端口(设为RXD)把上位机发来的指令数据传送给FPGA内部的总控制模块供其处理。

(8)时钟发生模块：利用硬件描述语言编程产生多个时钟信号，比如48M、1M，1K，500赫兹，200赫兹等时钟信号，为A/D转换控制模块、总控制模块、数据传输模块、灵敏度控制模块、数据处理模块和数据存储模块提供基准时钟信号，保证数据采集卡内各模块以及与心电监测仪的时钟同步。

(9)导联脱落检测模块：根据总控制模块的导联检测命令检测判断导联是否脱落。当导联脱落检测电路检测到导联脱落，产生一个高电平，输入FPGA的导联脱落检测输入端，导联脱落检测模块根据接收到导联脱落检测电路输出的电平信号高低，判断导联是否脱落(若是高电平则导联脱落，否则不脱落)，当导联脱落，控制FPGA外围发光二极管显示报警。

(10)定标电路控制模块：控制外围定标电路的开启和关闭。根据总控制模块送来的定标命令，通过一个端口向FPGA外围输出一个高电平，开启FPGA外围定标电路，维持高电平时间为预定时间(如0.5秒)后转换输出一个低电平关闭FPGA外围定标电路。

该发明的硬件描述语言编程载体FPGA可选用ACTEL的AFS600等芯片，该十二导联心电图数据采集卡除光电隔离、导联脱落、定标电路部分和信号放大部分在FPGA外由各集成电路实现，其余处理电路均可以通过硬件描述语言由FPGA控制实现。这样能提高数据采集卡的集成度、大大减少分离元器件使用量、减少其体积、从而减少功耗、节约成本和提高可维护性和抗干扰性。

本发明可用其他的不违背本发明的精神或主要特征的具体形式来概述，本发明的上述实施方案都只能认为是对本发明的说明而不能限制本发明，在与本发明的权利要求书相当的含义和范围内的任何改变，都应认为是包括在权利要求书的范围内。因此，本发明以权利要求书的保护范围为准。

Claims (3)

1.一种十二导联心电图数据采集卡，其特征在于，由FPGA通过硬件描述语言实现数据采集卡的十二导联心电图选择与控制、A/D转换、采样率控制、心电数据处理、灵敏度控制、数据存储、导联脱落检测、定标电路控制和数据传输，十二导联心电图选择与控制部分输入端口分别连接十二导联电极，采集十二导联心电信号，确定选通的导联信号，选通输出端口与放大电路输入端连接；总控制模块根据十二导联心电信号确定导联选通信号，根据预先确定的逻辑规则确定选通的导联信号，并发送控制命令控制A/D转换部分对经放大处理的导联信号进行A/D转换，控制定标电路控制模块启动和关闭标准毫伏电压输出，控制灵敏度控制模块对A/D转换控制模块输出的数字导联信号进行灵敏度检测，控制数据处理模块对灵敏度检测后的导联信号进行滤波处理，控制数据存储模块对导联信号进行存取处理；导联脱落检测部分根据导联脱落信号判断导联是否脱落；数据传输模块接收上位机发送的控制指令并传送给总控制模块，或将心电导联数据送到上位机。

2.根据权利要求1所述的十二导联心电图数据采集卡，其特征在于，总控制模块的控制命令指令由八位数据构成，其中低四位为指令类型，高四位为其指令参数，指令类型包括：灵敏度控制命令、数据处理控制命令、定标电路控制命令、导联脱落检测控制命令、数据回放控制命令；指令参数包括：灵敏度等级、滤波处理类型、检测导联的编号、回放导联参数编号。

3.根据权利要求1所述的十二导联心电图数据采集卡，其特征在于，十二导联心电图选择与控制部分设置FPGA的输入端口作为导联信号输入端，分别输入右手电极信号R、左手电极信号L、左腿电极信号F、胸导联1电极信号V1、胸导联2电极信号V2、胸导联3电极信号V3、胸导联4电极信号V4、胸导联5电极信号V5和胸导联6电极信号V6；选通输出端口分别通过1、1、2、2，3、3和3个单位的电阻连接放大电路信号输入端正极或负极。

Images