CN101266460A

CN101266460A - 基于现场可编程门阵列fpga的电液比例控制器

Info

Publication number: CN101266460A
Application number: CNA2008100363936A
Authority: CN
Inventors: 姚磊; 邢科礼; 金侠杰
Original assignee: University of Shanghai for Science and Technology
Current assignee: University of Shanghai for Science and Technology
Priority date: 2008-04-21
Filing date: 2008-04-21
Publication date: 2008-09-17

Abstract

本发明涉及一种基于现场可编程门阵列FPGA的电液比例控制器，一个输入电压端口E1经一个电压输入调理电路后经一个模数转换电路连接一个FPGA单元，一个输入电流端口经一个电流输入调理电路后也经所述的模数转换电路连接所述的FPGA单元，一个上位机经一个串口电路与所述的FPGA单元连接，一个数码管连接所述的FPGA单元；两个比例控制对象分别经两个采样电路、两个前置放大电路后，经另一个模数转换电路连接所述的FPGA单元；所述FPGA单元的两根输出信号线分别经两个线性隔离电路和两个功率放大电路连接所述的两个比例控制对象。由于本发明采用FPGA控制电路取代了模拟电路或单片机，使得电液比例控制器的可靠性高、控制实时性好、编程简单灵活。

Description

基于现场可编程门阵列FPGA的电液比例控制器

技术领域

本发明涉及一种基于现场可编程门阵列FPGA的电液比例控制器，适用于电液比例控制系统。

背景技术

电液比例阀是一种把连续变化的电输入信号成比例地转换成液压输出信号的电-液转换元件，其性能已接近电液伺服阀的性能，同时又具有抗污染能力强、成本低的优点，在液压控制中获得了广泛应用。电液比例控制器是将控制信号转换成适应于电液比例阀的功率驱动信号的电子装置。

目前，综观国内外电液比例控制器的研究和生产现状，广泛采用基于模拟控制或基于单片机控制的方法来设计，但基于模拟控制的电液比例控制器由于模拟器件的分散性和组成电路的特点，难以适应各种需要场合，并存在温度漂移和零点漂移，而基于单片机控制的电液比例控制器在实际应用中需大量外围逻辑电路，且稳定性不容易做好，一旦由于外部干扰导致程序跑飞或复位，将会造成严重的错误输出，难以满足不断发展的机电液一体化技术的要求。

发明内容

本发明针对现有技术中存在的缺陷，提出一种基于现场可编程门阵列FPGA的电液比例控制器，可提高其可靠性和控制实时性，且编程简单灵活。

为达到上述目的，本发明采用下述技术方案：一个输入电压端口经一个电压输入调理电路后经一个模数转换电路连接一个FPGA单元，一个输入电流端口E2经一个电流输入调理电路后也经所述的模数转换电路连接所述的FPGA单元，一个上位机经一个串口电路与所述的FPGA单元连接，一个数码管连接所述的FPGA单元；两个比例控制对象分别经两个采样电路、两个前置放大电路后，经另一个模数转换电路连接所述的FPGA单元；所述FPGA单元的两根输出信号线分别经两个线性隔离电路和两个功率放大电路连接所述的两个比例控制对象。

所述电流输入调理电路由U11、U12、U13和若干电阻组成，上述U11、U12、U13是型号为OP-07的运算放大器，连接方式为：接口JP6输入电流，通过电阻R37和R36构成的电流/电压转换电路，再接入由U11组成的电压跟随器、U12组成的加法和反向放大电路、U13组成的反向放大电路，输出一个U-IN-2的信号；所述电压输入调理电路由U14(跳线开关)和U15(TLP521)组成，连接方式为：接口JP7输入电压，U-IN和U-IN-2接入U14，U14选择输入通道，U15接入U14；所述的两个模数转换电路(S3、S7)均由U5(AD7819)组成，连接方式为：信号U-IN-1经电阻R6接入U5的2脚，U6(TLC431)为U5提供电压，U5的16端接+5V电源，U5的管脚8、9、10、11、12、13、14、15输出数字量，接入U1的相应I/O口；所述FPGA单元由U1(EP1C6T144C8)组成，连接方式为：U1的9、30、116、138、80、101、43、65、45、54、63、119、127、136端接地，U1的87、86、14端经电阻接+3.3V电平，U1的22、23、13、24端经电阻接地，U1的8、29、115、137、81、102、44、66端接+3.3V电平，并经电容接地，U1的135、126、117、64、55、46端接+1.5V电平，并经电容接地，U1的26端经电阻接到U2(40MHz的有源晶振)的5脚，U1的81、59、90、95端接插座JP2，U1的I/O口接收U5的输入量和U7的电流信号，经U8接所述上位机；所述串口电路由U8(MAX3232)组成，连接方式为：U8的1、3端经电容C21连接，4、5端经电容C22连接，11端经电阻R41、二极管DS2接+3.3V，并接到U1的I/O口，12端经电阻R40、二极管DS1接+3.3V，并接到U1的I/O口，10端经电阻R42、二极管DS3接+3.3V，并接到U1的I/O口，9端经电阻R43、二极管DS4连接+3.3V，并接U1的I/O口，7端和14端接入JP3，13端和5端接入JP4，JP3、JP4接入JP5的2端和3端，2端经电容C24、6端经电容C25、15端接地，16端接+3.3V电平；所述的两个线性隔离电路均选用HCNR200；所述的两个功率放大电路和两个采样电路由达林顿管Q1、Q2和若干电阻组成，连接方式为：线性隔离后的信号接I-1端，插座JP8外接负载，电阻R46和R47是电流反馈信号取样电阻，I-f1和I-f2点的信号接入前置放大电路；所述的两个前置放大电路由U7(LM358)和若干电阻、电容组成，连接方式为：I-f1和I-f2端输入，输出端I-f接入模数转换电路的Vin端；所述上位机为PC机；所述的两个比例控制对象为力控制型或行程控制型比例电磁铁。

上述FPGA单元选取FPGA芯片，在所述FPGA芯片内设置控制模块、通讯模块和驱动模块；控制模块、通讯模块和驱动模块相互连接；所述控制模块对输入信号和反馈信号进行比较运算，得出驱动信号的脉宽给定值；所述通信模块处理上位机与FPGA单元之间的数据交换；所述驱动模块根据所述脉宽给定值和上位机设置产生带可编程死区时间的PWM驱动信号。

与现有技术相比，本发明的有益效果体现在：由于本发明采用FPGA实现其控制功能，可靠性优于现有的电液比例控制器；由于FPGA芯片具有很快的速度，可减小信号运算周期，改善系统的性能；由于FPGA芯片是可编程，可随时对本发明进行升级，具有很高的灵活性。

附图说明

图1是本实施例的结构框图；

图2是图1示例的电流输入调理电路原理图；

图3是图1示例的电压输入调理电路原理图；

图4是图1示例的开关电源电路原理图；

图5是图1示例的模数转换电路原理图；

图6是图1示例的FPGA单元原理图；

图7是图1示例的串口电路原理图；

图8是图1示例的线性隔离电路内部结构图；

图9是图1示例的功率放大电路及采样电路原理图；

图10是图1示例的前置放大电路原理图；

图11是图1示例FPGA芯片功能模块框图及接口说明；

图12是图1示例FPGA芯片驱动模块框图。

以下通过具体实施方式，并结合附图对本发明作进一步说明。

具体实施方式

本发明的一个优选实施例结合附图详述如下：

参见图1，本实施例中的比例控制对象为力控制型或行程控制型比例电磁铁，图中上位机和比例控制对象不属于本发明内。一个输入电压端口E1经一个电压输入调理电路S1后经一个模数转换电路S3连接一个FPGA单元S5，一个输入电流端口E2经一个电流输入调理电路S2后也经所述的模数转换电路S3连接所述的FPGA单元S5，一个上位机E3经一个串口电路S6与所述的FPGA单元连接，一个数码管S4连接所述的FPGA单元S5；两个比例控制对象E5、E6分别经两个采样电路S14、S15、两个前置放大电路S10、S11后，经一个模数转换电路S7连接所述的FPGA单元S5；所述FPGA单元的两根输出信号线分别经两个线性隔离电路S8、S9和两个功率放大电路S12、S13连接所述的两个比例控制对象E5、E6。

模拟控制信号由外设通过模拟量输入接口输入，有电流输入端口E1和电压输入端口E2。所述电流输入调理电路S2将电流输入端口E1信号转换成电压信号，并将其调理到标准的电压范围内，由接口JP6输入，输出为U-IN-2，并接入跳线开关U14，其电路原理图如图2所示；所述电压输入调理电路S1可拨动U14选择输入通道，由接口JP7输入，U-IN和U-IN-2接入U14，输出为U-IN-1，接入U5的Vin端，其电路原理图如图3所示。

开关电源由U9(LM2575)和U10(MC34063)组成，给运算放大器供电，其电路原理如图4所示。

所述模数转换电路(S3、S7)将模拟量转换为数字量，本发明有2个相同原理的模拟转换电路，这里只介绍一处，输入信号U-IN-1接入U5(AD7819)的2脚，U5的输出接入U1的I/O口，其电路原理图如图5所示。

所述FPGA单元S5对给定输入信号和反馈电流信号进行运算，输出2路PWM驱动信号，U1(EP1C6T144C8)的26端接U2(有源晶振)的5脚，U1的81、59、90、95端接插座JP2，U1的I/O口接入U5转换后的输入量和U7处理过的电流信号，通过U8接到上位机，U4(LT1084)提供+1.5V电压，U3(LT1084)提供+3.3V电压，U2提供时钟信号，JP2是JTAG接口，插座JP1外接电源，其电路原理图如图6所示。

本实施例用PC机为上位机，串口为RS-232-C通讯接口。所述串口电路S6用于上位机E3和FPGA单元S5的连接，U8(MAX3232)的11端、12端、10端、9端接入U1的I/O口，其7端和14端接入JP3，13端和5端接入JP4，其电路原理图如图7所示。

两路PWM驱动信号必须线性隔离。所述的两个线性隔离电路S8、S9选用线性光耦HCNR200，通过外接不同的分立器件，可实现多种光电隔离转换电路，其内部结构图如图8所示。

输出信号需进行功率放大后，才可驱动比例控制对象。所述的两个功率放大电路S12、S13和两个采样电路S14、S15对PWM驱动信号进行放大，并完成反馈电流的采样，PWM信号从I-1端接入，插座JP8用于外接，电阻R46和R47是取样电阻，I-f1和I-f2端接入两个前置放大电路S10、S11，其电路原理图如图9所示。

所述两个前置放大电路S10、S11对电流采样信号进行综合、滤波和放大，构成电流深度负反馈，I-f1和I-f2端输入，输出端I-f接入模数转换电路的Vin端，其电路原理图如图10所示。

所述FPGA芯片对给定输入信号和反馈电流信号进行运算和处理，控制参数由上位机E3给定，其功能模块框图及接口说明如图11所示，输入参数经FPGA芯片内部优先级判定后送入控制模块S51和驱动模块S53，通信模块S52是处理上述上位机E3与FPGA单元S5数据交互的功能模块。上位机程序采用Visual Basic进行编写，包括串口的发送和接受及相关设置参数。

参见图12，驱动模块S53将控制模块S51输出的信号进行PWM波形产生、死区补偿处理、斜坡信号发生等处理，产生带可编程死区时间的数字信号；PWM波形产生器可根据脉宽产生相应的PWM载波，其频率可调，占空比为5％~95％；死区补偿处理的死区时间可调，且定义为最小死区时间，设定值小于正常驱动信号的死区时间；斜坡信号发生的升降时间参数根据比例阀的性能设定，产生斜坡信号；根据受控阀的选择，可输出一路或两路PWM驱动信号；电流反馈信号可通过脉冲计数在数码管S4中显示负载的电流值；电流反馈由一个带看门狗的状态机构成，加电后看门狗转换其工作模式并由状态机驱动其连续采样。各功能“电路”用Verilog HDL进行表述，通过数字电路实现。

Claims

1.一种基于现场可编程门阵列FPGA的电液比例控制器，其特征是：一个输入电压端口E1经一个电压输入调理电路(S1)后经一个模数转换电路(S3)连接一个FPGA单元(S5)，一个输入电流端口E2经一个电流输入调理电路(S2)后也经所述的模数转换电路(S3)连接所述的FPGA单元(S5)，一个上位机(E3)经一个串口电路(S6)与所述的FPGA单元连接，一个数码管(S4)连接所述的FPGA单元(S5)；两个比例控制对象(E5、E6)分别经两个采样电路(S14、S15)、两个前置放大电路(S10、S11)后，经另一个模数转换电路(S7)连接所述的FPGA单元(S5)；所述FPGA单元的两根输出信号线分别经两个线性隔离电路(S8、S9)和两个功率放大电路(S12、S13)连接所述的两个比例控制对象(E5、E6)。

2.根据权利要求1所述的基于现场可编程门阵列FPGA的电液比例控制器，其特征是：所述电流输入调理电路(S2)由U11、U12、U13和若干电阻组成，连接方式为：接口JP6输入电流，通过电阻R37和R36构成的电流/电压转换电路，再接入由U11组成的电压跟随器、U12组成的加法和反向放大电路、U13组成的反向放大电路，输出一个U-IN-2的信号；所述电压输入调理电路(S1)由U14和U15组成，连接方式为：接口JP7输入电压，U-IN和U-IN-2接入U14，U14选择输入通道，U15接入U14；所述的两个模数转换电路(S3、S7)均由U5组成，连接方式为：信号U-IN-1经电阻R6接入U5的2脚，U6为U5提供电压，U5的16端接+5V电源，U5的管脚8、9、10、11、12、13、14、15输出数字量，接入U1的相应I/O口；所述FPGA单元(S5)由U1组成，连接方式为：U1的9、30、116、138、80、101、43、65、45、54、63、119、127、136端接地，U1的87、86、14端经电阻接+3.3V电平，U1的22、23、13、24端经电阻接地，U1的8、29、115、137、81、102、44、66端接+3.3V电平，并经电容接地，U1的135、126、117、64、55、46端接+1.5V电平，并经电容接地，U1的26端经电阻接到U2的5脚，U1的81、59、90、95端接插座JP2，U1的I/O口接收U5的输入量和U7的电流信号，经U8接所述上位机(E3)；所述串口电路(S6)由U8组成，连接方式为：U8的1、3端经电容C21连接，4、5端经电容C22连接，11端经电阻R41、二极管DS2接+3.3V，并接到U1的I/O口，12端经电阻R40、二极管DS1接+3.3V，并接到U1的I/O口，10端经电阻R42、二极管DS3接+3.3V，并接到U1的I/O口，9端经电阻R43、二极管DS4连接+3.3V，并接U1的I/O口，7端和14端接入JP3，13端和5端接入JP4，JP3、JP4接入JP5的2端和3端，2端经电容C24、6端经电容C25、15端接地，16端接+3.3V电平；所述的两个线性隔离电路(S8、S9)均选用HCNR200；所述的两个功率放大电路(S12、S13)和两个采样电路(S14、S15)均由Q1、Q2和若干电阻组成，连接方式为：线性隔离后的信号接I-1端，插座JP8外接负载，电阻R46和R47是电流反馈信号取样电阻，I-f1和I-f2点的信号接入前置放大电路；所述的两个前置放大电路(S10、S11)均由U7和若干电阻、电容组成，连接方式为：I-f1和I-f2端输入，输出端I-f接入模数转换电路的Vin端；所述上位机(E3)为PC机；所述的两个比例控制对象(E5、E6)为力控制型或行程控制型比例电磁铁。

3.根据权利要求2所述的基于现场可编程门阵列FPGA的电液比例控制器，其特征是：上述U1是型号为EP1C6T144C8的FPGA芯片，上述U2是40MHz的有源晶振，上述U3是固定值的LT1084芯片，上述U4是可调的LT1084芯片，上述U5是A/D转换芯片AD7819，上述U6是TLC431芯片，上述U7是型号为LM358的运算放大器，上述U8是串口电平转换芯片MAX3232，上述U9是开关稳压块LM2575，上述U10是DC/DC变换器控制电路MC34063，上述U11、U12、U13是型号为OP-07的运算放大器，上述U14是跳线开关，上述U15是光电耦合器TLP521，上述Q1、Q2为达林顿管。

4.根据权利要求1所述的基于现场可编程门阵列FPGA的电液比例控制器，其特征是：上述FPGA单元(S5)选取FPGA芯片，在所述FPGA芯片内设置控制模块(S51)、通讯模块(S52)和驱动模块(S52)；控制模块(S51)、通讯模块(S52)和驱动模块(S52)相互连接；所述控制模块(S51)对输入信号和反馈信号进行比较运算，得出驱动信号的脉宽给定值；所述通信模块(S52)处理上位机与FPGA单元之间的数据交换；所述驱动模块(S53)根据所述脉宽给定值和上位机设置产生带可编程死区时间的PWM驱动信号。