CN101266372A - 画素结构及其制造方法 - Google Patents

Abstract

本发明公开了一种画素结构，其特点是，包括一薄膜晶体管、一画素电极及一扫描线。薄膜晶体管具有一栅极、一源极及一漏极，画素电极与漏极耦接。扫描线包括第一扫描金属层、第一扫描绝缘层、第二扫描金属层及第三扫描金属层。第一扫描金属层连接栅极，第一扫描绝缘层设置于第一扫描金属层上，第二扫描金属层设置于第一扫描绝缘层上。第二扫描绝缘层设置于第二扫描金属层上，第三扫描金属层连接第一扫描金属层及第二扫描金属层。可以提高整体画素结构的开口率。

Description

画素结构及其制造方法

技术领域

本发明是有关于一种画素结构及其制造方法，且特别是有关于一种可提高开口率的画素结构及其制造方法。

背景技术

随着市场的需求，显示面板的尺寸不断增加，以及因应高画质而提高的数据传输频率，造成信号传输的损耗更为明显，使得画面亮度不均(uniformity)。为了改善此一问题，必须增加信号线的截面积以降低信号衰减。请参照图1A，其绘示为传统液晶显示装置的画素结构示意图。画素结构10主要包括有扫描线1、数据线2、薄膜晶体管3、画素电极4及储存电容5。薄膜晶体管3设置于扫描线1上，扫描线1是作为薄膜晶体管3的栅极以控制其开关。数据线2与薄膜晶体管3的源极3a耦接，将信号经过通道层3b传输后，由漏极3c经由接触孔3d输出至画素电极4。储存电容5经由接触孔5a与画素电极4耦接，用以维持画素电极4的电压。

然而，传统的画素结构10，为了减少信号线，例如扫描线1或数据线2的信号传输损耗，必须维持较大的截面积以减少信号线的电阻。为了避免材料沉积过厚造成热应力残留而导致玻璃破裂以及减少材料沉积时间，通常会适度增加信号线的覆盖宽度以增加截面积，但如此一来便增加信号线覆盖面积而导致画素结构10的开口率下降。

另外，如图1A所示，扫描线1及数据线2与画素电极4之间分别距离d1及d2。为了避免扫描线1及数据线2与画素电极4之间发生串音效应(cross talk)而影响信号传输品质，因此距离d1及d2必须符合设计标准。如图1B所示，其绘示图1A的数据线沿剖面线AA’的剖面图。由图1 B可看出数据线2的金属层2b与画素电极4是以绝缘层2a间隔，并分开距离d2。为了产生足够的电容以区隔金属层2b及画素电极4上的电荷以避免发生串音，距离d2必须符合一定的标准。而由于显示面板尺寸加大及信号传输频率增加而导致串音效应增强，使得距离d2必须随着增加。同样的，扫描线1的距离d1也必须跟着增加，因此更进一步导致开口率的下降而影响亮度表现。

发明内容

本发明是为了克服现有技术存在的缺点，而提供的一种可以降低扫描线及数据线的覆盖面积，以提高开口率而增加亮度表现的画素结构及其制造方法。

根据本发明，提出第一种画素结构，包括薄膜晶体管、画素电极及扫描线。薄膜晶体管具有栅极、源极及漏极，画素电极与漏极耦接。扫描线包括第一扫描金属层、第一扫描绝缘层、第二扫描金属层、第二扫描绝缘层及第三扫描金属层。第一扫描金属层连接栅极，第一扫描绝缘层设置于第一扫描金属层上，第二扫描金属层设置于第一扫描绝缘层上。第二扫描绝缘层设置于第二扫描金属层上，第三扫描金属层连接第一扫描金属层及第二扫描金属层。

根据本发明，提出第二种画素结构，包括薄膜晶体管、画素电极及数据线。薄膜晶体管具有栅极、源极及漏极，画素电极与漏极耦接。数据线包括第一数据金属层、第一数据绝缘层、第二数据金属层及第三数据金属层。第一数据金属层连接源极，第一数据绝缘层设置于第一数据金属层上，第二数据金属层设置于第一数据绝缘层上。第三数据金属层连接第一数据金属层及第二数据金属层。

根据本发明，提出一种画素结构的制造方法，包括下列步骤。首先，形成第一金属材料层于基板上；接着，图案化第一金属材料层，以定义栅极及第一扫描金属层；然后，形成第一扫描绝缘层于第一扫描金属层上；接着，形成第二金属材料层于第一扫描绝缘层上；然后，图案化第二金属材料层，以定义第二扫描金属层；接着，形成第二扫描绝缘层于第二扫描金属层上；然后以第三扫描金属层连接第一扫描金属层及第二扫描金属层，以定义一扫描线。

根据本发明，提出另一种画素结构的制造方法，包括下列步骤。首先，形成第一金属材料层于基板上；接着，图案化第一金属材料层，以定义栅极及第一数据金属层；然后，形成第一数据绝缘层于第一数据金属层上；接着，形成第二金属材料层于第一绝缘层上；然后，图案化第二金属材料层，以定义第二数据金属层；接着，形成第二数据绝缘层于第二数据金属层上；然后，以第三数据金属层连接第一数据金属层及第二数据金属层，以定义一数据线。

由于本发明采用了以上的技术方案，可以降低扫描线及数据线的覆盖面积，以提高开口率而增加亮度表现。

附图说明

为让本发明的上述内容能更明显易懂，下面特举一较佳实施例，并配合所附图式，作详细说明如下。

图1A绘示传统液晶显示装置的画素结构示意图

图1B绘示图1A的数据线沿剖面线AA’的剖面图；

图2A绘示本发明实施例一的一种画素结构示意图；

图2B绘示图2A中扫描线沿剖面线BB’的剖面图；

图2C绘示图2A中数据线沿剖面线CC’的剖面图；

图2D绘示图2A中数据线沿剖面线DD’的剖面图；

图3A-3F绘示图2A的扫描线沿剖面线BB’的制造过程的示意图；

图4绘示实施例一扫描线的制造方法流程图；

图5A-5F绘示图2A的数据线沿剖面线CC’的制造过程的示意图；

图6绘示实施例一数据线的制造方法流程图；

图7A绘示本发明实施例二的一种画素结构示意图；

图7B绘示图7A中扫描线沿剖面线EE’的剖面图；以及

图7C绘示图7A中数据线沿剖面线FF’的剖面图。

图中主要元件符号说明如下：

1、110、210：扫描线

2、120、220：数据线

2a：绝缘层

2b：金属层

3、130：薄膜晶体管

3a、130a：源极

3b、130b：通道层

3c、130c：漏极

3d、5a、130d、150a：接触孔

4、140：画素电极

5、150：储存电容

10、100、200：画素结构

100a：基板

110a、120a、210a、220a：第一接触孔

110b、120b、210b、220b：第二接触孔

112：第一扫描金属层

113、113a、213：第一扫描绝缘层

114、114a、124、124a：非晶硅层

115、125：n+层

116：第二扫描金属层

117、117a、217：第二扫描绝缘层

118、218：第三扫描金属层

122：第一数据金属层

123、123a、223：第一数据绝缘层

126：第二数据金属层

127、127a、227：第二数据绝缘层

128、228：第三数据金属层

130e：栅极

210c、220c：第三接触孔

210d、220d：第四接触孔

220e：第五接触孔

220f：第六接触孔

具体实施方式

实施例一

请参照图2A，其绘示为本发明实施例一的一种画素结构示意图。画素结构100包括扫描线110、数据线120、薄膜晶体管130、画素电极140及储存电容150。薄膜晶体管130设置于扫描线110上，扫描线110的一部份是作为薄膜晶体管130的栅极130e以控制其开关。数据线120与薄膜晶体管130的源极130a耦接，在扫描线110加一适当电压的情形下，可将信号经过通道层130b传输，由漏极130c经由接触孔130d输出至画素电极140。储存电容150经由接触孔150a与画素电极140耦接，用以维持画素电极140的电压。

请参照图2B，其绘示为图2A中扫描线沿剖面线BB’的剖面图。扫描线110包括一第一扫描金属层112、一第一扫描绝缘层113、一非晶硅(amorphou ssilicon)层114、一n+层115、一第二扫描金属层116、一第二扫描绝缘层117及第三扫描金属层118。其中，第一扫描金属层112设置于基板100a上，并连接图2A中薄膜晶体管130的栅极。第一扫描绝缘层113设置于第一金属层112上，非晶硅层114设置第一扫描绝缘层113上，n+层115设置于非晶硅层114上。第二扫描金属层116设置于n+层115上，第二扫描绝缘层117设置于第二扫描金属层116上，其中非晶硅层114与n+层115这两层可同时或分别省略，不予设置。第三扫描金属层118借由第一接触孔110a连接第一扫描金属层112及第二扫描金属层116的一端，并借由第二接触孔110b连接第一扫描金属层112及第二扫描金属层116的另一端。换句话说，借由第三扫描金属层118、第一接触孔110a与第二接触孔110b，使得第一扫描金属层112与第二扫描金属层116电性连接。其中，第三扫描金属层118与图2A的画素电极140可为相同材料，例如为铟锡氧化物(indium tin oxide，ITO)的透明导电层。由于扫描线110可借由第一扫描金属层112与第二扫描金属层116等两层金属层同时传导信号，因此可以在维持信号传输品质的条件下减少扫描线110的覆盖面积。也就是说，第一扫描金属层112的宽度可以缩减，如此一来可以提高整体画素结构100的开口率。

请参照图2A，第二扫描金属层116的宽度可小于第一扫描金属层112的宽度，以便于第三扫描金属层118覆盖及连接第一扫描金属层112及第二扫描金属层116。第二扫描金属层116的长边是与第一扫描金属层112的长边相隔一距离d3，较佳地，距离d3的范围是位于0μm至3μm之间。但第二扫描金属层116的宽度亦可等于或大于第一扫描金属层112。

至于本实施例的画素结构100的扫描线110的制造方法，请参照图3A-3F，其绘示图2A的扫描线沿剖面线BB’的制造过程的示意图，并请同时参照图4，其绘示为实施例一扫描线的制造方法流程图。首先，请参照图3A，如步骤401所示，形成第一金属材料层于基板100a上。接着，如步骤402所示，图案化第一金属材料层，以定义薄膜晶体管130的栅极130e以及第一扫描金属层112。

然后，请参照图3B，如步骤403所示，形成第一扫描绝缘层113a于第一扫描金属层112上。

接着，请参照图3C，如步骤404所示，依序形成非晶硅材料层114a与n+材料层115a于第一扫描绝缘层113a上。

然后，如步骤405所示，图案化非晶硅材料层114a与n+材料层115a，在栅极上130e形成通道层130b以及在第一扫描金属层112上形成非晶硅层114与n+层115。

接着，如步骤406所示，形成第二金属材料层于第一绝缘层113a上；然后，请参照图3D，如步骤407所示，图案化第二金属材料层，以定义第二扫描金属层116、源极130a与漏极130c。

接着，请参照图3 E，如步骤408所示，形成第二扫描绝缘层117a于第二扫描金属层116上。

然后，请参照图3F，如步骤409所示，以第三扫描金属层118借由第二扫描绝缘层117的第一接触孔110a及第二接触孔110b连接第一扫描金属层112及第二扫描金属层116，以完成扫描线110。其中，第三扫描金属层118可以配合薄膜晶体管130的形成步骤，与画素电极140同时形成。

请参照图2C，其绘示为图2A中数据线沿剖面线CC’的剖面图。数据线120包括一第一数据金属层122、一第一数据绝缘层123、一非晶硅层124、一n+层125、一第二数据金属层126、一第二数据绝缘层127及第三数据金属层128。其中，第一数据金属层122设置于基板100a上，并连接图2A中薄膜晶体管130的源极130a。第一数据绝缘层123设置于第一数据金属层122上，非晶硅层124设置第一数据绝缘层123上，n+层125设置于非晶硅层124上。第二数据金属层126设置于n+层125上，第二数据绝缘层127设置于第二数据金属层126上，其中非晶硅层124与n+层125这两层可分别或同时省略，不予设置。第三数据金属层128借由第一接触孔120a连接第一数据金属层122及第二数据金属层126的一端。请参照图2A，第三数据金属层128更借由第二接触孔120b连接第一数据金属层122及第二数据金属层126的另一端。换句话说，借由第三扫描金属层128及第一接触孔120a与第二接触孔120b，使得第一扫描金属层122与第二扫描金属层126电性连接。其中，第三数据金属层128与图2A的画素电极140是为相同材料，例如皆为铟锡氧化物(indium tinoxide，ITO)的透明导电层。请参照图2A，第一数据金属层具有一特定宽度W，且基于第二数据金属层126为连续的线路，故第一数据金属层122的宽度W必须大于第二数据金属层126的宽度W’，以使第一数据金属层122与第二数据金属层126可以经由第三数据金属层128连接。较佳地，特定宽度W的范围是位于6μm至12μm之间。

至于本实施例的画素结构100的数据线120的制造方法，请参照图5A-5F，其绘示为图2A的数据线沿剖面线CC’的制造过程的示意图，并请同时参照图6，其绘示实施例一数据线的制造方法流程图。首先，请参照图5A，如步骤601所示，形成第一金属材料层于基板100上；接着，如步骤602所示，图案化第一金属材料层，以定义薄膜晶体管130的栅极以及第一数据金属层122。上述步骤可与步骤401-402同时进行。也就是说，第一扫描金属层112及第一数据金属层122可以同时定义完成。

然后，请参照图5B，如步骤603所示，形成第一数据绝缘层123a于第一数据金属层122上。此一步骤可与步骤403同时进行。也就是说，第一数据绝缘层123a是与第一扫描绝缘层113a同时形成并覆盖于第一数据金属层122上。

接着，请参照图5C，如步骤604所示，依序形成非晶硅材料层124a与n+材料层125a于第一绝缘层123a上。此一步骤可与步骤404同时进行。也就是说，非晶硅材料层114a、124a与n+材料层115a、125a可以同时形成。

然后，请参照图5D，如步骤605所示，图案化非晶硅材料层124a与n+材料层125a，在栅极130e上形成通道层130b以及在第一数据金属层122上形成非晶硅层124与n+层125。

接着，如步骤606所示，形成第二金属材料层于第一绝缘层123a上；然后，请参照图5D，如步骤607所示，图案化第二金属材料层，以定义第二数据金属层126。上述步骤可与步骤406-407同时进行。也就是说第二扫描金属层116及第二数据金属层126是可同时定义完成。

接着，请参照图5E，如步骤608所示，形成第二数据绝缘层127a于第二数据金属层126上。此一步骤可与步骤408同时进行，也就是说，第二扫描绝缘层117a及第二数据绝缘层127a可以同时形成。

然后，请参照图5F，如步骤609所示，以第三数据金属层128连接第一数据金属层122及第二数据金属层126，以完成数据线120。第三数据金属层128可与画素电极140同时定义完成。如图2A所示，本实施例是形成第一接触孔120a及第二接触孔120b，第三数据金属层128分别借由第一接触孔120a及第二接触孔120b，连接第一数据金属层122及第二数据金属层126的两端。此一步骤可与步骤409同时进行，也就是说，第三扫描金属层118及第三数据金属层128可以同时形成。

请参照图2D，其绘示图2A中数据线沿剖面线DD’的剖面图。由于数据线120具有第一数据金属层122与第二数据金属层124等两层金属层，因此可以在维持信号传输品质的条件下，减少第一数据金属层122的覆盖面积，因此可以提高画素结构100的开口率。另外，由于第一数据金属层122同时被第一数据绝缘层123及第二数据绝缘层127所覆盖，因此增加第一数据金属层122与画素电极140之间的介电能力，所以第一数据金属层122与画素电极140之间的距离d4可以进一步缩减而不会发生串音效应。如此一来，可以再进一步提高画素结构100的开口率。同样的道理，扫描线100与画素电极140之间的距离也可以缩减。

此外，本实施例虽在形成扫描线110及数据线120的结构中形成非晶硅层114、124及n+层115、125，但是本发明不限于此。扫描线110及数据线120中的非晶硅层及n+层这两层可以同时或分别省略，不予设置，如此可以减少接触孔贯穿的深度，有利于第三扫描金属层118及第三数据金属层128的覆盖及连结。而本实施例虽将扫描线及数据线皆以两层金属层的结构进行制造，事实上也可仅将扫描线或仅将数据线以本发明所提出的方式来制造。

本实施例的画素结构100，分别于扫描线110及数据线120中增加第二扫描金属层116及第一数据金属层122，并利用与画素电极140相同的材料连结。利用画素电极材料良好的覆盖性，可以在维持信号传输品质的条件下，进一步缩减扫描线及数据线的覆盖面积而提高开口率。且制造过程可与薄膜晶体管同步，因此不会增加光罩及蚀刻步骤。

实施例二

请参照图7A，其绘示为本发明实施例二的一种画素结构示意图。画素结构200与实施例一的画素结构100的主要不同的处，在于扫描线210及数据线220中接触孔的型态，其余元件与实施例一相同者，继续沿用其标号并不再赘述其连结关是。

请参照图7B，其绘示图7A中扫描线沿剖面线EE’的剖面图。第一扫描绝缘层213及第二扫描绝缘层217分别具有第一接触孔210a及第二接触孔210b，第三扫描金属层218分别借由第一接触孔210a及第二接触孔210b连接第一扫描金属层112及第二扫描金属层116的一端。而第一扫描绝缘层213及第二扫描绝缘层217更分别具有第三接触孔210c及第四接触孔210d，第三扫描金属层218分别借由第三接触孔210c及第四接触孔210d连接第一扫描金属层112及第二扫描金属层116的另一端。换句话说，借由第三扫描金属层218、第一、第二、第三与第四接触孔210a、210b、210c、210d，使得第一扫描金属层112与第二扫描金属层116电性连接。由于本实施例分成较浅的两个接触孔来连接第一扫描金属层112及第二扫描金属层116，因此更有利于第三扫描金属层218的覆盖。

至于扫描线210的制造方法，大致上与实施例一相同。如图7B所示，主要差异在于图4的步骤409中，还包括形成第一接触孔210a及第二接触孔210b，第三扫描金属层218分别借由第一接触孔210a及第二接触孔210b连接第一扫描金属层112及第二扫描金属层116的一端。以及，形成第三接触孔210c及第四接触孔210d，第三扫描金属层218分别借由第三接触孔210c及第四接触孔210d连接第一扫描金属层112及第二扫描金属层116的另一端。

请参照图7C，其绘示为图7A中数据线沿剖面线FF’的剖面图。第二数据绝缘层227设置于第二数据金属层226上，其中第一数据绝缘层223具有第一接触孔220a及第二接触孔220b，第二数据绝缘层227更具有第三接触孔220c，第三数据金属层228借由第一接触孔220a、第二接触孔220b及第三接触孔220c连接第一数据金属层122及第二数据金属层126的一端。请参照图7A，第一数据绝缘层223还具有第四接触孔220d及第五接触孔220e，第二数据绝缘层227更具有第六接触孔220f，第三数据金属层228借由第四接触孔220d、第五接触孔220e及第六接触孔220f连接第一数据金属层122及第二数据金属层126的另一端。由于第二数据金属层126为数据线的一部份，基于第二数据金属层126为连续的线路，故第一数据金属层122的宽度W必须大于第二数据金属层126的宽度W’，以使第一数据金属层122与第二数据金属层126可以经由第三数据金属层228连接。

至于数据线220的制造方法，大致上与实施例一相同。主要差异在于图6的步骤609中，更包括形成第一接触孔220a及第二接触孔220b于第一数据绝缘层223上，以及形成第三接触孔220c于第二数据绝缘层227上。第三数据金属层228分别借由第一接触孔220a、第二接触孔220b及第三接触孔220c，连接第一数据金属层122及第二数据金属层126的一端。以及，形成第四接触孔220d及第五接触孔220e于第一数据绝缘层223上，以及形成第六接触孔220f于第二数据绝缘层227上，第三数据金属层228分别借由第四接触孔220d、第五接触孔220e及第六接触孔220f连接第一数据金属层122及第二数据金属层126的另一端。

本发明上述实施例一及实施例二的扫描线及数据线结构，是可分别独立形成。也就是说，实施例一的扫描线及数据线结构，可分别搭配实施例二的数据线及扫描线结构以形成画素结构。

本发明上述实施例所揭露的画素结构及其制造方法，是以两层金属层来形成扫描线及数据线，因此可以缩减扫描线及数据线的覆盖面积。而由于最底部较宽的金属层结构有两层的绝缘材料隔绝，可以具有较佳的介电能力，因此可以进一步缩减扫描线及数据线与画素电极之间的距离，比起传统的画素结构可提高开口率至少约5％，提高液晶显示器亮度。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围以权利要求书所界定的为准。

Claims (22)

1. 一种画素结构，其特征在于，包括：

一薄膜晶体管，具有一栅极、一源极及一漏极；

一画素电极，与所述漏极耦接；以及

一扫描线，包括：

一第一扫描金属层，连接所述栅极；

一第一扫描绝缘层，设置于所述第一扫描金属层上；

一第二扫描金属层，设置于所述第一扫描绝缘层上；

一第二扫描绝缘层，设置于所述第二扫描金属层上；及

一第三扫描金属层，连接所述第一扫描金属层及所述第二扫描金属层。

2. 如权利要求1所述的画素结构，其特征在于，所述第三扫描金属层借由一第一接触孔连接所述第一扫描金属层及所述第二扫描金属层的一端。

3. 如权利要求2所述的画素结构，其特征在于，所述第三扫描金属层还借由一第二接触孔连接所述第一扫描金属层及所述第二扫描金属层的另一端。

4. 如权利要求1所述的画素结构，其特征在于，所述第一扫描绝缘层及所述第二扫描绝缘层分别具有一第一接触孔及一第二接触孔，所述第三扫描金属层分别借由所述第一接触孔及所述第二接触孔连接所述第一扫描金属层及所述第二扫描金属层的一端。

5. 如权利要求4所述的画素结构，其特征在于，所述第一扫描绝缘层及所述第二扫描绝缘层还分别具有一第三接触孔及一第四接触孔，所述第三扫描金属层分别借由所述第三接触孔及所述第四接触孔连接所述第一扫描金属层及所述第二扫描金属层的另一端。

6. 如权利要求1所述的画素结构，其特征在于，所述第二扫描金属层的宽度小于所述第一扫描金属层的宽度，所述第二扫描金属层的长边与所述第一扫描金属层的长边相隔一距离。

7. 如权利要求6所述的画素结构，其特征在于，所述距离的范围是位于0μm至3μm之间。

8. 如权利要求1所述的画素结构，其特征在于，所述第三扫描金属层与所述画素电极为相同材料。

9. 如权利要求1所述的画素结构，其特征在于，还包括一非晶硅层，设置于所述第一扫描绝缘层及所述第二扫描金属层之间。

10. 如权利要求9所述的画素结构，其特征在于，还包括一n+层，设置于所述非晶硅层及所述第二扫描金属层之间。

11.一种画素结构的制造方法，其特征在于，包括下列步骤：

a、形成第一金属材料层于基板上；

b、图案化第一金属材料层，以定义栅极及第一扫描金属层；

c、形成第一扫描绝缘层于第一扫描金属层上；

d、形成第二金属材料层于第一扫描绝缘层上；

e、图案化第二金属材料层，以定义第二扫描金属层；

f、形成第二扫描绝缘层于第二扫描金属层上；

g、以第三扫描金属层连接第一扫描金属层及第二扫描金属层，以定义一扫描线。

12. 一种画素结构，其特征在于，包括：

一薄膜晶体管，具有一栅极、一源极及一漏极；

一画素电极，与所述漏极耦接；以及

一数据线，包括：

一第一数据金属层，连接所述源极；

一第一数据绝缘层，设置于所述第一数据金属层上；

一第二数据金属层，设置于所述第一数据绝缘层上；及

一第三数据金属层，连接所述第一数据金属层及所述第二数据金属层。

13. 如权利要求12所述的画素结构，其特征在于，所述第三数据金属层借由一第一接触孔连接所述第一数据金属层及所述第二数据金属层的一端。

14. 如权利要求13所述的画素结构，其特征在于，所述第三数据金属层还借由一第二接触孔连接所述第一数据金属层及所述第二数据金属层的另一端。

15. 如权利要求12所述的画素结构，其特征在于，还包括一第二数据绝缘层设置于所述第二数据金属层上，其中所述第一数据绝缘层具有一第一接触孔及一第二接触孔，所述第二数据绝缘层具有一第三接触孔，所述第三数据金属层借由所述第一接触孔、所述第二接触孔及所述第三接触孔连接所述第一数据金属层及所述第二数据金属层的一端。

16. 如权利要求15所述的画素结构，其特征在于，所述第一数据绝缘层具有一第四接触孔及一第五接触孔，所述第二数据绝缘层具有一第六接触孔，所述第三数据金属层借由所述第四接触孔、所述第五接触孔及所述第六接触孔连接所述第一数据金属层及所述第二数据金属层的另一端。

17. 如权利要求12所述的画素结构，其特征在于，所述第三数据金属层与所述画素电极为相同材料。

18. 如权利要求12所述的画素结构，其特征在于，还包括一非晶硅层设置于所述第一数据绝缘层及所述第二数据金属层之间。

19. 如权利要求18所述的画素结构，其特征在于，还包括一n+层设置于所述非晶硅层及所述第二数据金属层之间。

20. 如权利要求12所述的画素结构，其特征在于，所述第一数据金属层的宽度范围是位于6μm至12μm之间。

21. 一种画素结构的制造方法，其特征在于，包括下列步骤：

a、形成第一金属材料层于基板上；

b、图案化第一金属材料层，以定义栅极及第一数据金属层；

c、形成第一数据绝缘层于第一数据金属层上；

d、形成第二金属材料层于第一绝缘层上；

e、图案化第二金属材料层，以定义第二数据金属层；

f、形成第二数据绝缘层于第二数据金属层上；

g、以第三数据金属层连接第一数据金属层及第二数据金属层，以定义一数据线。

22.一种画素结构，其特征在于，包括：

一薄膜晶体管，具有一栅极、一源极及一漏极；

一画素电极，与所述漏极耦接；

一扫描线，包括：

一第一扫描金属层，连接所述栅极；

一第一扫描绝缘层，设置于所述第一扫描金属层上；

一第二扫描金属层，设置于所述第一扫描绝缘层上；

一第二扫描绝缘层，设置于所述第二扫描金属层上；及

一第三扫描金属层，连接所述第一扫描金属层及所述第二扫描金属层；

一数据线，所述数据线包括：

一第一数据金属层，连接所述源极；

一第一数据绝缘层，设置于所述第一数据金属层上；

一第二数据金属层，设置于所述第一数据绝缘层上；及

一第三数据金属层，连接所述第一数据金属层及所述第二数据金属层。

Images