CN101257430B - 基于总线的通信系统 - Google Patents

Abstract

一种使用例如NRZI编码的转变编码操作的通信系统，利用转变显性发信号。也就是说，当信号采用第一二进制值，二进制“1”，时，组件驱动总线至其相反状态，并且当信号采用第二二进制值，二进制“0”，时，组件并不活动驱动总线。在仲裁期间，每个仲裁组件将唯一随机仲裁码写到总线上，并且当至少一个其他组件写二进制“1”时，写二进制“0”的每个组件丧失仲裁。当传输数据有效载荷时，组件优选不使用转变显性发信号。对于这样的信息量来说，它们活动驱动二进制“0”和二进制“1”。

Description

基于总线的通信系统

技术领域

本发明涉及基于总线的通信系统，并且特别涉及用于在连接至总线的组件之间进行仲裁，以及用于通过总线发信号的系统。 

背景技术

多点串行总线以其低基础设施成本和直接安装而公知。实例包括I²C^TM总线和CAN总线。这些总线的灵活性很大程度上来自于任何连接组件都可以仲裁访问的事实，连接组件可以是例如分离集成电路。分布式仲裁被使用，因为集中式或菊链式仲裁将增加基础设施的成本。尽管总线的数据线的主要目的是携带数据有效载荷，但是它还支持仲裁处理。 

在这些现有总线中，数据线具有显性状态和隐性状态。例如，I²C使用公知的具有开集驱动器和上拉电阻的线或配置。仅当没有组件将线驱动为低(显性)时，该线才为高(隐性)。仲裁处理实际上依赖该显性-隐性行为。它使用被称为“比特显性”或“二进制倒数”的协议，其操作如下。每个仲裁组件开始写对线的唯一访问码，即数字，一次一位。在每个阶段，组件还回读线的状态。如果它写隐性状态但它回读显性状态，那么组件就丧失仲裁并退出。在该处理的最后，尚未退出的一个组件赢得对该总线的访问。 

隐性状态的驱动阻抗通常至少高于显性状态的一个数量级。因此这样的总线往往具有相对高的干扰敏感性。类似地，隐性状态的转变通常花费至少长于显性状态的一个数量级。因此这样的总线往往具有相对低的最大比特率。功率消耗也可能是个问题。在线或通信总线上，即使在不需要显性-隐性行为时，例如，在携带数据有效载荷时，上拉电阻也要消耗功率。 

隐性状态的弱点不妨碍在其电子层中具有低高对称性的系统。它们往往更健壮、更快并且更少的能量饥渴(power-hungry)。因此不需要显性-隐性行为的总线通常具有广泛对称的电子层。这包括基本时 分多路复用串行总线，例如，尽管这样的总线通常并不支持仲裁。 

发明内容

根据本发明的第一方面，提供了一种基于总线的通信系统，包括总线以及连接至该总线的多个组件，其中当仲裁访问该总线时： 

每个组件使用转变编码(transition coding)向该总线写随机仲裁码(arbitrand)，以便当该随机仲裁码采用第一二进制值时，该组件驱动该总线至其相反状态，并且当该随机仲裁码采用第二二进制值时，该组件并不活动驱动该总线。 

在本发明的实施方案中，这具有优点，其提供了一种具有分布式仲裁方案的通信总线，而不依赖具有显性状态和隐性状态的总线的电子层。因此，本发明的实施方案提供了一种灵活的多点总线，该总线是健壮的，并且可快速接受并具有可接受的功率消耗。 

本发明的进一步的方面另外改进了当总线携带数据有效载荷以及空闲时总线的健壮性。 

附图说明

为了更好的理解本发明，并且显示可以如何将其实施，现在将借助于实例并参照附图，其中： 

图1是说明根据本发明的一个方面的通信总线的示意框图； 

图2说明图1的通信总线中的信号； 

图3说明仲裁处理期间图1的通信总线中的信号； 

图4说明替代的仲裁处理期间图1的通信总线中的信号； 

图5说明图1的通信总线中的另外的信号。 

具体实施方式

图1说明根据本发明的基于总线的通信系统10。如图1所示，系统10包括通过二线制总线互连的各种组件12A、12B、12C、12D和12E，其中一个线14携带总线时钟并且另一个线16携带总线数据。 

应当承认，通信总线将定义每个组件必须向总线数据线写入数据以及从总线数据线读取数据的方法。然而，这样的细节对理解本发明不是必须的，并且在此将不再进一步描述。一般来说，每个组件12A、12B、12C、12D和12E都包含适当的逻辑18A、18B、18C、18D和18E，具有本领域的普通技术人员公知并理解的类型，适于产生并检测在此描述的信号。

举例来说，每个组件12A、12B、12C、12D和12E在电子装置22中都可以采用分离集成电路的形式。例如，电子装置可以是具有音频和视频处理功能的移动通信设备，诸如移动电话或个人数字助理(PDA)，并且各种组件可以包括语音编码器、视频处理IC、音频处理IC等。 

根据本发明，在任何时间，组件12A、12B、12C、12D和12E中的一个都被指定为活动帧调节器，并因此作为时钟线14上的时钟信号源。通信总线10优选是同步系统，其中任何组件都能够在时钟为高时写出数据，并且在时钟下降沿读入数据。 

因此在此在具有单端发信号的同步两线制多点通信总线的特定种类的情况下描述本发明。不管说明的细节，各种变化、修改和其他应用对本领域的普通技术人员来说显而易见。例如，本发明还可应用于并不具有专用时钟线的总线、具有多个数据线的总线以及具有不同信号的总线。 

图2示出了其中组件向总线写部分数据有效载荷的时间周期内的抽取的时钟和数据波形。因此，如图2所示，时钟信号已经改变了其为高和低的周期，并且仅当时钟线14为高时才将数据写到数据线16上。 

数据线16在不同时间携带不同速率的数据信息量，并且将有其中并不携带任何数据信息量的一些周期。为了阻止数据线16在这些周期期间漂移至未定义的逻辑级别，提供了总线保持电路。 

如图1所示，每个组件12A、12B、12C、12D和12E包括各自的总线保持器，由电阻20A、20B、20C、20D和20E表示。因此，这是分布式“总线保持”解决方案。其他类型的解决方案也可以，包括“集中式”、“混合式”和“配置软件”解决方案。 

如上所述，对于通信总线的一个关键问题是当多个组件尝试传输时确定哪个组件应当具有优先权，特别是其中很多连接组件能够通过总线传输数据的情况。这是通过被称为仲裁的系统确定的。 

根据本发明的一个实施方案，每个组件使用唯一二进制数字，即，代码，被称为随机仲裁码仲裁访问。 

图3示出了其中总线信息量从无变为随机仲裁码的时间周期内的实例波形和驱动器状态，即在多个组件希望开始传输数据期间。数据波形在其中活动驱动该线的间隔被画为实线，并且在其中由电容和总线保持电路维持的线被画为虚线。驱动器状态示为实线部分，仅仅是活动驱动的间隔。 

如图3所示，在该说明性情况中，总线在从单元4至7的初始周期是空闲的。在单元8，组件B、C和D都开始仲裁访问。 

仲裁方案使用转变编码，并且在该具体实例中使用NRZI转变编码。众所周知，利用NRZI编码，“1”是由状态的变化表示的(低到高或高到低)，而“0”是由无状态变化来表示的。在仲裁期间，组件将它们写至数据线16的比特NRZI编码，并且将它们从数据线16回读的比特NRZI解码。仲裁方案还使用转变显性发信号规则。在仲裁期间，组件通过驱动数据线16写NRZI“1”(至其相反状态)，但是对于NRZI“0”，它们并不活动驱动该线。(在本上下文中，总线保持器的操作并不认为是活动驱动。)该发信号规则的后果是：在仲裁期间，NRZI“1”战胜了NRZI“0”。 

仲裁在1比特步骤中继续进行。在每个步骤，每个仲裁组件都将其随机仲裁码的一个比特写至数据线，从最高有效位开始，并且还从该线回读。 

通常，写NRZI“0”但回读NRZI“1”的组件丧失仲裁并停止仲裁。这反映了如果回读了NRZI“1”，那么其他仲裁组件中的至少一个必须具有更高的随机仲裁码的事实。最后的结果是具有最高随机仲裁码的组件赢得了仲裁。 

因此，仔细考虑图3中说明的情况，组件B的随机仲裁码开始于111100××(即第七个和第八个最高有效位的值被证明不相关)，组件C的随机仲裁码开始于11110100，以及组件D的随机仲裁码开始于11110101。 

在单元8中，组件B将其随机仲裁码的最高有效位写至数据线。该比特是“1”，所以组件B将该线活动驱动至其先前状态的相反状态。 

类似地，组件C和D也写“1”。而且，每个组件都读取数据线上的值。然而，由于这些组件具有各自写入的“1”，所以它们分别继续仲裁。同样的事情发生在单元9、10和11中。 

组件B的随机仲裁码的最高有效位是111100，所以在单元12中，组件B向数据线写“0”。在仲裁期间，发信号规则是转变显性，所以组件B实际三态(tri-state)其数据驱动器。在这个例子中，组件C和D还将0作为其随机仲裁码的第五个最高有效位，所以它们分别向数据线写“0”，所以数据线携带“0”并且所有三个组件继续仲裁。 

在单元13中，还将0作为其随机仲裁码的第六个最高有效位的组件B再次通过三态写“0”，但是组件C和D都将1作为其随机仲裁码的第六个最高有效位，所以它们分别向数据线写“1”。结果，数据线携带“1”并且组件B退出该处理。 

在单元14中，由于组件C和D都将0作为其随机仲裁码的第七个最高有效位，所以它们分别向数据线写“0”，所以数据线携带“0”并且两个组件都继续仲裁。 

在单元15中，还将0作为其随机仲裁码的第八个最高有效位的组件C通过三态写“0”，但是组件D将1作为其随机仲裁码的第八个最高有效位，所以它向数据线写“1”。结果，数据线携带“1”并且组件C的“0”将仲裁输给组件D的“1”。因此，组件D将赢得仲裁，并且此后能够传输数据。 

尽管图3示出了发生在连续单元中的仲裁步骤，但是这不是必须的。总线可以被认为是时分多路复用，其时隙中的一些以永久或准静态方式被分配至特定用途。在这样的情况下，仅仅其总容量的一部分可用于仲裁动态分配。该部分可以被组织为例如与多路复用的其他部分交错的共享消息信道，如在由MIPI Alliance公司推荐的SLIMbus

 系统中的情况。在该消息信道中，仲裁可以如上所述继续进行。交错不时打断该仲裁处理，但是不会阻止该处理。 

这在图4中进行了说明，其中示出了通过该消息信道的三个分段30、32、34传播的图3的信息量。在这种情况下，应当注意到NRZI编码将当前单元与仲裁波形中的先前单元相关，而不是与该消息信道中的先前单元相关。 

在本发明的一些实施方案中，转变编码(在特定实施方案中更具体而言是NRZI编码)不仅被用于诸如随机仲裁码的特定信息量，而且还用于所有时间，例如当传输有效载荷数据时。相反，转变显性发信号规则优选不用于所有时间，这样做将给予总线相对高的干扰敏感性，因为统计上仅一半被携带比特将被活动驱动。具有诸如数据有效载荷的信息量的优选选项将活动驱动每个比特。组件可以根据总线信息量切换其发信号行为。在不被超过一个组件驱动的单元中，转变显性发信号不是必须的和适当的。 

还关心在没有信息量的周期中所发生的情况。由于数据线仅由保持器电路20A、20B、20C、20D、20E来维持，所以干扰可以表现为假数据以及例如通过使得组件丢失同步消息来扰乱真实的通信。加强发信号的一种方式是使一个组件反复重复数据线上的逻辑级别。组件通过首先捕获它(低或高)来重复逻辑级别，并且然后将其驱动到线上。可用于执行这些动作的时间是其中数据线应当稳定的周期。重复应当由一个而不是多个组件完成。在我们的示例总线中，我们选择与传输总线时钟相同的组件，即活动帧调节器组件。 

图5示出了空闲总线上每个单元的第二部分期间重复数据线逻辑级别的活动帧调节器。如上关于图2的描述，该部分波形将不被活动驱动。这样重复的好处是拒绝了更大的干扰，该干扰源于数据线阻抗加上总线电容相互作用的总体降低。 

实现这样的逻辑级别重复需要注意，以避免在单元边界与其他组件驱动竞争。然而，通过活动帧调节器具有内部可用的总线时钟的时间优先备份的事实使得定时更轻松。 

注意到总线保持电路仅在转变期间加载总线。因此，其驱动阻抗可以明显低于线或上拉电阻的阻抗，而不招致功率损失。这增加了未驱动单元的健壮性。而且，每个数据线转变都被活动驱动。这允许高比特率。 

因此这里描述了一种具有相对低功率消耗允许高数据率的灵活、健壮的基于总线的通信系统。 

Claims (21)

1.一种基于总线的通信系统，包括总线以及连接至该总线的多个组件，其中当仲裁访问该总线时：

每个组件使用转变编码向该总线写相应的随机仲裁码，以便当该随机仲裁码采用第一二进制值时，相应的组件驱动该总线至与其现有状态相反的状态，并且当该随机仲裁码采用第二二进制值时，相应的组件并不活动驱动该总线。

2.根据权利要求1所述的基于总线的通信系统，其中所述转变编码是NRZI编码。

3.根据权利要求1或2所述的基于总线的通信系统，其中所述随机仲裁码对于所述组件是唯一的，并且其中仲裁是基于多个仲裁组件的该随机仲裁码确定的，以便在当至少一个其他组件传输该第一二进制值的时间周期期间传输该第二二进制值的每个组件都丧失仲裁。

4.根据权利要求1或2所述的基于总线的通信系统，其中该第一二进制值是二进制“1”并且该第二二进制值是二进制“0”。

5.根据权利要求4所述的基于总线的通信系统，其中仲裁发生在多个时间周期期间。

6.根据权利要求5所述的基于总线的通信系统，其中仲裁发生在多个非连续时间周期期间。

7.根据权利要求1或2所述的基于总线的通信系统，其中当传输有效载荷数据信号时：

每个组件使用转变编码向该总线写该有效载荷数据信号，以便当该信号采用第一二进制值时，相应的组件驱动该总线至与其现有状态相反的状态，并且当该信号采用第二二进制值时，相应的组件驱动该总线保持其现有状态。

8.根据权利要求7所述的基于总线的通信系统，其中每个组件都使用NRZI编码向该总线写该有效载荷数据信号。

9.根据权利要求1或2所述的基于总线的通信系统，其中所述组件中的一个检测该总线上的逻辑级别，并反复在该总线上重复所检测到的逻辑级别。

10.一种电子组件，用于连接至包括至少一个总线的通信总线，其中当仲裁访问该总线时，所述组件适于使用转变编码向该总线写随机仲裁码，以便当该随机仲裁码采用第一二进制值时，该组件驱动该总线至与其现有状态相反的状态，并且当该随机仲裁码采用第二二进制值时，该组件并不活动驱动该总线。

11.根据权利要求10所述的电子组件，其中所述组件适于使用NRZI编码向该总线写随机仲裁码。

12.根据权利要求10或11所述的电子组件，其中当传输有效载荷数据信号时：

该组件适于使用转变编码向该总线写该有效载荷数据信号，以便当该信号采用第一二进制值时，该组件驱动该总线至与其现有状态相反的状态，并且当该有效载荷数据信号采用第二二进制值时，该组件驱动该总线保持其现有状态。

13.根据权利要求12所述的电子组件，其中所述组件适于使用NRZI编码向该总线写该有效载荷数据信号。

14.根据权利要求10或11所述的电子组件，其中所述组件适于检测该总线上的逻辑级别，并反复在该总线上重复所检测到的逻辑级别。

15.根据权利要求10或11所述的电子组件，其中所述电子组件是集成电路。

16.根据权利要求15所述的电子组件，其中所述电子组件是数据处理集成电路。

17.根据权利要求15所述的电子组件，其中所述电子组件是音频处理集成电路。

18.根据权利要求15所述的电子组件，其中所述电子组件是视频处理集成电路。

19.一种电子装置，包括至少一个根据权利要求10-18中的任何一项所述的电子组件。

20.根据权利要求19所述的电子装置，其中所述装置是移动通信设备。

21.根据权利要求19所述的电子装置，其中所述装置是个人数字助理设备。

Images