CN101252114A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101252114A
CN101252114A CNA2008100740890A CN200810074089A CN101252114A CN 101252114 A CN101252114 A CN 101252114A CN A2008100740890 A CNA2008100740890 A CN A2008100740890A CN 200810074089 A CN200810074089 A CN 200810074089A CN 101252114 A CN101252114 A CN 101252114A
Authority
CN
China
Prior art keywords
electrode
substrate
interarea
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100740890A
Other languages
English (en)
Inventor
须永健儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101252114A publication Critical patent/CN101252114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置，其在芯片表面设置突起电极，能进行倒装芯片的安装，为了提高突起电极与安装衬底的导电路的强度，有突起直径大、芯片的小型化难以进行的问题。本发明的半导体装置，使突起电极的突起直径小，将外部连接衬底粘接在半导体芯片上。在外部连接衬底的端部设有从半导体芯片伸出并连接外部连接衬底的两主面的外部连接电极。外部连接衬底的一主面侧的外部连接电极经由设置在覆盖其上的树脂层的开口部与突起电极连接，另外的主面的外部连接电极与安装衬底的导电路连接。另外，芯片与外部连接衬底通过基础填充材料固定，外部连接电极与安装衬底的导电路由焊锡固定。由此，即使在突起直径小的情况下，也可以提高结合强度，实现芯片的小型化。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别是涉及能避免由于芯片尺寸的小型化而导致的电极连接不良、并提高可靠性的半导体装置。
背景技术
为了实现半导体装置的小型化、薄型化，采用以下的倒装式安装技术，即、在半导体芯片的一主面侧设置突起电极，将其与安装衬底侧的导电图案等连接。
参照图9，以构成MOSFET的半导体芯片50为例对现有的可以进行倒装式安装类型的半导体装置进行说明。图9(A)是半导体芯片的平面图，图9(B)是将图9(A)的半导体芯片50倒装式安装在安装衬底的侧面的概要图。
虽然省略了元件区域的详细图示，但是，在作为漏极区域的半导体衬底51上设置有如虚线所示的沟道区域、源极区域等元件区域52，并设有多晶硅等导电材料构成的栅极电极(未图示)。另外，在衬底表面通过溅镀例如铝(Al)等金属，设有与源极区域、漏极区域及栅极电极分别连接的源极电极、漏极电极、栅极焊盘电极(均未图示)。
源极突起电极111与源极电极接触，栅极突起电极112及漏极突起电极113分别与栅极焊盘电极(未图示)及漏极电极114连接。
这样，通过在衬底表面设置连接元件区域的突起电极，可以将该芯片进行倒装式安装。
安装衬底例如是印刷电路板55，在其表面以所希望的图案设有导电路56。各个突起电极111、112、113与导电路56固定在一起，而使半导体芯片56安装到印刷电路板55上。
专利文献1：日本特开2002-368218号公报。
在采用如上所述的突起电极的结构中，为了容易安装、且得到充分的可靠性，一般确保大的突起(球)直径。
但是，随着芯片缩小的进一步发展，就存在芯片上的突起电极的占有面积变大的问题。例如，由于工艺的微细化的进步，配置有晶体管单元的元件区域可以进一步缩小，有助于芯片的小型化。但是，在芯片上设置的多个突起电极需要以规定的距离隔开，因此，在突起直径例如为300μm左右的情况下，由于芯片尺寸由此被限定，就存在不能进一步小型化的问题。
另一方面，当突起电极的突起直径变小时，就不能充分确保与安装芯片(倒装式安装)的安装衬底(例如印刷电路板)侧的接触面积。因此，会存在例如由于携带式终端器掉落等的来自外部的冲击而使粘接部分(半导体芯片50与各突起电极111～113或者各突起电极111～113与印刷电路板55)容易剥离、产生接触不良等问题。
另外，作为必要的元件区域即使可以缩小，但由于突起电极而确保大的芯片尺寸的状况也使晶片收获率降低。即、不仅是特性上的问题，也会有不能降低成本的问题。
发明内容
本发明是鉴于上述课题而提出的，在本发明的第一方面具有：半导体芯片，其形成有所希望的元件，在一主面侧设置有突起电极；外部连接衬底，其设置在该半导体芯片的所述一主面侧，所述外部连接衬底具有：绝缘性膜，其比所述半导体芯片大；外部连接电极，其覆盖自所述半导体芯片伸出的所述绝缘性膜的端部而设置，并与所述突起电极连接；所述半导体芯片与所述外部连接衬底通过在它们之间填充的绝缘性粘接材料而被一体地固定。
根据本实施方式，第一，即使在使突起电极的突起直径变小的情况下，也可以使半导体芯片与安装衬底的粘接性良好。即、利用外部连接电极覆盖比半导体芯片大的绝缘性膜的端部，通过将该膜粘接在芯片上，可以得到自芯片端部伸出的外部连接电极。外部连接电极与突起电极利用填充在膜与芯片之间的绝缘性粘接材料以充分的强度被粘接。利用该结构，在安装时，可以将焊锡突出焊接在伸出的外部连接电极的表面，可以提高安装衬底与半导体芯片的粘接强度。
因此，使突起电极的突起直径变小而实现芯片缩小的结构的同时，例如，即使在施加来自外部的冲击的情况下，也可以避免由于半导体芯片与安装衬底的剥离而产生的接触不良，可以提高可靠性。
第二，利用芯片的小型化实现成本的降低。在如现有的突起直径大的情况下，即使利用工艺的微细化也可以使配置有晶体管的元件区域变小，也存在芯片尺寸不能缩小的问题。但是，根据本实施方式，在为使突起直径变小、芯片尺寸小型化的结构的同时，可以避免半导体芯片与安装衬底的剥离。例如，在维持与现在相同的特性的情况下，由于可以将芯片尺寸降低大约10％，由此可以提高晶片的收获率。
第三，设置在绝缘性膜上的外部连接电极可以以自由的图案形成，另外，通过在覆盖外部连接电极的一部分的树脂层的所希望的位置设置膜与突起电极的接触孔，可以通用地对应安装衬底侧的端子的布局(例如端子间的距离)。例如，在安装衬底侧的端子间的距离以规格等被设定成规定的值的情况下，当使芯片尺寸小型化时，就会有芯片上的突起电极间距离与安装衬底侧的端子间距离不一致的情况。但是，根据本实施方式，在绝缘性膜的两主面设置外部连接电极，在一主面侧连接突起电极与外部连接电极，在另外的主面侧连接外部连接电极与安装衬底侧的端子。由此，即使是小的芯片尺寸，也能提供与安装衬底的布局一致的半导体装置。
附图说明
图1(A)是说明本发明的第一实施方式的半导体装置的平面图，图1(B)是其剖面图，图1(C)、图1(D)是其平面图；
图2(A)～(E)是说明本发明的第一实施方式的半导体装置的平面图；
图3是说明本发明的第一实施方式的半导体装置的剖面图；
图4(A)、图4(B)是说明本发明的第一实施方式的半导体装置的平面图；
图5(A)、图5(B)是说明本发明的第一实施方式的半导体装置的平面图；
图6(A)是说明本发明的第一实施方式的半导体装置的平面图，图6(B)是其剖面图；
图7(A)是说明本发明的第一实施方式的半导体装置的等效电路图，图7(B)是其电路图；
图8是说明本发明的第二实施方式的半导体装置的剖面图；
图9(A)、图9(B)是表示现有的半导体装置的图。
附图标记说明
1：                半导体芯片
2(2a、2b、2c)：    突起电极
3：                绝缘性粘接材料
4：                绝缘性膜
5：                树脂层
7：                切口
8：                金属层
9：                开口部
10：               外部连接衬底
11(11a、11b、11c)：外部连接电极
15：               加强材料
20、20a、20b：     元件区域
30：               安装衬底
31：               导电路
32：               导电性粘接材料
Sf11、Sf21：       第一主面
Sf12、Sf22：       第二主面
100：              半导体装置
100a、100b：       MOSFET
111：              源极突起电极
112：              栅极突起电极
113：              漏极突起电极
具体实施方式
下面，参照图1～图8对本发明的实施方式进行详细说明。
首先，参照图1～图7对本发明第一实施方式进行说明。
图1是表示第一实施方式的半导体装置的图，图1(A)是平面图，图1(B)是a-a线的剖面图，图1(C)是外部连接衬底的第一主面侧的平面图，图1(D)是外部连接衬底的第二主面侧的平面图。
本实施方式的半导体装置100具有半导体芯片1、突起电极2、外部连接电极10，是在半导体芯片1的一主面侧，通过绝缘性粘接材料3粘接外部连接衬底10的结构。另外，在图1(A)中，突起电极2及元件区域的电极配线层用点划线表示，省略绝缘性粘接材料3。
参照图1(A)，半导体芯片1是在半导体衬底上设置所希望的杂质区域等、例如构成单功能(分立型)的绝缘栅极型半导体元件等的元件区域20的结构。在此，作为一例，以MOSFET(Metal Oxide Semiconductor FieldEffect Transistor)为例进行说明，但是也可以是IGBT(Insulated Gate BipolarTransistor)。另外，并不限于绝缘栅极型半导体元件，也可以是接合型FET、双极晶体管、二极管、晶体闸流管。
省略详细的图示，元件区域20具有第一主面Sf11和第二主面Sf12，在作为漏极区域的半导体衬底的第一主面Sf11设有沟道区域、源极区域等的杂质区域，并设有由多晶硅等导电材料构成的栅极电极，如虚线所示而设置。另外，在第一主面Sf11的表面溅镀例如铝(Al)等金属，设置配线电极层12。配线电极层12是与源极区域、漏极区域、栅极区域分别连接的源极电极12a、漏极电极12b及栅极焊盘电极12c。
半导体芯片1的第二主面Sf12，根据半导体衬底是否需要露出而设置金属膜。
另外，在半导体芯片1的第一主面Sf11侧设置有分别与源极电极12a、漏极电极12b及栅极焊盘电极12c连接的突起电极2。突起电极2是对应源极电极、漏极电极及栅极焊盘电极的源极突起电极2a、漏极突起电极2b、栅极突起电极2c，至少设置有四个。突起电极2是由金(Au)、铜(Cu)、金锡(Au-Sn)、焊锡中任意一种构成，突起直径为50μm～150μm(作为一例在Au突起时为80μm)。
在半导体芯片1的第一主面Sf11侧设置有外部连接衬底10。外部连接衬底10具有绝缘性膜4和外部连接电极11。外部连接衬底10是通过树脂层5覆盖在端部设置有外部连接电极11的绝缘性膜4的两主面的结构。绝缘性膜4例如为聚酰亚胺等的膜，其厚度例如为0.01mm～0.15mm。另外，树脂层5例如为抗焊剂。
外部连接衬底10比半导体芯片1大一些，如图1(A)所示的平面图中，以从半导体芯片1的外周露出的方式而设置。如后面所述，在安装本实施方式的半导体装置100时使用焊锡，并通过从外部连接衬底10的第一主面Sf21侧向第二主面Sf22侧伸出的焊锡(未图示)，将安装衬底(未图示)与外部连接电极11粘接。
即、外部连接衬底10从半导体芯片的外周露出的宽度只要是可以视觉辨认出从外部连接衬底10的第一主面Sf21侧向第二主面Sf22侧伸出并焊接的焊锡的宽度就可以，例如为0.05mm～0.3mm左右的宽度。
参照图1(B)～图1(D)，在绝缘性膜4端部(例如角部)，外部连接电极11(11a～11c)连续覆盖第一主面Sf21、端部的侧面及第二主面Sf22。外部连接电极11是由电镀或蒸镀等构成并设置在绝缘性膜4角部的金属层8的一部分。
覆盖绝缘性膜4的两主面的树脂层5也覆盖金属层8的一部分。另外，在半导体芯片1的角部没有设置树脂层5，存在露出金属层8的一部分的区域。在此，从树脂层5露出的金属层8称为外部连接电极11。如上所述，绝缘性膜4由于比半导体芯片1大，因此，在其角部，通过将树脂层5以沿着如图1(C)、图1(D)所示的绝缘性膜4的形状的图案、比其小(在内侧)地进行构图，使外部连接电极11在从半导体芯片1伸出的绝缘性膜4的端部露出。
图1(C)是作为连接安装衬底(在此未图示)侧的外部连接衬底10的第一主面Sf21侧的平面图。
本实施方式的绝缘性膜4，在其端部(例如角部)设置有扇形(或者半圆状)的切口7，覆盖该部分设置有外部连接电极11。
通过设置切口7，焊锡沿着凹型的形状容易进入，可以进一步提高紧密粘接性。
在第一主面Sf21侧，在绝缘性膜4的端部(角部)，以使外部连接电极11沿着切口7的图案成带状露出的方式，而对树脂层5进行构图。
图1(D)是作为连接半导体芯片1侧的外部连接衬底10的第二主面Sf22侧的平面图。在第二主面Sf22侧，也与第一主面Sf21侧相同，在绝缘性膜4的端部(角部)，以使外部连接电极11沿着切口7的图案成带状露出的方式，而对树脂层5进行构图。
另外，在第二主面Sf22侧的树脂层5，在对应半导体芯片1的突起电极2的位置设有开口部9，由此露出的金属层8也作为外部连接电极11的一部分。而且，突起电极2与从开口部9露出的第二主面Sf22侧的外部连接电极11连接(参照图1(A))。
通过在树脂层5使用抗焊剂，在作为突起电极2使用焊锡的情况下，焊锡突起的形状的维持及焊锡突起的自调整成为可能。
绝缘性粘接材料3例如为基础填充材料(アンダ一フイル材)，基础填充材料例如是含有粘接材料的聚酰亚胺等。基础填充材料填充在半导体芯片1与外部连接衬底10之间，并将它们均匀地粘接。
参照图2，对设置在绝缘性膜4上的金属层8和树脂层5进一步说明。图2(A)是表示外部连接衬底10的第一主面Sf21侧的金属层8的图案的平面图，图2(B)是表示第一主面Sf21侧的树脂层5的图案的平面图，图2(C)是表示第二主面Sf22侧的金属层8的图案的平面图，图2(D)是表示第二主面Sf22侧的树脂层5的图案的平面图。另外，在图2(A)、图2(C)中用虚线表示树脂层5的图案，在图2(B)、图2(D)中用虚线表示金属层8的图案。另外，图2(E)是表示绝缘性膜4的形成方法的图。
如图2(A)、图2(C)所示，在第一主面Sf21及第二主面Sf22上，金属层8在绝缘性膜4的端部(例如角部)相互分离而配置。
参照图2(E)，绝缘性膜4是通过如下方法而形成的，即、在大尺寸的膜4′上设置多个贯通孔P，使其相互分离，并在贯通孔P的周围和其内部(贯通孔侧壁)施加金属电镀而形成金属层8之后，以通过贯通孔P中心的线将大尺寸的膜4′切断而形成。
由此形成的绝缘性膜4在端部(例如角部)设置有扇形(或者半圆状)的切口7，金属层8连续覆盖绝缘性膜4的角部的两主面。即、第一主面Sf21与第二主面Sf22的金属层8通过覆盖端部切口7的侧面的金属层8(参照图1(B))而连接。
另外，通过将覆盖金属层8的树脂层5如虚线所示进行构图，外部连接电极11在端部露出。
源极突起电极2a、漏极突起电极2b、栅极突起电极2c分别与自外部连接衬底10的第二主面Sf22的开口部9露出的外部连接电极11a、11b、11c连接，并通过端部的外部连接电极11延伸到第一主面Sf21侧，并与安装衬底的导电路连接。
这样，金属层8对应于突起电极2而设置，将突起电极2与安装衬底的导电路连接。
因此，在此是将金属层8配置在角部的情况为例进行表示，但是，根据突起电极2的配置或安装衬底的导电路的配置，也可以将其设置在外部连接衬底10的各边上。另外，在此，两主面的金属层8以相同的图案进行表示，但在第二主面Sf22侧，根据半导体芯片1的突起电极2的数量及配置，也可以选择适当的图案(对此后面进行叙述)。
如图2(B)、图2(D)所示，在第一主面Sf21及第二主面Sf22，树脂层5以不同的图案形成。同样地，在各个角部，以沿着切口7的形状使外部连接电极11呈带状地露出的方式而进行构图，但在第二主面Sf22侧，在对应半导体芯片的突起电极2的位置设有开口部9。
而且，在图2(A)的金属层8上设置有图2(B)的树脂层5，露出如图1(C)所示的外部连接电极11，在图2(C)的金属层8上设置有图2(D)的树脂层5，露出如图1(D)所示的外部连接电极11。
图3是将图1的半导体装置安装到安装衬底30的情况的一例。安装衬底30例如为印刷电路板。
将安装衬底30与半导体装置100的外部连接衬底10的第一主面Sf21侧相对配置，将从半导体芯片1伸出的外部连接电极11与安装衬底30的导电路31通过导电性粘接材料32而固定连接。导电性粘接材料32例如为焊锡。
焊锡32由于表面张力而鼓起，以覆盖从半导体芯片1伸出的金属层8(外部连接衬底10)的第一主面Sf21、侧面、第二主面Sf22的方式而将它们焊接(下面，称为突出焊接)。
即、第一主面Sf21侧、侧面、第二主面Sf22侧通过焊锡32被覆盖，外部连接电极11与安装衬底30的导电路31连接。由这样的焊锡而进行的突出焊接不仅可以焊接第一主面Sf21侧，也可以焊接侧面及第二主面Sf22侧，因此，与例如通过焊锡只将第一主面Sf21侧焊接的结构相比较，可以使半导体装置100与安装衬底30的粘接强度提高。
在本实施方式中，通过设置从半导体芯片1以例如0.05mm～0.3mm左右的宽度伸出的外部连接衬底10(外部连接电极11)，这样的突出焊接成为可能。另外，通过在外部连接衬底10的端部设置切口7，沿着该形状焊锡容易蔓延到第二主面Sf22侧，粘接性提高。
由此，半导体芯片1经由外部连接衬底10被倒装式安装在安装衬底30上，突起电极2经由外部连接电极11与安装衬底30的导电路31连接。
另外，通过在树脂层5上使用抗焊剂，由于能作为防止焊锡流动而发挥作用，因此，可以防止各个外部连接电极11之间的短路。
这样，根据本实施方式，通过利用焊锡焊接在从半导体芯片1伸出的外部连接电极11，可以提高半导体芯片1与安装衬底30的结合强度。另外，使用填充在半导体芯片1与外部连接衬底10之间的绝缘性粘接材料3，也可以提高突起电极2与外部连接电极11的结合强度。
因此，在为使突起电极2的突起直径变小而实现芯片缩小的结构的同时，例如，即使在施加来自外部的冲击的情况下，也可以避免由于半导体芯片与安装衬底的剥离而产生的接触不良，可以提高可靠性。
例如，由于粘接强度提高，因此，可以将现有的300μm的突起直径降低到80μm，可以促进被突起直径和它们的间隔距离所限制的芯片的小型化。
另外，在如现有的突起直径大的情况下，即使利用工艺的微细化可以使配置有晶体管单元的元件区域变小，也存在芯片尺寸不能缩小的问题。但是，根据本实施方式，在为使突起直径变小、芯片尺寸小型化的结构的同时，可以避免半导体芯片与安装衬底的剥离。例如，在维持与现在相同的特性的情况下，由于可以将芯片尺寸降低10％，由此可以提高晶片的收获率。
图4及图5是表示外部连接衬底10的另外的图案的图。
图4是将外部连接电极11配置在外部连接衬底10的相对的两边上的情况，图4(A)是第一主面Sf21侧的平面图，图4(B)是第二主面Sd22侧的平面图。这样，对应安装衬底侧的导电路的图案，也可以将外部连接电极11设置在外部连接衬底10的边上。
在绝缘性膜4的相对的两边上以半圆状设置有切口7，以覆盖第一主面Sf21和第二主面Sf22及端部的侧面的方式，例如在绝缘性膜4的角部设置金属层8。
以金属层8沿着半圆状的切口7而带状露出的方式对树脂层5进行构图，构成在相对的两边上设置有外部连接电极11的外部连接衬底10。
图5是具有多个外部连接电极11的情况，图5(A)是第一主面Sf21侧的平面图，图5(B)是第二主面Sf22侧的平面图。另外，在此对外部连接衬底10的相对的两边上设置外部连接电极11的情况进行表示，除此之外，也可以在其他的两边上设置。
另外，在这种情况下，第一主面Sf21侧与第二主面Sf22侧的金属层8的图案不同。半导体芯片1的突起电极2的配置或者它们的间隔距离(间距)、与安装衬底的导电路的配置或间隔距离(间距)有时不一致。但是，根据本实施方式，通过设置形成有所希望的外部连接电极11的图案的外部连接衬底10，即使半导体芯片的突起电极与安装衬底的导电路的布局不同(特别是半导体芯片小时)，也可以不进行两者的布局变更等而安装。
在安装的半导体芯片小的情况下，将如图5(B)所示的第二主面Sf22侧的金属层8的图案对应半导体芯片的突起电极的位置而在中心方向延伸，并在树脂层5设置开口部9。
另外，对于如图5(B)所示的一个金属层8(例如金属层8a)，通过设置两个开口部9，可以将同电位的两个突起电极从一个外部连接电极44导出。
另外，在第一主面Sf21侧露出的外部连接电极11的图案并不限于图5(A)所示的图案，也可以形成所希望的图案。例如，通过将金属层8延伸到如图5(B)所示的外部连接衬底10的中央附近，并将金属层5以所希望的图案进行开口，这样，即使在外部连接衬底10的中央附近也可以与安装衬底的导电路连接。但是，即使在该情况下，在切口部分7也将第一主面Sf21侧与第二主面Sf22侧的金属层8(外部连接电极11)连接。
这样，设置在绝缘性膜4(特别是第二主面Sf22侧)的外部连接电极11可以以自由的图案形成。另外，通过在树脂层5的所希望的位置设置对应突起电极2的开口部9，可以通用地对应安装衬底侧的端子的布局(例如端子间距离)。
例如，在安装衬底侧的端子间的距离根据规格等被设定成规定值的情况下，当使芯片尺寸小型化时，就会有芯片上的突起电极2间距离与安装衬底侧的端子间距离不一致的情况。即、即使通过工艺的微细化而使芯片尺寸的缩小成为可能，由于应该对应安装衬底侧的布局而决定芯片尺寸，因此，晶片的收获率也不高。
但是，在本实施方式中，即使是芯片尺寸缩小的半导体芯片1，也可以不进行该半导体芯片1或安装衬底的布局变更等而进行安装。
上面，以在一个半导体芯片1上设置一个元件区域20的情况为例进行了说明，但是一个芯片上的元件区域20也可以是多个。
图6是表示具有多个元件区域的半导体装置100的一例，图6(A)表示半导体芯片1的第一主面Sf11侧的平面图，图6(B)是半导体装置100的相当于图1(B)的剖面图。
共用漏极区域而将第一MOSFET100a的元件区域20a(虚线)、第二MOSFET100b的元件区域20b(虚线)集成化在一个半导体芯片1上。即、在作为漏极区域的连续的半导体衬底上设置分离的两个沟道区域，并在各自上配置多个MOSFET单元。
在半导体芯片1的第一主面Sf11侧设有配线电极层12a、12b。配线电极层12a是与元件区域20a的源极区域及栅极电极分别连接的源极电极12aa及栅极焊盘电极12ca。另外，配线电极层12b是与元件区域20b的源极区域及栅极电极分别连接的源极电极12ab及栅极焊盘电极12cb。
进一步，配置有连接元件区域20a的源极突起电极2aa、栅极突起电极2ca，和连接元件区域20b的源极突起电极2ab、栅极突起电极2cb。
于是，如图6(B)所示的具有连接这些的外部连接电极11的外部连接衬底10设置在半导体芯片1的第一主面Sf11侧。外部连接电极11与源极突起电极2aa、2ab、栅极突起电极2ca、2cb连接。
图7是表示图6的半导体装置100的电路图，图7(A)是半导体芯片1的等效电路图，图7(B)表示采用该半导体装置100的二次电池的保护电路的一例。
如图7(A)所示的第一MOSFET100a及第二MOSFET100b共用连接漏极D，导出到外部的端子分别是源极S1、S2、栅极G1、G2。半导体装置100根据施加在第一MOSFET100a、第二MOSFET100b的栅极G1、G2的控制信号和两个源极S1、S2的电位差而切换电流回路。
如图7(B)所示的半导体装置100非常适用于二次电池的保护电路中。
即、在二次电池LiB上串联半导体装置100。在半导体装置100中，第一MOSFET100a、第二MOSFET100b共用连接漏极D，在两端配置有各自的源极S1、S2，各自的栅极G1、G2连接在控制电路IC。控制电路IC在检测二次电池LiB的电压的同时对第一MOSFET100a、第二MOSFET100b进行ON/OFF控制，保护二次电池LiB不受过度充电、过度放电或者负载短路的损害。
例如，控制电路IC检测电池电压，在检测到的电压比最高设定电压高时，将第二MOSFET100b切换到OFF，通过第二MOSFET100b的寄生二极管与第一MOSFET100a形成的电流回路阻止二次电池LiB的过度充电。另外，在检测到的电压比最低设定电压低时，将第一MOSFET100a切换到OFF，通过第一MOSFET100a的寄生二极管与第二MOSFET100b形成的电流回路阻止二次电池LiB的过度放电。
这样的半导体装置100由于具有两个元件区域20a、20b，芯片尺寸变得比较大。但是由于没有必要将漏极导出到外部，因此，通过倒装式安装，通常能尽可能实现装置的小型化。
在本实施方式中，利用小的突起电极2与外部连接电极11(外部连接衬底10)可以提高安装衬底侧的图案布局的整合性，而且可以避免半导体芯片与安装衬底的剥离。
图8是表示第二实施方式的剖面图。在第二实施方式中，在外部连接衬底10的第一主面Sf21侧设置有加强材料15。
外部连接衬底10的基材为如上所述的聚酰亚胺等绝缘性膜4。因此，在作为半导体装置100的最终结构强度不足的情况下，也可以将厚度为0.3mm左右的聚酰亚胺等的薄板作为加强材料15设置在第一主面Sf21侧。

Claims (9)

1.一种半导体装置，其特征在于，具有：
半导体芯片，其形成有所希望的元件，在一主面侧设置有突起电极；
外部连接衬底，其设置在该半导体芯片的所述一主面侧；
所述外部连接衬底具有：
绝缘性膜，其比所述半导体芯片大；
外部连接电极，其覆盖自所述半导体芯片伸出的所述绝缘性膜的端部而设置，并与所述突起电极连接，
所述半导体芯片与所述外部连接衬底通过在它们之间填充的绝缘性粘接材料而一体地固定。
2.如权利要求1所述的半导体装置，其特征在于，所述绝缘性膜在两主面上设置有树脂层。
3.如权利要求2所述的半导体装置，其特征在于，所述外部连接电极覆盖所述绝缘性膜的所述两主面与侧面而设置。
4.如权利要求1所述的半导体装置，其特征在于，在所述绝缘性膜的所述端部设置有切口，所述外部连接电极覆盖所述切口。
5.如权利要求1所述的半导体装置，其特征在于，所述元件是单功能的绝缘栅极型半导体元件。
6.如权利要求1所述的半导体装置，其特征在于，所述绝缘性膜在一主面侧设置有加强材料。
7.如权利要求1所述的半导体装置，其特征在于，所述突起电极由金、铜、金锡、焊锡中的任意一种构成。
8.如权利要求5所述的半导体装置，其特征在于，所述绝缘栅极型半导体元件具有两个元件区域，在与连接所述突起电极的主面相对的主面上连接所述两个元件区域的漏极区域。
9.如权利要求1所述的半导体装置，其特征在于，具有导电性粘接材料，其覆盖从所述半导体芯片伸出的所述外部连接电极，并将该外部连接电极与安装有所述半导体芯片的安装衬底的导电路连接。
CNA2008100740890A 2007-02-21 2008-02-21 半导体装置 Pending CN101252114A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007041263A JP2008205308A (ja) 2007-02-21 2007-02-21 半導体装置
JP041263/07 2007-02-21

Publications (1)

Publication Number Publication Date
CN101252114A true CN101252114A (zh) 2008-08-27

Family

ID=39705932

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100740890A Pending CN101252114A (zh) 2007-02-21 2008-02-21 半导体装置

Country Status (3)

Country Link
US (1) US20080197476A1 (zh)
JP (1) JP2008205308A (zh)
CN (1) CN101252114A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779225A (zh) * 2014-01-14 2015-07-15 新光电气工业株式会社 配线基板及其制造方法、以及半导体封装
CN109104878A (zh) * 2017-04-21 2018-12-28 三菱电机株式会社 半导体装置
US20230078429A1 (en) * 2021-09-15 2023-03-16 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093907B1 (ko) * 2009-11-26 2011-12-13 삼성에스디아이 주식회사 배터리 셀 보호용 반도체 장치, 이를 갖는 보호 회로 모듈 및 배터리 팩

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
JP4309872B2 (ja) * 2005-06-17 2009-08-05 株式会社東芝 不揮発性半導体記憶装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779225A (zh) * 2014-01-14 2015-07-15 新光电气工业株式会社 配线基板及其制造方法、以及半导体封装
CN104779225B (zh) * 2014-01-14 2018-12-11 新光电气工业株式会社 配线基板及其制造方法、以及半导体封装
CN109104878A (zh) * 2017-04-21 2018-12-28 三菱电机株式会社 半导体装置
CN109104878B (zh) * 2017-04-21 2020-01-21 三菱电机株式会社 半导体装置
US20230078429A1 (en) * 2021-09-15 2023-03-16 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2008205308A (ja) 2008-09-04
US20080197476A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
US7541681B2 (en) Interconnection structure, electronic component and method of manufacturing the same
US8564049B2 (en) Flip chip contact (FCC) power package
US7071550B2 (en) Semiconductor module having heat sink serving as wiring line
US8629467B2 (en) Semiconductor device
US7618896B2 (en) Semiconductor die package including multiple dies and a common node structure
US7772704B2 (en) Semiconductor device
US7745913B2 (en) Power semiconductor component with a power semiconductor chip and method for producing the same
EP1916716B1 (en) Semiconductor device
WO2006072032A2 (en) Flip chip contact(pcc) power package
CN101252114A (zh) 半导体装置
US9837386B2 (en) Power device and preparation method thereof
US7999395B1 (en) Pillar structure on bump pad
JP2005101293A (ja) 半導体装置
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
US8502379B2 (en) Method for manufacturing semiconductor device, and semiconductor device
CN114026684A (zh) 半导体器件
JP2005116915A (ja) 半導体装置
US20240170353A1 (en) Semiconductor device and mounting structure for semiconductor element
WO2023095681A1 (ja) 半導体装置
WO2023136078A1 (ja) 半導体装置
US9012990B2 (en) Surface mountable power components
WO2022085043A1 (ja) 半導体装置
JP4835230B2 (ja) 半導体装置の実装構造
CN117795675A (zh) 半导体装置
TW201729376A (zh) 功率器件及製備方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080827