CN101243414A - 配置被分为多个存储体的存储空间的方法 - Google Patents

配置被分为多个存储体的存储空间的方法 Download PDF

Info

Publication number
CN101243414A
CN101243414A CNA2006800303455A CN200680030345A CN101243414A CN 101243414 A CN101243414 A CN 101243414A CN A2006800303455 A CNA2006800303455 A CN A2006800303455A CN 200680030345 A CN200680030345 A CN 200680030345A CN 101243414 A CN101243414 A CN 101243414A
Authority
CN
China
Prior art keywords
memory bank
storage space
configuration information
mem
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800303455A
Other languages
English (en)
Other versions
CN101243414B (zh
Inventor
克里多夫·摩尔鲁克斯
阿曼·卡利
大卫·那拉
皮尔·瑞索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of CN101243414A publication Critical patent/CN101243414A/zh
Application granted granted Critical
Publication of CN101243414B publication Critical patent/CN101243414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明涉及配置存储空间(MEM)的方法，包含以下步骤：读取存储空间(MEM)中的配置信息(SZ3)片断，根据读取的配置信息确定将存储空间的至少一部分划分为存储体(Z1－Z4)；以及为每个存储体分配访问号码(NBK)，该访问号码用于与存储体内位置的逻辑地址相结合，在存储体内访问数据位置。本发明应用于RFID芯片。

Description

配置被分为多个存储体的存储空间的方法
技术领域
本发明涉及包含处理单元和存储空间，即可由处理单元寻址的一个或多个存储器的集成电路。
背景技术
具体地，本发明涉及射频识别(RFID)标签。上述标签一般包含发送和接收电路，其用于发送和接收调制的无线电信号来与阅读器交换数据，利用接收的无线电信号生成集成电路的供电电压的供电电路，处理单元和包含例如EEPROM(电可擦写可编程只读存储器)型非易失性存储器的存储空间。
在某些应用中，上述标签的存储空间被分为存储体，每一个都用于具体的功能。每一个存储体都与用于与存储体中位置的逻辑地址相结合访问存储体中的数据位置的访问号码相关联。
需要一定水平的安全性时，存储体可以分别分为读锁定和/或写锁定(也就是不可访问)。这种设置可以使不同的人分别介入制造、定制、适应具体程序并使用芯片的过程，同时保护不受欺骗操作。
用于通过存储体寻址存储空间的模式包括具体的地址解码，以将与存储体号码相关的逻辑地址转换为能够由存储器处理的物理地址。实际上，上述解码取决于存储体的数目以及每个存储体的位置和大小。目前，由于节约成本和执行速度的原因，一般由硬连线逻辑执行地址解码。结果是一般要对标签存储空间的配置进行设置。
发明内容
本发明的目的在于根据配置信息的动态可修改的片断使集成电路中的存储空间可配置。
该目的通过提供一种用于配置存储空间的方法来达成，该方法包含在存储空间中定义存储体的步骤，以及为每个存储体分配一个访问号码的步骤，该访问号码意欲用于与存储体内位置的逻辑地址相结合，在存储体内寻址数据位置。
根据本发明，该方法包含读取存储空间内配置信息片断的步骤，以及根据配置信息确定将存储空间的至少一部分划分成存储体的步骤。
根据本发明一实施例，该方法包含根据配置信息确定用于配置存储空间的配置参数的步骤，该配置参数用于根据存储体号码和存储体中位置的逻辑地址确定存储空间内要访问的位置的物理地址。
根据本发明一实施例，配置信息定义存储体的大小和/或位置，并且存储在存储体中。
根据本发明一实施例，配置信息定义至少一个存储体的大小，配置参数由存储体大小与阈值的对比产生。
根据本发明一实施例，配置参数指明存储空间的区域是否包含一个或两个存储体。
本发明还涉及一种用于访问包含存储体的存储空间中的位置的方法，每个存储体都与访问号码相关联，该访问方法包含接收存储体号码和存储体中与接收到的存储体号码对应的要访问的位置的逻辑地址的步骤。
根据本发明，根据以上定义的配置方法配置存储空间，访问方法包含以下步骤：
根据配置信息检查是否存在接收的存储体号码，
如果存储体号码存在，根据配置信息检查接收的逻辑地址是否属于与接收到的存储体号码对应的存储体，以及
如果位置的逻辑地址属于该存储体，根据存储体号码、存储体中位置的逻辑地址和配置信息，在存储空间中确定位置的物理地址，并访问该位置。
根据本发明一实施例，访问方法包含以下步骤，在存储体中读取用于锁定要访问的存储体的锁定参数，仅在存储体未被锁定时访问被访问的存储体中的位置。
本发明还涉及用于访问包含存储体的存储空间的装置，每个存储体都与用于与存储体中位置的逻辑地址相结合访问存储体中数据位置的访问号码相关。
根据本发明，访问装置包含用于读取存储在存储空间中的配置信息片断的装置，和用于根据配置信息确定将存储空间的至少一部分划分成存储体的装置。
根据本发明一实施例，访问装置包含用于根据配置信息确定用于配置存储空间的配置参数的装置，该配置参数用于根据存储体号码和存储体中位置的逻辑地址在存储空间内确定要访问的位置的物理地址。
根据本发明一实施例，访问装置包含：
根据配置信息检查是否存在接收的存储体号码的装置，
根据配置信息，检查接收到的逻辑地址是否属于与接收到的存储体号码对应的存储体的装置，以及
根据存储体号码、存储体中位置的逻辑地址和配置信息，确定存储空间中的位置的物理地址的装置。
根据本发明一实施例，访问装置包含在存储空间中读取用于锁定存储体的锁定信息的装置，和根据锁定信息，仅在存储体未被锁定时访问存储体中的位置的装置。
本发明还涉及包含以上定义的访问装置的集成电路。
根据本发明一实施例，集成电路包含用于发送和接收调制的无线电信号的发送和接收电路、利用接收到的无线电信号生成集成电路的供电电压的供电电路、处理单元和包含划分成存储体的非易失性存储器的存储空间。
附图说明
本发明的上述和其他目的、优点和特征将在本发明的较佳实施例的以下说明中参照但不限于附图详细表示：
图1以框图形式表示REID标签型集成电路；
图2以框图形式表示与图1所示的集成电路的存储器相连接的地址解码装置；
图3表示图1中表示的集成电路的存储空间的配置；
图4为流程图，表示根据本发明配置存储空间的方法。
图5为流程图，表示根据本发明的地址解码方法。
具体实施方式
图1表示包含与存储器MEM连接的处理单元CPU的集成电路IC。处理单元利用连接到射频级RFST的天线1，与连接到天线2的外部阅读器RD通信。射频级RFST连接到解调器DEM和调制器MOD。解调器连接到为处理单元CPU提供接收和解调的数据的解码器DEC。调制器调制处理单元提供的数据，并将已调制的数据应用到射频级RFST，目的在于将其发送到阅读器RD。
此外，射频级RFST利用阅读器RD发出的无线电场，生成直流电压Vcc，提供给集成电路IC。集成电路IC还包含调整解码器DEC速度的时钟信号生成器CKGEN。
集成电路IC和阅读器RD之间的数据传输例如利用振幅偏移键控ASK(Amplitude Shift Keying)或相位偏移键控PSK(Phase ShiftKeying)调制执行。解调器DEM为解码器提供形式对应于接收到的信号包络的信号。解码器采样该信号，获取包含接收的数据的二进制信号。
处理单元CPU例如在硬线逻辑中产生。存储器MEM例如是具有一个单独的感测放大器的EEPROM型存储器(电可擦除可编程只读存储器)。处理单元通过地址和数据总线连接到存储器，要访问的物理地址PAD和要存储的或在存储器的该物理地址读取的字W可以籍此传输。
图2表示存储器MEM和处理单元CPU的地址解码器ADEC。在该图中，地址解码器ADEC为存储器提供要访问的位置的物理地址PAD和要写入的字W，并从后者接收存储器中读取的位b的值。
存储器包含存储阵列MA，其中设置有存储单元MC，线性解码器RDEC，列解码器CDEC和感测放大器SA。存储器存储仅能由感测放大器按字节依次读取的二进制字。
存储单元MC设置在字线Ri的存储器阵列中，i是0到n之间的整数。存储单元还被设置在横切字线的位列Ck中，k是0到p之间的整数。因而，每个位列包含n+1个存储单元，每个字线包含p+1个存储单元。
每个字线Ri包含连接到线性解码器RDEC和字线存储单元的选择线SELi。每个位列Ck包含连接到位列的存储单元MC的位线BLk。每个位线都连接到选择晶体管ST的漏级和锁存器LT。选择晶体管ST的栅极和每个列的锁存器LT都由列解码器CDEC通过列选择线SCk控制。晶体管ST的源极连接到感测放大器SA的输入端。
地址解码器ADEC发送的物理地址PAD的最高有效位(mostsignificant bit)ADh被应用于线性解码器RDEC。该物理地址PAD的最低有效位(least significant bit)AD1被用于列解码器CDEC。物理地址的最高有效位ADh能使p+1位的字在存储器中被寻址，而最低有效位AD1提供对该字的每个位的访问。
通过将预定电压施加到字线的选择线SELi和位列的列选择线SCk上，选择属于字线Ri和位列Ck的存储单元。编程过程中，锁存器LT将编程电压施加到与存储器输入端施加的字W的1位对应的位线BLk上，选择要编程的字线Ri的存储单元。擦除过程中，擦除电压被施加到要擦除的存储单元上。读取过程中，位列Ck的选择具有解锁晶体管ST的效果，并从而将位线BLK连接到感测放大器SA，其中该位线连接器BLK连接至由选择线SELi选择的存储单元。感测放大器SA的输出在存储器的输出端提供由选定的存储单元MC存储的位b的值，也就是表示存储单元的编程或擦除状态的二进制信号。
地址解码器从处理单元CPU的其他功能中接收与逻辑地址LAD关联的存储体号码NBK、用于选择在存储器中读取或写入RW的选择信号、以及、如果有的话、要写入存储器的字W。作为响应，地址解码器提供锁定状态信号LCK，访问错误状态信号ER以及可能已通过依次读取存储器中形成的字的所有位重建的字W。
图3中，存储器MEM根据第一配置CFG1被分为多个存储体。在图3所示的实例中，配置CFG1定义从00到10二进制编号的存储器中的3个存储体Z1-Z3。存储体的大小不一定相等。此外，存储体的编号顺序不一定对应于存储器中存储体的物理顺序。因而，在图3的实例中，编号为10的存储体Z3位于编号为00的存储体Z1和编号为01的存储体Z2之间。
可以读或写锁定、或读和写锁定来分别锁定每个存储体。如果读或写锁定存储体，则阻止从集成电路IC的外部环境的读或写访问。每个存储体的锁定状态以锁定参数LKB的形式存储在存储体Z1-Z3中的一个中，例如存储体Z1中。
通过由处理单元CPU为地址解码器ADEC提供存储体号码NBK寻址存储器MEM的位置，其中存储体号码与对应于号码NBK的存储体中位置的逻辑地址LAD相关。采用上述存储体号码和上述逻辑地址，地址解码器确定要访问的位置在存储器中的物理地址PAD。地址解码器还检查存储体号码是否与存储器MEM中存在的存储体对应，逻辑地址是否位于由关联中提供的号码NBK定义的存储体中。如果与存储体号码相关的逻辑地址与物理地址不对应，则地址解码器提供错误信号ER。
此外，每次访问存储体中的位置时，地址解码器读取存储区域的锁定参数LKB，并在输出端提供该参数的值作为锁定状态信号LCK。处理单元CPU因而可以检查(读或写)访问模式是否被授权。所述访问模式由施加到地址解码器ADEC和存储器MEM上的信号RW定义。
根据本发明，存储器MEM可以根据其它配置、例如图3所示的配置CFG2分成存储体。配置CFG2包含以二进制00到11编号的四个存储体Z1-Z4。第二配置CFG2的前两个存储体Z1和Z2与第一配置CFG1的前两个存储体Z1和Z2相同。第一配置中的存储体Z3在第二配置中被分为两个存储体Z3、Z4。
根据图3中的示例中存储在存储体Z3中的配置信息SZ3中的一个片断选择上述配置中的一个或另一个。上述配置信息表示例如给定字数的存储体Z3的大小。如果上述配置信息的值大于阈值S，则选择具有三个存储体的第一配置CFG1。在相反的例子中，选择第二配置CFG2。阂值例如等于未由存储体Z1和Z2占据的存储器MEM的区域的一半。
图2中，选定的配置CFG由触发器FF存储，该触发器FF在输入端接收存储体Z3的大小SZ3与阈值S相比较的结果。触发器的Q输出端连接到地址解码器ADEC的配置输入端。触发器由集成电路CI发出、施加到时钟信号输入端的上电复位信号POR触发。触发器在每次集成电路CI关闭、也就是位于阅读器RD发出的无线电场以外时复位。因此在存储体Z3中的值SZ3不改变且不再关闭和开启集成电路时，维持存储空间的配置。
地址解码器的一个实施例包括为每个可能的配置提供地址解码功能、提供根据配置参数CFG选择的一个或多个解码功能。
图4表示初始化集成电路CI的初始化过程10。该过程包含以下步骤：
步骤11：读取存储体Z3的大小SZ3，
步骤12：比较读取的大小SZ3和存储体Z3，
步骤13：选择第一配置CFG1，以及
步骤14：选择第二配置CFG2。
初始化后，集成电路CI引导地址解码器ADEC读取存储体Z3的大小SZ3(步骤11)。下一个步骤12中，集成电路比较读取的大小与阈值。如果读取的大小大于阈值，则选择第一配置CFG1(步骤13)。在相反的例子中，选择第二配置CFG2(步骤14)。
为了选择另一配置，在为存储体Z3的大小保留的场中写入另一大小的值并触发初始化过程以便将上述新值纳入考虑便足够了。
图5表示接收存储体号码NBK和逻辑地址LAD之后，由地址解码器ADEC执行的访问存储器MEM的过程20。该过程包含以下步骤：
步骤21：检测接收的存储体号码NBK的存在，
步骤22：检测对应于接收的号码的存储体中接收的逻辑地址LAD的存在，
步骤23：发送地址错误信号ER，
步骤24：确定要访问的物理地址，以及
步骤25：访问该物理地址。
步骤21中，地址解码器ADEC可以利用表示存在的存储体的号码的配置参数CFG检查接收的存储体号码NBK是否存在。如果接收的存储体号码存在，执行步骤22，此时检查接收的逻辑地址LAD是否位于由接收的号码NBK选定的存储体中。为达上述目的，还利用可以表示存储体大小的参数CFG。
步骤21和22中，如果接收的号码NBK或逻辑地址LAD不对应存储器MEM的物理地址，则地址解码器显示访问错误ER(步骤23)。步骤22中，如果接收的逻辑地址存在，则地址解码器ADEC执行步骤24，在其中根据号码NBK、逻辑地址LAD和可能的配置参数CFG确定要访问的物理地址PAD。为达上述目的，其还利用位于选定的上述存储体以下的物理地址上、或选定的存储体的开始端的物理地址上的存储体的大小。
在下一个步骤25中，地址解码器按照由接收的读或写选择信号RW选定的访问模式、访问位于存储器MEM中的、前一步骤计算出的物理地址PAD的存储器位置。
在接收访问存储器的命令之前，地址解码器ADEC可以接收读取与存储器号码NBK相关的存储体的锁定参数LKB的命令，或者与存储体号码和锁定参数所在的逻辑地址相关的读取命令。
上述准备的结果是，可以通过对存储器中存储的配置信息片断的简单修改改变存储器的配置。
所属技术领域的技术人员应当理解，可以根据本发明的方法的多种替换。因此，本发明不限于在上述两个可能的配置之间选择。实际上，可以考虑到存储器MEM在一个到n个存储体之间的变化的缺点，n是大于2的整数。在这种情况下，配置信息最多定义n-1个存储体的大小，某些存储体的大小可以是固定的。应当注意的是，在第二配置CFG2中，存储体Z3和Z4各自的大小可以变化，并被例如对应于存储器MEM的保留区大小的存储体Z3的大小、存储体Z4的大小所定义。
配置信息不一定仅定义一个或多个存储体的大小。其还可以定义存储器中存储体的号码和/或一个或多个存储体的位置。
此外，虽然以上说明的仅是一个存储体，也可以考虑分配在几个存储器中形成存储空间的存储体。
本发明不一定应用于RFID标签。更一般地，应用于包含与一个或多个存储器连接的处理单元的任意系统。

Claims (16)

1.一种配置存储空间(MEM)的方法，包含在存储空间中定义存储体(Z1-Z4)、并为每个存储体分配访问号码(NBK)的步骤，访问号码用于与存储体中位置的逻辑地址(LAD)结合，定位存储体中的数据位置，
其特征在于还包含以下步骤，读取存储空间(MEM)中的配置信息(SZ3)片断，并根据配置信息确定将存储空间(MEM)的至少一部分划分为存储体(Z1-Z4)。
2.根据权利要求1所述的方法，其特征在于包含根据配置信息(SZ3)确定用于配置存储空间(MEM)的配置参数(CFG)的步骤，该配置参数用于根据存储体号码(NBK)和存储体中位置的逻辑地址(LAD)、确定存储空间中要访问的位置的物理地址(PAD)。
3.根据权利要求2所述的方法，其特征在于配置信息(SZ3)定义存储体(Z3)的大小和/或位置，并被存储到存储体中。
4.根据权利要求2和3之一所述的方法，其特征在于配置信息(SZ3)定义至少一个存储体的大小，由存储体(Z3)大小与阈值(S)的比较得到配置参数(CFG)。
5.根据权利要求2到4中任一个所述的方法，其特征在于配置参数(CFG)指明存储空间的区中是否包含一个或两个存储体(Z3，Z4)。
6.一种访问包含存储体(Z1-Z4)的存储空间(MEM)位置的方法，每个上述存储体都与访问号码(NBK)相关，该方法包含以下步骤，接收存储体号码和与接收的存储体号码对应的存储体中要访问的位置的逻辑地址(LAD)，
其特征在于依照根据权利要求1至5中任一项的方法配置存储空间(MEM)，访问方法包括以下步骤：
根据配置信息(SZ3)检查接收的存储体号码(NBK)是否存在，
如果存储体号码存在，根据配置信息检查接收的逻辑地址(LAD)是否属于对应于接收的存储体号码的存储体(Z1-Z4)，以及
如果位置的逻辑地址属于存储体，根据存储体号码、存储体中位置的逻辑地址和配置信息确定存储空间中位置的物理地址(PAD)，并访问该位置。
7.根据权利要求6所述的方法，其特征在于包含以下步骤，在存储体(Z1-Z4)中读取用于锁定要访问的存储体的锁定参数(LKB)，只有在存储体没有被锁定时访问存储体中的位置。
8.一种用于访问包含存储体(Z1-Z4)的存储空间(MEM)的装置，每个存储体都与用于与存储体中位置的逻辑地址(LAD)结合、访问存储体的数据位置的访问号码(NBK)相关，
其特征在于其包括用于读取存储空间(MEM)中存储的配置信息(SZ3)片断的装置(ADEC)，以及用于根据配置信息确定将存储空间(MEM)的至少一部分划分为存储体(Z1-Z4)的装置(CPU)。
9.根据权利要求8所述的装置，其特征在于包含根据配置信息(SZ3)确定用于配置存储空间(MEM)的配置参数(CFG)的装置，该配置参数用于根据存储体号码(NBK)和存储体中位置的逻辑地址(LAD)、确定存储空间中要访问的位置的物理地址(PAD)。
10.根据权利要求9所述的装置，其特征在于配置信息(SZ3)定义存储体(Z3)的大小置，并被存储到存储体中。
11.根据权利要求9到10中一个所述的装置，其特征在于配置信息(SZ3)定义至少一个存储体(Z3)的大小，通过存储体大小与阈值(S)的比较得到配置参数(CFG)。
12.根据权利要求9到11中一个所述的装置，其特征在于配置参数(CFG)指明存储空间的区中是否包含一个或两个存储体(Z3，Z4)。
13.根据权利要求9到12中一个所述的装置，其特征在于包含：
根据配置信息(SZ3)检查接收的存储体号码(NBK)是否存在的装置(ADEC)，
根据配置信息检查接收的逻辑地址(LAD)是否属于对应于接收的存储体号码的存储体的装置，以及
根据存储体号码、存储体中位置的逻辑地址和配置信息确定存储空间(MEM)中位置的物理地址(PAD)的装置。
14.根据权利要求8到13中一个所述的装置，其特征在于包含在存储空间(MEM)中读取用于锁定存储体(Z1-Z4)的锁定信息(LKB)的装置，以及仅在存储体未被锁定时根据锁定信息访问存储体中位置的装置。
15.一种集成电路(CI)，其特征在于包含根据权利要求8到14之一所述的装置。
16.根据权利要求15所述的集成电路(CI)，其特征在于包含用于发送和接收调制的无线电信号的发送和接收电路(RFST，MOD，DEM，DEC)，利用接收的无线电信号生成集成电路的供电电压的供电电路(RFST)，处理单元(CPU)和包含被划分为存储体(Z1-Z4)的非易失性存储器的存储空间(MEM)。
CN2006800303455A 2005-08-25 2006-07-19 配置被分为多个存储体的存储空间的方法 Active CN101243414B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0508729A FR2890200A1 (fr) 2005-08-25 2005-08-25 Procede de configuration d'un espace memoire divise en zones memoire
FR0508729 2005-08-25
PCT/FR2006/001768 WO2007023213A2 (fr) 2005-08-25 2006-07-19 Procede de configuration d'un espace memoire divise en zones memoire

Publications (2)

Publication Number Publication Date
CN101243414A true CN101243414A (zh) 2008-08-13
CN101243414B CN101243414B (zh) 2012-05-09

Family

ID=36540280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800303455A Active CN101243414B (zh) 2005-08-25 2006-07-19 配置被分为多个存储体的存储空间的方法

Country Status (6)

Country Link
US (1) US8180992B2 (zh)
EP (1) EP1917598A2 (zh)
JP (1) JP2009506414A (zh)
CN (1) CN101243414B (zh)
FR (1) FR2890200A1 (zh)
WO (1) WO2007023213A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418263B2 (en) 2005-12-09 2016-08-16 Tego, Inc. Operating systems for an RFID tag
US9542577B2 (en) 2005-12-09 2017-01-10 Tego, Inc. Information RFID tagging facilities
WO2007068002A2 (en) 2005-12-09 2007-06-14 Tego Inc. Multiple radio frequency network node rfid tag
US9430732B2 (en) 2014-05-08 2016-08-30 Tego, Inc. Three-dimension RFID tag with opening through structure
US9117128B2 (en) 2005-12-09 2015-08-25 Tego, Inc. External access to memory on an RFID tag
US9361568B2 (en) 2005-12-09 2016-06-07 Tego, Inc. Radio frequency identification tag with hardened memory system
US8988223B2 (en) 2005-12-09 2015-03-24 Tego Inc. RFID drive management facility
US8947233B2 (en) 2005-12-09 2015-02-03 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
WO2008137806A1 (en) * 2007-05-03 2008-11-13 Tego Inc. Multiple radio frequency network node rfid tag utilizing otp memory systems
FR2929729A1 (fr) * 2008-04-03 2009-10-09 Alveol Technology Sarl Dispositif de gestion de la memoire d'un environnement informatique
FR2992078B1 (fr) * 2012-06-14 2014-07-11 Schneider Electric Ind Sas Radio-etiquette et procede de stockage de donnees dans une radio-etiquette
US9953193B2 (en) 2014-09-30 2018-04-24 Tego, Inc. Operating systems for an RFID tag
US11954359B2 (en) * 2021-12-28 2024-04-09 Xilinx, Inc. Circular buffer architecture using local memories with limited resources

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818061A (en) * 1992-06-24 1998-10-06 Robotic Vision Systems, Inc. Apparatus and method for obtaining three-dimensional data from objects in a contiguous array
JP3670041B2 (ja) * 1993-12-10 2005-07-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ
US5819061A (en) * 1994-07-25 1998-10-06 International Business Machines Corporation Method and apparatus for dynamic storage reconfiguration in a partitioned environment
GB2302604B (en) * 1995-06-23 2000-02-16 Advanced Risc Mach Ltd Data memory access control
JP3464621B2 (ja) * 1999-04-01 2003-11-10 フーリエ有限会社 バンク可変メモリ
US20060161725A1 (en) * 2005-01-20 2006-07-20 Lee Charles C Multiple function flash memory system
US6925558B2 (en) * 2001-03-29 2005-08-02 Intel Corporation System and method for selecting and loading configuration data into a register through the use of a first and second reset signal
JP2002329396A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd バンク構成を変更可能なフラッシュメモリ
US6552935B2 (en) * 2001-08-02 2003-04-22 Stmicroelectronics, Inc. Dual bank flash memory device and method
US6721227B2 (en) * 2002-02-11 2004-04-13 Micron Technology, Inc. User selectable banks for DRAM
US6906978B2 (en) * 2002-03-19 2005-06-14 Intel Corporation Flexible integrated memory
US7200687B2 (en) * 2003-09-25 2007-04-03 International Business Machines Coporation Location-based non-uniform allocation of memory resources in memory mapped input/output fabric
US7106636B2 (en) * 2004-06-22 2006-09-12 Intel Corporation Partitionable memory device, system, and method
US20070061499A1 (en) * 2005-09-09 2007-03-15 Rudelic John C Methods and apparatus for providing a virtual flash device

Also Published As

Publication number Publication date
FR2890200A1 (fr) 2007-03-02
US8180992B2 (en) 2012-05-15
JP2009506414A (ja) 2009-02-12
CN101243414B (zh) 2012-05-09
WO2007023213A2 (fr) 2007-03-01
US20080209155A1 (en) 2008-08-28
WO2007023213A3 (fr) 2007-04-12
EP1917598A2 (fr) 2008-05-07

Similar Documents

Publication Publication Date Title
CN101243414B (zh) 配置被分为多个存储体的存储空间的方法
US8417902B2 (en) One-time-programmable memory emulation
US5826007A (en) Memory data protection circuit
US5963970A (en) Method and apparatus for tracking erase cycles utilizing active and inactive wear bar blocks having first and second count fields
JP2943847B2 (ja) メモリアレイの所定部分を書込み保護するシステム及び方法
US7577035B2 (en) Apparatus and method for improving write/read endurance of non-volatile memory
US5390317A (en) Technique to support progressively programmable nonvolatile memory
KR20040098642A (ko) 멀티레벨 메모리를 제공하는 방법, 이 방법을 프로세서기반 시스템으로 하여금 수행하도록 하는 인스트럭션을저장하는 매체를 포함하는 제품 및 멀티레벨 메모리
US20060026340A1 (en) Memory card, card controller mounted on the memory card, and device for processing the memory card
CN101655775A (zh) 卡和主机设备
US5553019A (en) Write-once read-many memory using EEPROM cells
US20090043969A1 (en) Semiconductor memory devices that are resistant to power attacks and methods of operating semiconductor memory devices that are resistant to power attacks
US7117414B2 (en) Method for identifying an integrated circuit
US9396769B1 (en) Memory device and operating method of same
US20050251643A1 (en) Memory arrangement
CN112233719A (zh) 储存测试图案信息的存储模块、包括其的计算机系统及其测试方法
WO2008010450A1 (en) Portable electronic device and control method thereof
US7890721B2 (en) Implementation of integrated status of a protection register word in a protection register array
EP1683080B1 (en) Method for storing and/or changing state-information of a memory as well as integrated circuit and data carrier
US10223195B2 (en) Counter in a flash memory
JP7438432B1 (ja) 電子情報記憶媒体、ｉｃチップ、ｉｃカード、レコード書き込み方法、及びプログラム
JP7559916B1 (ja) 電子情報記憶媒体、ｉｃチップ、ｉｃカード、要素データ格納方法、及びプログラム
US20060117134A1 (en) System and method for prolonging usage lifetime of a non-volatile memory
CN113496728B (zh) 存储器系统及其操作方法
US6515891B2 (en) Random access memory with hidden bits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant