CN101232482A

CN101232482A - 同步序列生成方法及其装置

Info

Publication number: CN101232482A
Application number: CNA2007100068150A
Authority: CN
Inventors: 孙卫军
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2007-01-25
Filing date: 2007-01-25
Publication date: 2008-07-30

Abstract

本发明涉及无线通信领域，公开了一种同步序列生成方法及其装置，使得相关检测的计算复杂度得以减少。本发明中，使用重复的GC序列生成用于OFDM系统的同步序列，其中重复的GC序列先进行DFT再进行OFDM调制，这种情况下重复的GC序列是时域信号，从而可以使用EGC进行相关检测，该检测仅仅要求加法和符号取反运算，与GCL序列相比复杂度大大降低。同步序列的各子序列可以被调制序列调制，调制序列中包含信息符号，从而使同步序列能够传递一定的信息。也可以不在调制序列中包含信息符号，而是对调制序列进行优化设计，从而显著提高同步序列滑动相关检测的性能。

Description

同步序列生成方法及其装置

技术领域

本发明涉及无线通信领域，特别涉及正交频分复用(OrthogonalFrequency Division Multiplexing，简称“OFDM”)系统中同步序列生成技术。

背景技术

OFDM是下一代无线移动通信的主要物理层技术。同步技术是OFDM系统的关键技术之一。同步技术主要包括：载波频偏估计，时间同步，符号同步等。

由于对于OFDM通信系统，载波频率偏移会引入信道间干扰(InterChannel Interference，简称“ICI”)，造成系统的有效信噪比(Signal Noise ratio，简称“SNR”)下降，系统性能恶化。为了使SNR下降小于0.1dB，最大频率偏移应该小于子载波间隔的1％。OFDM系统一般是采用跟踪环路进行频率偏移检测并估计出频率偏移值，然后进行频率补偿。

频率偏移的估计方法主要包括：根据OFDM Frame(帧)中专用的同步块进行分析估计，根据快速傅立叶变换(Fast Fourier Transform，简称“FFT”)输出的信号进行分析估计，利用OFDM符号的特性或者频谱进行分析估计等。

至今为止，已提出的频率偏移估计方式主要有以下几种。P.H.Moose提出：发送两个相同的OFDM符号，在接收端根据FFT的输出进行频率偏移估计。该方法适用于估计频率偏移小于1/2子载波间隔的情况。Schmidl和Cox提出：采用两个相同的短OFDM符号和一个长的OFDM符号进行频率偏移估计，频率补偿分为两个阶段，即补偿频率偏移的分数部分和补偿频率偏移的整数部分(多个子载波带宽)。Mandarini和Falaschi提出了基于频域导频符号的估计方法，即根据载波频移会引起导频符号的频谱搬移，设计导频符号具有梳状频谱，可以估计出频域偏移。这种方法最大可检测的频率偏移是梳状频点间隔的0.5倍，进一步，根据对峰值频率点附近两个频率点的分析，可以进一步提高频率偏移估计的性能。Jan-Jaap van de Beek等提出了利用OFDM符号中循环前缀和符号尾部信息之间的相关性进行频率偏移估计，可以估计出小于0.5个子载波间隔的频率偏移。此外，有的算法在频域上引入PN(伪噪声)序列，根据PN序列的相关性可以检测出由于频率偏移而造成的循环移位的大小，这种算法适合估计出整数部分的频率偏移。

在OFDM系统中，时间同步的基本原理是基于Preamble(导频)中两个相同部分的相关性。Schmidl和Cox采用一个前后半段完全相同的长度为2N的训练符号，根据前后两部分的相关性来进行同步。这种同步方法的主要缺点是时间同步精度差，很难找准最高峰。Tang等采用了PN序列，根据PN序列的相关性可以估计出时间同步。

在第三代合作伙伴项目(3rd Generation Partnership Project，简称“3GPP”)长期演进(Long Term Evolution，简称“LTE”)的提案中，推荐的同步序列生成方案如图1所示。在图1中，根据序列A_N/4或B_N/4，结合一个固定训练序列[1，-1，1，1]生成初级同步序列(Primary Synchronization Code，PSC)，其中，序列A和序列B可以是GCL(Generalized Chirp like sequence)序列或者Frank序列。A_N/4即为四分之N的A序列(N为A和B序列的长度)，B_N/4即为四分之N的B序列，生成的同步序列可以是：PSC＝[X，-X，X，X]，其中的每个X可以是A_N/4或B_N/4，如PSC＝[A_N/4，-A_N/4，A_N/4，A_N/4]等等。

然而，本发明的发明人发现，上述的同步序列生成方式存在以下弊端：首先，采用GCL序列和Frank序列来构成同步序列，使得接收端检测复杂度比较高。主要因为：GCL序列和Frank序列不能采用递归匹配滤波器，因此造成接收端相关器计算复杂；此外，GCL序列的相关检测要求复数乘法运算，造成接收端计算复杂。其次，采用固定的训练序列使得同步序列无法携带额外的符号信息，没有充分利用已有资源。

发明内容

本发明实施方式要解决的主要技术问题是提供一种同步序列生成方法及其装置，使得相关检测的计算复杂度得以减少。

为解决上述技术问题，本发明的实施方式提供了一种同步序列生成方法，包括以下步骤：

将一个格雷互补(Golay Complementary，简称“GC”)序列重复至少两次得到第一序列；

对第一序列进行离散傅立叶变换(Discrete Fourier Transformation，简称“DFT”)得到第二序列；

对第二序列进行正交频分复用OFDM调制得到同步序列。

本发明的实施方式还提供了一种同步序列生成装置，包括：将一个GC序列重复至少两次的重复单元、进行DFT变换的DFT单元、和进行OFDM调制的调制单元；

DFT单元对重复单元输出的序列进行DFT变换，调制单元对DFT单元输出的序列进行OFDM调制后输出同步序列。

本发明实施方式主要效果在于：

可以使用高效格雷格相关器(Efficient Golay Correlator，简称“EGC”)进行相关检测，该检测仅仅要求加法和符号取反运算，与GCL序列相比复杂度大大降低。此外，因为采用了同步序列的时域实现形式，所以发射同步序列的峰均比得以降低。

附图说明

图1是现有技术的同步序列生成示意图；

图2是根据本发明第一实施方式的同步序列生成方法流程图；

图3是根据本发明第一实施方式的同步序列生成方法中GC序列生成示意图；

图4是根据本发明第一实施方式的同步序列生成方法的实际应用示意图；

图5是根据本发明第四实施方式的同步序列生成装置结构图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

本发明第一实施方式涉及一种同步序列生成方法，如图2所示。

在步骤210中，将一个GC序列重复至少两次后与调制序列相乘得到第一序列。在本步骤中将该GC序列c组成4段重复序列d，即d＝[c，c，c，c]。另外，与重复后的GC序列相乘的调制序列a不是固定的，a＝[a1，a2，a3，a4]，可以根据需要携带相应的信息符号，并将该调制序列与重复后的GC序列相乘构成第一序列，即初级同步序列PSC＝[a1*c，a2*c，a3*c，a4*c]。通过在调制序列中包含信息符号，从而使同步序列能够传递一定的信息。

GC序列可以由下列递归方程生成：

a₀(k)＝δ(k)

b₀(k)＝δ(k)

a_n(k)＝a_n-1(k)+W_n·b_n-1(k-D_n)

b_n(k)＝a_n-1(k)-W_n·b_n-1(k-D_n)，

其中k＝0，1，2，...2^N-1，

n = 1,2, . . ., N, D_{n} = 2^{P_{n}} .

在上面的方程中，a_n(k)和b_n(k)是长度为2^N的互补序列，δ(k)是Kronecker delta函数，k是代表时间刻度的整数，n是迭代次数，D_n是延迟因子，P_n，n＝1，2，...N，是{0，1，2，...N-1}的任意排列，W_n是模值为1的任意复数。若W_n取值+1或者-1，就可以得到二进制的GC序列。

由于对于GC序列，在接收端可以采用EGC进行相关检测，如图3所示。对于二进制GC序列，设L是GC序列的长度，EGC仅仅要求2·log₂(L)次加法运算。因此，可以大大降低相关检测的复杂度。

接着进入步骤220，对第一序列进行DFT变换得到第二序列。

接着进入步骤230，对第二序列进行OFDM调制得到同步序列。

总的来说，使用重复的GC序列生成用于OFDM系统的同步序列，其中重复的GC序列先进行DFT变换再进行OFDM调制，这种情况下重复的GC序列是时域信号，从而在接收端可以使用EGC进行相关检测，由于该EGC检测仅仅要求加法和符号取反运算，与GCL序列的检测相比复杂度大大降低。此外，因为采用了同步序列的时域实现形式，所以发射同步序列的峰均比得以降低。

具体在应用中，还可以结合现有技术对第一序列进行S/P(串行转并行)处理后，再进行DFT变换，对OFDM调制得到的同步序列还可以进行P/S(并行转串行)处理并添加循环前缀(Cyclic Prefix，简称“CP”)，如图4所示。

本发明第二实施方式同样涉及一种同步序列生成方法，与第一实施方式大致相同，其区别在于，本实施方式在第一实施方式的基础上，将组成第一序列的每两个相邻GC形成一组，调制序列中与每组对应的调制序列部分只携带一个信息符号，也就是说，调制序列a＝[a1，a2，a3，a4]中，只携带两个信息符号，使得a1＝+/-a2、a3＝+/-a4，只要相邻的两个子序列的关系在接收端已知即可。通过已知的序列关系，结合实际接收到的信号进行判断，就可以保证初始频偏估计能够有效进行。

本发明第三实施方式同样涉及一种同步序列生成方法，与第一实施方式的区别在于，在第一实施方式中，生成第一序列的调制序列是不固定的，也就是说调制序列中可以携带信息符号；而在本实施方式中，为了对调制序列进行优化设计，从而显著提高同步序列滑动相关检测的性能，不在调制序列中包含信息符号，采用固定的调制序列与GC序列相乘。根据公知的仿真结果，若选择采用[1，1，-1，1]，或者[-1，-1，1，-1]等调制序列，可以显著提高同步序列滑动相关的性能。

本发明第四实施方式涉及一种同步序列生成装置，如图5所示，包括：将一个GC序列重复至少两次的重复单元、进行DFT变换的DFT单元、和进行OFDM调制的调制单元。其中，由DFT单元对重复单元输出的序列进行DFT变换，调制单元对DFT单元输出的序列进行OFDM调制后输出同步序列。由于使用重复的GC序列生成用于OFDM系统的同步序列，其中重复的GC序列先进行DFT变换再进行OFDM调制，这种情况下，重复的GC序列是时域信号，从而在接收端可以使用EGC进行相关检测，由于该EGC检测仅仅要求加法和符号取反运算，与GCL序列的检测相比复杂度大大降低。此外，因为采用了同步序列的时域实现形式，所以发射同步序列的峰均比得以降低。

该同步序列生成装置还包括将重复单元输出的序列与调制序列相乘的乘法单元，DFT单元对该乘法单元输出的序列进行DFT变换。其中，该调制序列中可以包括至少一个需要由发送端传递给接收端的信息符号，从而使同步序列能够额外传递一定的信息；或者，将同步序列分为至少一组，每组中包含两个相邻的GC序列，该调制序列中与每组对应的部分携带一个信息符号，当同步序列由4个重复的GC序列生成时，如调制序列a＝[a1，a2，a3，a4]，则a中只携带两个信息符号，使得a1＝+/-a2、a3＝+/-a4，相邻的两个子序列的关系在接收端已知。通过已知的序列关系，结合实际接收到的信号进行判断，就可以保证初始频偏估计能够有效进行；或者，该调制序列也可以是经优化设计所得的序列，当同步序列由4个重复的GC序列生成时，经优化设计所得的调制序列为[1，1，-1，1]或[-1，-1，1，-1]。根据公知的仿真结果，若选择采用[1，1，-1，1]，或者[-1，-1，1，-1]等调制序列，可以显著提高同步序列滑动相关的性能。

综上所述，在本发明的各实施方式中，使用重复的GC序列生成用于OFDM系统的同步序列，其中重复的GC序列先进行DFT再进行OFDM调制，这种情况下重复的GC序列是时域信号，从而可以使用EGC(EfficientGolay Correlator)进行相关检测，该检测仅仅要求加法和符号取反运算，与GCL序列相比复杂度大大降低。此外，因为采用了同步序列的时域实现形式，所以发射同步序列的峰均比得以降低。

同步序列的各子序列可以被调制序列调制，调制序列中包含信息符号，从而使同步序列能够传递一定的信息。

将同步序列每两个相邻子序列作为一组，调制序列中与每组对应的部分只携带一个信息符号，可以保证初始频偏估计能够有效进行。

也可以不在调制序列中包含信息符号，而是对调制序列进行优化设计，从而显著提高同步序列滑动相关检测的性能。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims

1.一种同步序列生成方法，其特征在于，包括以下步骤：

将一个格雷互补GC序列重复至少两次得到第一序列；

对第一序列进行离散傅立叶变换DFT得到第二序列；

对第二序列进行正交频分复用OFDM调制得到同步序列。

2.根据权利要求1所述的同步序列生成方法，其特征在于，将一个GC序列重复至少两次后与调制序列相乘得到所述第一序列。

3.根据权利要求2所述的同步序列生成方法，其特征在于，所述调制序列中包括至少一个需要由发送端传递给接收端的信息符号。

4.根据权利要求3所述的同步序列生成方法，其特征在于，所述第一序列分为至少一组，每组中包含两个相邻的GC序列，所述调制序列中与每组对应的部分携带一个所述信息符号。

5.根据权利要求2所述的同步序列生成方法，其特征在于，所述调制序列是经优化的固定序列。

6.根据权利要求5所述的同步序列生成方法，其特征在于，当所述同步序列由4个重复的GC序列生成时，所述经优化的固定序列为[1，1，-1，1]或[-1，-1，1，-1]。

7.一种同步序列生成装置，其特征在于，包括：将一个GC序列重复至少两次的重复单元、进行DFT变换的DFT单元、和进行OFDM调制的调制单元；

所述DFT单元对所述重复单元输出的序列进行DFT变换，所述调制单元对所述DFT单元输出的序列进行OFDM调制后输出同步序列。

8.根据权利要求7所述的同步序列生成装置，其特征在于，还包括将所述重复单元输出的序列与调制序列相乘的乘法单元，所述DFT单元对该乘法单元输出的序列进行DFT变换。

9.根据权利要求8所述的同步序列生成装置，其特征在于，所述调制序列中包括至少一个需要由发送端传递给接收端的信息符号。

10.根据权利要求9所述的同步序列生成装置，其特征在于，所述同步序列分为至少一组，每组中包含两个相邻的GC序列，所述调制序列中与每组对应的部分携带一个所述信息符号。