CN101227182A

CN101227182A - 一种基于时钟驱动的窄脉冲信号发生器

Info

Publication number: CN101227182A
Application number: CNA2008100452963A
Authority: CN
Inventors: 王秉中; 赵德双; 陈海波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2008-01-29
Filing date: 2008-01-29
Publication date: 2008-07-23
Anticipated expiration: 2028-01-29
Also published as: CN101227182B

Abstract

一种基于时钟驱动的SRD窄脉冲信号发生器，属于电子技术领域，涉及超宽带通信、脉冲雷达和脉冲源技术。本发明由时钟源、耦合电容、谐振匹配电路、脉冲形成电路和脉冲整形电路构成。本发明电路简单，调试方便。借助匹配网路和负载电阻形成SRD的自偏置回路，降低了电路的复杂度和功耗；谐振匹配电路全部采用电抗元件，进一步减小了电路的附加功耗和热噪声；特别是引入集总电感L3和肖特基二极管作为整形电路，使得脉冲拖尾得到有效抑制，脉冲下降沿时间得到大幅度压缩，同时可以有效地解决脉冲副瓣和过冲问题。本发明所产生的窄脉冲信号具有良好的波形对称性，可作为获得高质量的高阶微分高斯脉冲的触发源、超宽带无线通信及冲击雷达的信号源。

Description

一种基于时钟驱动的窄脉冲信号发生器

技术领域

本发明属于电子技术领域，涉及超宽带通信、脉冲雷达和脉冲源技术。

背景技术

在超宽带无线通信和冲击雷达系统中，窄脉冲产生一直是倍受关注的关键技术之一。目前，采用电子半导体器件获取窄脉冲的方法主要有两大类：一类采用半导体集成电路，体积小，成本低，但功率容量小、频率响应窄；另一类采用分离半导体器件，如阶跃恢复二极管(Step Recovery Diode，简称SRD)、场效应管、肖特基二极管、PIN管等。其中，SRD是电子窄脉冲发生器设计中最为常用的半导体二极管，具有响应速度快、产生的脉冲宽度窄、重复速率高等优势。但是，在基于SRD的高斯窄脉冲发生器设计中，往往存在电压转换率低、波形不对称、功耗较大、过冲电平高和脉冲拖尾等问题，而这些技术问题的解决则是获得高质量窄脉冲的关键所在。

文献“Novel low-cost ultra-wideband，ultra-short-pulse transmitter with MESFETimpulse-shaping circuitry for reduced distortion and improved pulse repetition rate”(Jeong SooLee，Cam Nguyen；VOL.11，NO.5，May 2001 Page(s)：208-210给出了一种基于SRD串联结构的窄脉冲产生电路。该电路利用短路线反射技术获取窄脉冲，并进行了脉冲整形。其中，整形电路采用了多级结构，主要由MESFET、肖特基二极管以及R、C高通滤波器构成。通过多级整形，虽然可以得到较好的脉冲波形，但会增加电路设计的复杂性，同时还会引入额外损耗，对提高输出脉冲的电压转换率以及能量利用效率非常不利。

文献“基于SRD的超宽带脉冲产生与设计”(陈振威，郑继禹，《桂林电子工业学报》，25(5)：36-39，2005.10.)给出了一种脉冲宽度可调的SRD串联结构的脉冲产生电路。该电路利用短路线反射和错位相消的方法得到窄脉冲，由短路线长度来控制脉冲宽度，脉冲宽度在ps秒量级。然而，由于窄脉冲产生于透射波与反射波之间错位相减，输出幅度往往小于透射波的峰值幅度，因此，输出电压幅度偏小、转换效率不高。同时，在透射波与反射波在相消过程中，由于两者无法直接消除峰值及尾部幅度差异，所以，脉冲波形伴有明显的过冲效应和拖尾现象，该文献及其相关文献(如文献“A new ultra-wideband，ultra-short monocycle pulsegenerator with reduced ringing”(Jeongwoo Han，Cam Nguyen，Microwave and WirelessComponents Letters，VOL.12，NO.6，June 2002 Page(s)：206-208))的实验结果也充分映证了短路反射技术在波形形成方面上存在不足。

文献“一种超宽带脉冲信号发生器的设计”(程勇，周月臣，程崇虎，《通信学报》，26(10)：112-115，2005.06)给出了一种SRD并联结构的脉冲产生电路。与SRD串联结构所不同的是，SRD并联结构产生的脉冲一般幅度较高，过冲相对较小，但脉冲宽度较宽。为得到幅度更高的脉冲，该文献设计了一种由R、L、C组成的网络作为自偏电路。这种方式克服了采用独立的偏置电路作为SRD的直流偏置，在一定程度上，降低了电路复杂度。但偏置电阻势必会增加系统功耗。

文献“Novel low cost higher order derivative gaussian pulse generator circuit”((Singapore)Z.N.Low，J.H.Cheong，C.L Law，The Ninth International Conference，Sept.2004 Page(s)：30-34)给出了一种基于SRD并联结构的脉冲发生电路，采用微带结构对脉冲整形，使得脉冲波形得到了一定程度上的改善。但从文献的实验结果来看，拖尾没得到很好的抑制，而且在相邻两脉冲之间还出现一个小脉冲。

从目前的研究来看，只要选择合适的SRD，ps量级的脉冲宽度一般都能达到设计要求。但是，SRD性能参数只能决定脉冲的最短脉冲宽度，而对于脉冲波形的对称性，过冲效应以及拖尾现象，目前还没有比较理想的技术解决方案。

发明内容

本发明目的在于提供该发生器能有效抑制脉冲拖尾和过冲，使窄脉冲信号具备良好的对称性，且系统结构简单，功耗低，电压转换率高。

技术方案

一种基于时钟驱动的SRD窄脉冲信号发生器，如图1所示，整个电路由时钟源、耦合电容、谐振匹配电路、脉冲形成电路、脉冲整形电路五个部分构成。

如图2所示，时钟源采用有源晶振，由直流电源DC和晶振构成；直流电源DC的负端接地，正端接晶振的电源端，晶振的接地端接地，晶振的输出端输出时钟驱动信号。

如图2所示，耦合电容C1串接于在时钟源和谐振匹配电路之间，为了尽可能将能量有效地传输至下一级，耦合电容C1尽量选择大一些，但不能过大，否则，后级匹配谐振电路将不能有效地与源阻抗实现良好的阻抗匹配。

如图2所示，谐振匹配电路由电感L1，电容C2和电感L2构成。其中，电感L1与电容C2并联，构成LC并联谐振电路；L2串接于LC并联谐振电路与脉冲形成电路之间。该电路同时具备两个功能，一方面产生与时钟源相同频率的驱动电流，另一方面实现时钟源与窄脉冲形成电路之间的阻抗匹配。同时，谐振匹配电路中的电感L2还起着高频抑制作用，以防止SRD产生的窄脉冲信号反向传输。

如图2所示，脉冲形成电路由SRD构成。SRD是窄脉冲发生器设计中的核心器件，用于产生窄脉冲信号。SRD产生窄脉冲信号过程如下：当正半周的激励电流到来时，SRD处于导通状态，对地直接形成短路，负载端没有电压输出；而当负半周电流到来时，由SRD的特性可知，SRD并不会立即截止，而是持续导通一段时间后，再突然截止，此时，电流从流经SRD突然改变到流经负载，由此在负载上产生一个上升沿很小的脉冲信号。由于SRD截止突变时间非常短暂，所以脉冲具有很陡的上升沿。脉冲的上升沿时间主要取决于SRD的阶跃时间Tt，阶跃时间Tt越小，脉冲上升沿时间也就越小。而脉冲信号的幅度和宽度则由SRD的截止时刻决定。如果SRD在负向电流还未到达最大值时就截止，产生的脉冲不仅幅度低，而且脉冲宽度很宽。因此，为了得到幅度高、宽度窄的脉冲，一般选择在最大负向电流到来时刻(幅度最高，但脉宽较宽)或者之后(幅度低，但脉宽窄)，使SRD出现截止。为了实现这一目标，通常要给SRD增加直流偏压。一种方式是增加额外直流偏置网络或电路，这种方式增加了电路的复杂度；另一种方式是在电路中并联一个偏置电阻，这使得电路功耗大大增加，不易得到高幅度的窄脉冲，同时也增加了系统的热噪声。此外，偏置电压并不是越大越好。偏压越大，SRD的正向导通时间过短，使得负向导通时间随之而减小，也就很难得到幅度高、宽度窄的脉冲。在本发明中，只需要调整电感L2或者电容C2，即可控制SRD在最大负向电流到来的时刻或者之后出现截止，不要额外设计SRD直流偏置电路，电路结构简单，调节方便，大大地简化了电路设计的复杂度，降低了系统设计成本，同时也减小了因直流偏置电阻所带来的功耗和热噪声。

如图2所示，脉冲整形电路位于窄脉冲形成电路与负载之间，由集总电感L3和肖特基二极管(SBD)构成。集总电感L3与SRD并联，其中一端接地，另一端分别与SRD和SBD相连；肖特基二极管(SBD)与负载串接，其中一端与SRD相连。由于肖特基二极管(SBD)具有低导通电压(约0.1～0.3V)和反向截至特性，因而能够很好地解决脉冲副瓣和过冲问题。虽然SRD能够产一个上升沿很窄(上升沿时间主要由SRD阶跃时间决定)的脉冲，但是无法决定脉冲的下降沿时间，脉冲的下降沿时间主要靠外部电路进行调节。为了缩减脉冲下降时间，本设计在SRD后面并联接入一个集总电感L3。集总电感L3能够在保留窄脉冲的高频分量同时，有效滤除脉冲下降沿(即脉冲尾部)的低频分量，对抑制脉冲拖尾具有显著效果，并且能够压缩脉冲宽度和提高脉冲输出峰值幅度。

需要说明的是：

1、时钟源可以是正弦晶振、方波晶振、或者其他类型的周期性信号源；

2、时钟源可采用时钟频率更高的晶振，最高可支持1GHz的时钟频率，主要受到集总电感的寄生效应限制；

3、谐振匹配网络可以采用多级谐振匹配电路结构，电路全部由电抗元器件组成，不含阻性元器件及直流偏置电路；

4、脉冲整形电路中的电感L3可以是贴片电感、金属线圈等具有高频特性的集总电感元器件；

5、电路中的SRD可以反向接入，也可以正向接入；当SRD反向接入时，SBD正向需接入，输出为正脉冲；当SRD正向接入时，SBD反向需接入，输出为负脉冲。

本发明具有电路简单，调试方便的特点。通过借助匹配网路和负载电阻形成SRD的自偏置回路，不需要对SRD增加额外的直流偏压或偏置电阻，降低了电路的复杂度和功耗；谐振匹配电路全部采用电抗元件，在一定程度上，也进一步减小了电路的附加功耗和热噪声；特别是引入集总电感L3和肖特基二极管(SBD)作为整形电路，可滤除脉冲尾部的低频分量，使得脉冲拖尾得到有效抑制，脉冲下降沿时间得到大幅度压缩，同时可以有效地解决脉冲副瓣和过冲问题。本发明所产生的窄脉冲信号具有良好的波形对称性，可作为获得高质量的高阶微分高斯脉冲的触发源、超宽带无线通信及冲击雷达的信号源。

说明书附图

图1窄脉冲信号发生器的原理框图。

图2本发明提供的基于时钟驱动的窄脉冲信号发生器的电路图。

图3本发明完整电路脉冲输出Vout波形实测图。

图4本发明去掉整形电路时的脉冲输出波形实测图。

图5本发明只去掉电感L3时的输出波形实测图。

图6本发明提供的另一种基于时钟驱动的窄脉冲信号发生器的电路图。

具体实施方式

以产生重复频率为100MHz的窄脉冲为例，阐述本方案的具体实现方式，具体如下：

时钟源：有源晶振选用MEI的MOSC-1058-H-B，频率为100MHz，直流供电电压Vcc＝5V。当晶振直接接入负载为50欧姆时，输出信号为方波，峰峰值电压Vpp为3.7V。

耦合电容：C1＝68pF

谐振匹配电路：L1、C2、L2分别为82nH、48pF、22nH。

窄脉冲形成电路：阶跃恢复二极管(SRD)的型号为成都亚光电子股份有限公司生产的2J3C，少子寿命τ为10ns，阶跃时间Tt＜150ps，结电容Cj＝0.6pF。

脉冲整形电路：L3＝47nF，肖特基二极管(SBD)选用西门子公司的Bas125。

上面所给出的元件参数为脉冲发生器输出最大峰值脉冲所对应的电路参数，即保证在最大负向电流到达时刻SRD出现截止。电路中的电容、电感元器件具有很好的高频性能，均为贴片结构，型号为0306。

电路实现及实验结果

窄脉冲发生器电路制作在相对介电常数为4.4、厚度为1.5mm的介质基片上，采用共面波导结构，如图3所示。整个电路的大小约为20mm×70mm，如果采用微带结构，电路尺寸还可以进一步减小。采用5V直流稳压电源为晶振供电，在晶振的电源引脚旁并联了一个47uF旁路电容和5V稳压管，以消除电源噪声；输出端使用SMA连接头，其后串接一个20dB的衰减器(10倍衰减)，以预防因脉冲幅度过大损坏示波器；数字示波器采用力科(LeCroy)SDA3000A，用于观测脉冲波形，该示波器的实时采样速率20GS/s，模拟带宽3GHz。

图4为脉冲的实测结果，可以看出，波形没有明显的过冲和拖尾现象，上升沿和下降沿时间基本相等，具有良好的对称性，十分接近高斯脉冲波形。同时可以看出，脉冲峰值幅度Vp约为5.15V，大于5V的供电电压，表明本电路在脉冲形成过程中，没有电压传输衰减，与之相反，电压幅度得到大幅度提高，并且有0.15V净增益，对应的电压转换率(Vp/Vcc×100％)约为103％。相比短路反射技术，脉冲波形及其电压转换效率有显著的提高。

图5为去掉整形电路的实测波形，由图中可以看出，无整形电路时，脉冲的拖尾比较明显，脉冲下降沿时间增大，脉冲宽度出现展开。但脉冲中没有明显的过冲现象，主要是因为脉冲的形成不是采用短路反射和错位相消技术。

图6为去掉整形电路中的L3，只保留SBD的实测波形，脉冲幅度为4.88V，比图4的脉冲幅值略低，同时脉冲宽度相对图4有所展开，且存在脉冲拖尾。可以看出，集总电感L3对脉冲拖尾具有显著抑制效果，同时可适当压缩脉冲宽度并提高脉冲幅度。

表1列出了图4和图6实测波形的上升沿时间，下降沿时间以，脉冲宽度及脉冲幅度的实测数据。在此，脉冲的上升沿时间定义从0.1Vp上升到0.9Vp所持续的时间，其中，Vp为脉冲峰值幅度；脉冲的下升沿时间定义为从0.9Vp下降到0.1Vp所持续的时间；脉冲宽度定义为脉冲上升沿到下降沿幅度为峰值的50％所持续的时间。

表1 脉冲波形数据比较

	上升沿(ps)	下降沿(ps)	脉宽(ps)	峰值幅度Vp(V)
	上升沿(ps)	下降沿(ps)	脉宽(ps)	峰值幅度Vp(V)	完整电路	330	430	530	5.15
去掉电感L3	280	560	600	4.88	完整电路	330	430	530	5.15

从上表可以看出：在不采用L3的情况下，脉冲上升沿与下降沿时间相差280ps；当采用L3时，两者之差缩减到100ps，相比之下，脉冲的对称性得到了大幅度的改善。与此同时，脉冲宽度和峰值幅度也得到了改善，脉冲宽度由600ps减小到500ps；脉冲峰值幅度由4.88V提升到5.15V。

需要说明的是本实验选用的SRD参数为：少子寿命τ为10ns，阶跃时间Tt＜150ps，结电容Cj＝0.6pF。如果选用阶跃时间小、载流子寿命长的SRD(如Metelics公司的MMD0840，少子寿命τ典型值为20ns结电容典型值Cj＝0.6pF，阶跃时间Tt典型值为75ps)，以及高频率的晶振，可以得到脉宽更窄、重复频率更快的窄脉冲。

Claims

1.一种基于时钟驱动的SRD窄脉冲信号发生器，由时钟源、耦合电容C1、谐振匹配电路、脉冲形成电路、脉冲整形电路五个部分构成；其特征在于，所述时钟源采用有源晶振，由直流电源DC和晶振构成；所述谐振匹配电路由电感L1和电容C2构成的LC并联谐振电路与电感L2相串联构成；所述脉冲形成电路由一个阶跃恢复二极管SRD构成；所述脉冲整形电路由集总电感L3和肖特基二极管SBD构成；

直流电源DC的负端接地，正端接晶振的电源端，晶振的接地端接地，晶振的输出端输出时钟驱动信号；LC并联谐振电路由电感L1和电容C2并联构成，其一端接地，另一端通过耦合电容C1与晶振的输出端相连的同时通过电感L2与阶跃恢复二极管SRD的正极相连；阶跃恢复二极管SRD的负极接地，其正极通过电感L3接地的同时与肖特基二极管SBD的负极相连；肖特基二极管SBD的正极通过负载电阻R接地；

负载电阻R两端输出窄脉冲信号Vout。

2.一种基于时钟驱动的SRD窄脉冲信号发生器，由时钟源、耦合电容C1、谐振匹配电路、脉冲形成电路、脉冲整形电路五个部分构成；其特征在于，所述时钟源采用有源晶振，由直流电源DC和晶振构成；所述谐振匹配电路由电感L1和电容C2构成的LC并联谐振电路与电感L2相串联构成；所述脉冲形成电路由一个阶跃恢复二极管SRD构成；所述脉冲整形电路由集总电感L3和肖特基二极管SBD构成；

直流电源DC的负端接地，正端接晶振的电源端，晶振的接地端接地，晶振的输出端输出时钟驱动信号；LC并联谐振电路由电感L1和电容C2并联构成，其一端接地，另一端通过耦合电容C1与晶振的输出端相连的同时通过电感L2与阶跃恢复二极管SRD的负极相连；阶跃恢复二极管SRD的正极接地，其负极通过电感L3接地的同时与肖特基二极管SBD的正极相连；肖特基二极管SBD的负极通过负载电阻R接地；

负载电阻R两端输出窄脉冲信号Vout。

3.根据权利要求1或2所述的基于时钟驱动的SRD窄脉冲信号发生器，其特征在于，所述时钟源的晶振是正弦晶振或方波晶振。

4.根据权利要求1或2所述的基于时钟驱动的SRD窄脉冲信号发生器，其特征在于，所述脉冲整形电路中的电感L3是贴片电感或金属线圈。