CN101226511B - 信号传输架构 - Google Patents

信号传输架构 Download PDF

Info

Publication number
CN101226511B
CN101226511B CN2007102000720A CN200710200072A CN101226511B CN 101226511 B CN101226511 B CN 101226511B CN 2007102000720 A CN2007102000720 A CN 2007102000720A CN 200710200072 A CN200710200072 A CN 200710200072A CN 101226511 B CN101226511 B CN 101226511B
Authority
CN
China
Prior art keywords
section
wire
signal line
differential pair
wiring width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007102000720A
Other languages
English (en)
Other versions
CN101226511A (zh
Inventor
吴磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2007102000720A priority Critical patent/CN101226511B/zh
Publication of CN101226511A publication Critical patent/CN101226511A/zh
Application granted granted Critical
Publication of CN101226511B publication Critical patent/CN101226511B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一种信号传输架构，其包括一北桥芯片、一小型双列直插内存模块插槽及连接于所述北桥芯片与小型双列直插内存模块插槽之间的若干信号传输线，所述若干信号传输线包括一差分对时钟信号线、一控制信号线、一指令信号线、一数据信号线及一差分对数据过滤信号线，所述差分对时钟信号线、控制信号线、指令信号线、数据信号线及差分对数据过滤信号线中每条信号线均包括回避段、截止段、轨迹段及插入段。上述信号传输架构使所述小型双列直插内存模块插槽能够与台式机北桥芯片连接，使小型双列直插内存模块插槽可运用于台式电脑主机板上，从而节约了台式机主板空间。

Description

信号传输架构
技术领域
本发明涉及一种信号传输架构，特别是指一种主机板北桥芯片与内存插槽间的信号传输架构。
背景技术
计算机主板所支持的内存种类和容量都由内存插槽来决定的，目前主要应用于主板上的内存插槽有：单内联内存模块(Single Inline Memory Module，SIMM)和双列直插内存模块(Dual Inline Memory Module，DIMM)两种。
内存条通过金手指与主板连接，内存条正反两面都带有金手指，金手指可以在两面提供不同的信号，也可以提供相同的信号。SIMM就是一种两侧金手指都提供相同信号的内存结构，它多用于早期的快页模式(Fast Page Mode，FPM)动态随机存取存储器，最初一次只能传输8bit数据，后来逐渐发展出16bit、32bit的SIMM模组口。在内存发展进入同步动态随机存取存储器(Synchronous Dynamic Random Access Memory，SDRAM)时代后，SIMM逐渐被DIMM技术取代。
为了满足笔记本电脑对内存尺寸的要求，小型双列直插内存模块(Small Outline DualInline Memory Module，SO-DIMM)也已经开发了出来，它的尺寸比标准的DIMM要小很多，约为普通DIMM体积的65％，但是存储能力相同。
由于SO-DIMM是一种改良型的DIMM模块，比一般的DIMM模块体积小，随着台式机逐渐趋向小型化，人们需要将SO-DIMM安装于台式机主板上，以节约主板空间，但是现有的台式机主板由于采用DIMM模块，其布线与SO-DIMM不能兼容，必须针对SO-DIMM设计新的信号传输架构，才能使SO-DIMM安装于台式机主板上。
发明内容
鉴于以上内容，有必要提供一种信号传输架构，使SO-DIMM可安装于台式机主板上，并与北桥芯片进行信息传输。
一种信号传输架构，其包括一北桥芯片、一小型双列直插内存模块插槽及连接于所述北桥芯片与小型双列直插内存模块插槽之间的若干信号传输线，所述若干信号传输线包括一差分对时钟信号线、一控制信号线、一指令信号线、一数据信号线及一差分对数据过滤信号线，所述差分对时钟信号线、控制信号线、指令信号线、数据信号线及差分对数据过滤信号线中每条信号线均包括一回避段、一截止段、一轨迹段及一插入段，所述控制信号线及指令信号线还分别包括一终端段，所述小型双列直插内存模块通过所述控制信号线及指令信号线的终端段各连接一终端电阻，所述差分对时钟信号线的回避段、截止段及插入段的布线长度上限分别为50mils、700mils及250mils，所述差分对时钟信号线的轨迹段的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，且所述差分对时钟信号线的全阻抗为42Ohm；所述控制信号线的回避段、截止段、插入段及终端段的布线长度上限分别为100mils、700mils、250mils及250mils，所述控制信号线的轨迹段的布线宽度在微波传输带时为7.5mils，在带状线时为7mils，且所述控制信号线的全阻抗为37Ohm；所述指令信号线的回避段、截止段、插入段及终端段的布线长度上限分别为100mils、700mils、500mils及250mils，所述指令信号线的轨迹段的布线宽度在微波传输带时为9.5mils，在带状线时为9mils，且所述指令信号线的全阻抗为32Ohm；所述数据信号线的回避段、截止段及插入段的布线长度上限分别为250mils、700mils及500mils，所述数据信号线的轨迹段的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，且所述数据信号线的全阻抗为40Ohm；所述差分对数据过滤信号线的回避段、截止段及插入段的布线长度上限分别为250mils、700mils及500mils，所述差分对数据过滤信号线的轨迹段的布线宽度在微波传输带时为6.5mils，在带状线时为6mils且所述差分对数据过滤信号线的全阻抗为40Ohm。
上述信号传输架构将SO-DIMM与台式机主板的北桥芯片连接，完成信息传输，使用于笔记本电脑主板的SO-DIMM可运用于台式机主板上，节约了台式机主板空间。
附图说明
下面结合附图及较佳实施方式对本发明作进一步详细描述：
图1是本发明信号传输架构较佳实施方式的框图。
图2是本发明信号传输架构中控制信号线的框图。
具体实施方式
参考图1，一种信号传输架构10，其包括一北桥芯片12、一小型双列直插内存模块插槽14及连接于所述北桥芯片12与小型双列直插内存模块插槽14之间的若干信号传输线16，所述信号传输线包括一差分对时钟信号线、一控制信号线、一指令信号线、一数据信号线及一差分对数据过滤信号线，所述差分对时钟信号线、控制信号线、指令信号线、数据信号线及差分对数据过滤信号线中每条信号线均包括一回避段ESCAPE、一截止段BREAKOUT、一轨迹段ROUTING及一插入段BREAKIN。
参考图2，所述控制信号线还包括一终端段TERMINAL，所述小型双列直插内存模块14通过所述终端段TERMINAL及一终端电阻Rt与一终端电压Vtt连接，所述指令信号线与所述控制信号线架构相同。
在本较佳实施方式中，所述差分对时钟信号线的布线参数如下：所述差分对时钟信号线的全阻抗为42Ohm，差分阻抗为70Ohm，所述回避段ESCAPE、截止段BREAKOUT及插入段BREAKIN的布线长度上限分别为50mils、700mils及250mils；所述回避段ESCAPE及截止段BREAKOUT的布线宽度为4.5mils，所述轨迹段ROUTING的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，所述插入段BREAKIN的布线宽度为6.5mils；所述回避段ESCAPE及截止段BREAKOUT的布线间距最小为5mils，所述轨迹段ROUTING及插入段BREAKIN的布线间距最小为20mils，其中所述差分对时钟信号线的两条差分信号传输线间距最小为5mils。
所述控制信号线的布线参数如下：所述控制信号线的全阻抗为37Ohm，所述回避段ESCAPE、截止段BREAKOUT、插入段BREAKIN及终端段TERMINAL的布线长度上限分别为100mils、700mils、250mils及250mils；所述回避段ESCAPE及截止段BREAKOUT的布线宽度为4mils，所述轨迹段ROUTING的布线宽度在微波传输带时为7.5mils，在带状线时为7mils，所述插入段BREAKIN及终端段TERMINAL的布线宽度为7.5mils；所述控制信号线的回避段ESCAPE及截止段BREAKOUT的布线间距最小为5mils，所述控制信号线的轨迹段ROUTING、插入段BREAKIN及终端段TERMINAL的布线间距最小为9.5mils。
所述指令信号线的布线参数如下：所述指令信号线的全阻抗为32Ohm，所述回避段ESCAPE、截止段BREAKOUT、插入段BREAKIN及终端段TERMINAL的布线长度上限分别为100mils、700mils、500mils及250mils；所述回避段ESCAPE及截止段BREAKOUT的布线宽度为4mils，所述轨迹段ROUTING的布线宽度在微波传输带时为9.5mils，在带状线时为9mils，所述插入段BREAKIN及终端段TERMINAL的布线宽度为分别为9.5mils及7.5mils；所述指令信号线的回避段ESCAPE的布线间距最小为5mils，所述控制信号线的截止段BREAKOUT的布线间距最小为4.5mils，所述指令信号线的轨迹段ROUTING、插入段BREAKIN及终端段TERMINAL的布线间距最小为5.5mils。
所述数据信号线的布线参数如下：所述数据信号线的全阻抗为40Ohm，所述回避段ESCAPE、截止段BREAKOUT及插入段BREAKIN的布线长度上限分别为250mils、700mils及500mils；所述回避段ESCAPE及截止段BREAKOUT的布线宽度为4mils，所述轨迹段ROUTING的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，所述插入段BREAKIN的布线宽度为6.5mils；所述数据信号线的回避段ESCAPE及截止段BREAKOUT的布线间距最小为4.5mils，所述数据信号线的轨迹段ROUTING及插入段BREAKIN的布线间距最小为17.5mils。
所述差分对数据过滤信号线的布线参数如下：所述差分对数据过滤信号线的全阻抗为40Ohm，差分阻抗为70Ohm，所述回避段ESCAPE、截止段BREAKOUT及插入段BREAKIN的布线长度上限分别为250mils、700mils及500mils；所述回避段ESCAPE及截止段BREAKOUT的布线宽度为4mils，所述轨迹段ROUTING的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，所述插入段BREAKIN的布线宽度为6.5mils；所述回避段ESCAPE及截止段BREAKOUT的布线间距最小为5mils，所述轨迹段ROUTING及插入段BREAKIN的布线间距最小为18.5mils，其中所述差分对数据过滤信号线的差分信号传输线间距最小为5mils。

Claims (6)

1.一种信号传输架构，其包括一北桥芯片、一小型双列直插内存模块插槽及连接于所述北桥芯片与小型双列直插内存模块插槽之间的若干信号传输线，所述若干信号传输线包括一差分对时钟信号线、一控制信号线、一指令信号线、一数据信号线及一差分对数据过滤信号线，所述差分对时钟信号线、控制信号线、指令信号线、数据信号线及差分对数据过滤信号线中每条信号线均包括一回避段、一截止段、一轨迹段及一插入段，所述控制信号线及指令信号线还分别包括一终端段，所述小型双列直插内存模块插槽通过所述控制信号线及指令信号线的终端段各连接一终端电阻，其特征在于：所述差分对时钟信号线的回避段、截止段及插入段的布线长度上限分别为50mils、700mils及250mils，所述差分对时钟信号线的回避段及截止段的布线宽度为4.5mils，插入段的布线宽度为6.5mils，轨迹段的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，且所述差分对时钟信号线的全阻抗为42Ohm；所述控制信号线的回避段、截止段、插入段及终端段的布线长度上限分别为100mils、700mils、250mils及250mils，所述控制信号线的回避段及截止段的布线宽度为4mils，插入段及终端段的布线宽度为7.5mils，轨迹段的布线宽度在微波传输带时为7.5mils，在带状线时为7mils，且所述控制信号线的全阻抗为37Ohm；所述指令信号线的回避段、截止段、插入段及终端段的布线长度上限分别为100mils、700mils、500mils及250mils，所述指令信号线的回避段及截止段的布线宽度为4mils，插入段及终端段的布线宽度分别为9.5mils及7.5mils，轨迹段的布线宽度在微波传输带时为9.5mils，在带状线时为9mils，且所述指令信号线的全阻抗为32Ohm；所述数据信号线的回避段、截止段及插入段的布线长度上限分别为250mils、700mils及500mils，所述数据信号线的回避段及截止段的布线宽度为4mils，插入段的布线宽度为6.5mils，轨迹段的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，且所述数据信号线的全阻抗为40Ohm；所述差分对数据过滤信号线的回避段、截止段及插入段的布线长度上限分别为250mils、700mils及500mils，所述差分对数据过滤信号线的回避段及截止段的布线宽度为4mils，插入段的布线宽度为6.5mils，轨迹段的布线宽度在微波传输带时为6.5mils，在带状线时为6mils，且所述差分对数据过滤信号线的全阻抗为40Ohm。
2.如权利要求1所述的信号传输架构，其特征在于：所述差分对时钟信号线的回避段及截止段的布线间距最小为5mils，轨迹段及插入段的布线间距最小为20mils，所述差分对时钟信号线的两条差分信号传输线间距最小为5mils。
3.如权利要求1所述的信号传输架构，其特征在于：所述控制信号线的回避段及截止段的布线间距最小为5mils，所述控制信号线的轨迹段、插入段及终端段的布线间距最小为9.5mils。
4.如权利要求1所述的信号传输架构，其特征在于：所述指令信号线的回避段的布线间距最小为5mils，所述控制信号线的截止段的布线间距最小为4.5mils，所述指令信号线的轨迹段、插入段及终端段的布线间距最小为5.5mils。
5.如权利要求1所述的信号传输架构，其特征在于：所述数据信号线的回避段及截止段的布线间距最小为4.5mils，所述数据信号线的轨迹段及插入段的布线间距最小为17.5mils。
6.如权利要求1所述的信号传输架构，其特征在于：所述差分对数据过滤信号线的回避段和截止段的布线间距最小为5mils，所述差分对数据过滤信号线的轨迹段及插入段的布线间距最小为18.5mils。
CN2007102000720A 2007-01-18 2007-01-18 信号传输架构 Expired - Fee Related CN101226511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007102000720A CN101226511B (zh) 2007-01-18 2007-01-18 信号传输架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007102000720A CN101226511B (zh) 2007-01-18 2007-01-18 信号传输架构

Publications (2)

Publication Number Publication Date
CN101226511A CN101226511A (zh) 2008-07-23
CN101226511B true CN101226511B (zh) 2010-09-29

Family

ID=39858516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007102000720A Expired - Fee Related CN101226511B (zh) 2007-01-18 2007-01-18 信号传输架构

Country Status (1)

Country Link
CN (1) CN101226511B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684525B (zh) * 2013-12-06 2016-02-03 硅谷数模半导体（北京）有限公司 信号传输电路
CN114360432A (zh) * 2022-02-18 2022-04-15 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419112A2 (en) * 1989-09-19 1991-03-27 Psion Plc Serial data transmission
JP2001175593A (ja) * 1999-12-22 2001-06-29 Seiko Epson Corp データ処理システム及びインタフェース装置
CN1555529A (zh) * 2001-09-13 2004-12-15 通用仪表公司 通信硬件模块之间的高速串行数据传输
CN1696890A (zh) * 2004-05-10 2005-11-16 联咏科技股份有限公司 数据传输接口的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419112A2 (en) * 1989-09-19 1991-03-27 Psion Plc Serial data transmission
JP2001175593A (ja) * 1999-12-22 2001-06-29 Seiko Epson Corp データ処理システム及びインタフェース装置
CN1555529A (zh) * 2001-09-13 2004-12-15 通用仪表公司 通信硬件模块之间的高速串行数据传输
CN1696890A (zh) * 2004-05-10 2005-11-16 联咏科技股份有限公司 数据传输接口的方法

Also Published As

Publication number Publication date
CN101226511A (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
US20200225878A1 (en) Memory buffers and modules supporting dynamic point-to-point connections
US7836252B2 (en) System and method for optimizing interconnections of memory devices in a multichip module
US6317352B1 (en) Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US20080091888A1 (en) Memory system having baseboard located memory buffer unit
US20080002370A1 (en) Scalable memory DIMM designs with vertical stackup connector
US8559190B2 (en) Memory systems and method for coupling memory chips
CN100527091C (zh) 一种实现差错检查与纠正功能的装置
CN101231878B (zh) 存储器系统以及存储器存取方法
US20080123305A1 (en) Multi-channel memory modules for computing devices
KR20010091918A (ko) 회로모듈
US9972941B2 (en) Memory module connector
CN101226511B (zh) 信号传输架构
US7539035B2 (en) Memory system capable of changing configuration of memory modules
CN205540398U (zh) 内存子卡、主板及机箱
US20100070694A1 (en) Computer system having ram slots with different specifications
CN107507637B (zh) 一种低功耗双列直插式存储器及其增强驱动方法
CN207319696U (zh) 一种低功耗双列直插式存储器
US20080313394A1 (en) Motherboard and memory device thereof
US8432707B2 (en) Card design with fully buffered memory modules and the use of a chip between two consecutive modules
US8144481B2 (en) Memory board structure having stub resistor on main board
CN1214397C (zh) 双倍数据传输速度的ddr sdram与sdram的共用模块
TWI356997B (en) Signal transmitting system
CN117909273A (zh) 一种计算设备
CN1187621C (zh) 用于测量高速存储器汇流排的装置
CN106970785A (zh) 多功能内存插槽系统及板卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20110118