CN101216701A - 一种基于1553b总线的三余度数字式作动器控制器 - Google Patents

Abstract

本发明属于伺服控制技术领域，实现了一种基于1553B总线的三余度数字式作动器控制器，涉及以高性能数字处理器(DSP)为核心的控制电路模块及其冗余配置和管理方案。本数字式作动器控制器在硬件上主要包括：DSP处理器10，复杂可编程器件13，FLASH程序存储器05，A/D转换器12，D/A转换器07，驱动电路模块08，三端口RAM 06，通道隔离模块14，1553B总线通信模块09。本作动器控制器相比传统的模拟式控制器，可以实现更先进复杂的控制算法，完成伺服作动系统的余度管理，隔离故障单元，进行系统重构，实现二次故障工作，有利于伺服作动器向模块化、集成化、智能化和高可靠性方向发展。

Description

一种基于1553B总线的三余度数字式作动器控制器

技术领域

本发明属于机电伺服控制技术，涉及一种基于1553B总线的三余度数字式作动器控制器。

背景技术

伺服作动系统是飞行器控制系统的执行部件，用于实现飞行器舵面的位置控制，是组成飞行控制系统的重要分系统之一。研制高可靠、高性能的伺服作动器控制器对于提高伺服作动系统乃至整个飞行控制系统的性能有着重要意义。

充分利用数字计算机的智能化，向数字化、集成化和结构简化的方向发展，是飞行控制、作动控制今后发展的必然趋势。尽管数字伺服系统的概念早已提出，数字计算机在飞行控制系统中使用已有多年，然而当前飞行控制的作动系统仍采用模拟式控制回路，不可避免地存在：结构繁杂，元器件数量众多，可靠性差，易受干扰；控制算法简单，功能单一，难以实现余度管理；不具备总线通信能力等缺点，不能适应现代飞行控制系统的任务要求。

借助DSP等高速数字处理器和1553B数字总线，本发明中的数字控制相比模拟控制具有明显的优越性：

(1)为了提高可靠性，伺服作动系统几乎不无例外地都要采取冗余配置，冗余技术在提高系统可靠性的同时增加了伺服作动系统实现地复杂性。系统除了需要伺服控制功能外，还实现比较监控、信号表决等复杂逻辑运算等余度管理策略，数字控制方式容易实现这些功能；数字控制可以实现高覆盖率的机内检测与自诊断。

(2)数字控制便于修改控制律构型或实现复杂的增益或参数的多变量函数变化规律，为大运算量的基于神经网络的自适应算法提供了硬件平台。

(3)数字控制器的抗干扰性更强，体积更小、重量更轻，系统结构简化。采用DSP等嵌入式计算机系统，可以将其与作动器整合在一起，组成集成式数字作动系统或称为灵巧型作动系统，使系统结构更为简单、可靠。

(4)1553B总线是一种双余度、高实时性的数字总线，和传统模拟信号传输方式相比，其可靠性高、抗干扰能力强，有利于系统余度配置和管理方案的实施，有利于伺服作动系统向模块化方向发展。

发明内容

本发明的目的是：提供一种高可靠性、控制性能更好、体积更小、结构更为简化的具有1553B总线通信能力的作动器控制器。

本发明的技术方案是：基于1553B总线的三余度数字式作动器控制器，采取同构型三余度配置，主动并列运行工作方式，每个通道在硬件上主要包括：DSP处理器10，CPLD芯片13，FLASH存储器05，A/D转换器12，D/A转换器07，驱动电路模块08，三口RAM 06，通道隔离模块14，1553B总线通信模块09，其特征在于：

(1)浮点型DSP处理器10，是控制器的核心，控制器通过1553B总线方式与飞控计算机通信，接收飞控指令，向飞控计算机发送作动器工作状态。1553B总线与DSP处理器之间的接口电路由CPLD芯片13实现。

(2)三通道之间的交叉通道链接(CCDL-Cross Channel Data Link)采用三端口RAM 06实现，简化了结构，提高了通信速度和可靠性。

2、作动器控制器的余度配置、管理方案及其控制方法，其特征在于：

(1)将作动器控制器三余度配置，采取了比较监控和DSP处理器10、FLASH存储器05、A/D转换器12、D/A转换器07、驱动电路模块08等单元自监控措施，可以检测系统一次故障、二次故障。检测到故障后，通道隔离模块14对故障通道隔离，实现控制器二次故障工作，从而提高系统可靠性。

(2)作动器控制器的控制算法采用基于神经网络PID的自适应控制算法，保证伺服作动系统在余度降级后动静态特性尽可能不降低。

经优化设计后的数字式作动器控制器能与作动器组合在一起，组成集成式数字作动系统，即灵巧型作动系统。

本发明的优点是：与常规作动器控制器相比，本控制器可靠性更高；处理能力强大，借助复杂的智能控制算法实现更高的控制品质；抗干扰能力更强；体积、重量缩小，便于简化结构，实现伺服作动系统集成化。

附图说明

图1是本控制器余度配置方案框图。

图2是本控制器单通道硬件结构框图。

图3是一种神经网络PID的自适应控制策略示意图。

具体实施方式

下面对本发明做进一步详细说明。

1.系统余度配置与管理方案(参见图1)。

本控制器在硬件上采用同构型三余度配置，主动并列运行工作方式，每个通道都具有独立工作，完成同样的功能。

系统设立两个信号表决/监控面：传感器LVDT信号输入作动器控制器处，用于检测和隔离传感器和信号调理和转换电路的故障。作动器控制器控制指令输出处，检测和隔离作动器控制器、D/A通道等可能出现的故障。表决/监控面除具有故障检测、隔离功能外，还有选择正确工作信号的作用。

飞控计算机与作动器控制器之间采取1553B总线通信。1553B总线要实现以下功能：飞控计算机向作动器控制器发送飞控指令；作动器控制器向飞控计算机汇报余度数字化作动器的工作状态。线位移传感器LVDT与作动器控制器之间采用交叉增强的传输方式，每个作动器控制器可以采集到三通道线位移信息，三通道上只要一个传感器正常，通过信号选择器三通道作动器就能得到正确的工作信号。三通道之间通过三端口RAM进行数据交叉通道链接(CCDL)。作动器控制器在输出伺服阀控制信号之前首先将该控制信号输出给其它两个通道进行信号交叉传输，某通道作动器控制器得到其它两通道和本通道控制信号进行比较，经信号选择器选择后输出。

借助控制器的数字运算能力和监控程序，系统采用的自检测手段包括：处理机自检测、存储器(ROM)存储总和校验、A/D转换通道自检测、1553B总线自检测、功率放大电路自检测、作动器自检测等。控制器一次故障通过比较监控的形式检测，通过自检测的形式检测二次故障。检测通道故障后，通道隔离模块切断故障通道，同时将其检测到的故障和故障处理信息传给飞控计算机。

2.一种基于1553B总线的三余度数字式作动器控制器单通道硬件结构(参见图2)，主要包括：DSP处理器10，CPLD芯片13，FLASH存储器05，A/D转换器12，D/A转换器07，驱动电路模块08，通道隔离模块14，三端口RAM 06，1553B总线通信模块09。

其中DSP处理器10由外部晶体起振，经DSP处理器10内部的PLL电路倍频产生时钟信号。通过把DSP处理器10工作模式设置为微计算机模式，从而使芯片复位时可以实现程序的引导装载功能。为了提高DSP处理器10运行时的可靠性，配置了处理器监控电路11，既可以监控DSP处理器10的芯片电压，同时具有看门狗作用，一旦检测到芯电压低于正常值，或者接收不到DSP处理器10输出的喂狗信号，将向DSP处理器10发出一个低电平复位信号。

CPLD芯片13通过原理图结合硬件描述语言的方式进行设计，主要用于实现DSP处理器10对外围电路的逻辑控制、时序控制、译码片选等功能，具备在系统编程能力(ISP)，而且其I/O口兼容多种外部电压，能方便地和不同供电电压的器件直接相连。

Flash存储器05主要作为片外程序存储器，芯片容量根据实际情况进行选择。用户向其特定地址写入特定的指令序列，通过这些指令序列可以完成：复位、校验、整片擦除、块擦除、扇区擦除、操作字写入等操作。当然，只要不脱离本发明的主旨，选用其它可再编程、非易失性存储体也不脱离本发明范畴。

A/D转换器12用于采集模拟信号，如各传感器反馈的位置信号，将其转换成数字信号，提供给DSP处理器10，进行控制律运算；还采集伺服阀等监控信号。A/D转换触发方式为软件触发，转换结果可由查询或中断方式读取，其中中断读取方式又分单次读取和块读取两种，可以根据软件实际情况决定。方式的设定与控制管理由CPLD芯片13实现。

D/A转换器07用于将DSP处理器10计算得到的数字控制量转换成模拟电压信号输出。输出的模拟电压信号经过调理、滤波等为驱动电路模块08提供控制信号。

驱动电路模块08将D/A转换器输出控制信号进行功率放大，驱动被控对象(如伺服阀等)实现控制目的。

控制器根据本通道各部件故障检测的结果通过IO口发送出来的逻辑信号，通道隔离模块14对该逻辑信号进行功率放大，驱动电磁阀等逻辑元件对故障通道进行隔离。

三口RAM 06用来实现通道间CCDL，与其它两通道实现数据交叉传输。

在通信接口方面，本控制器采用了武器平台广泛应用的MIL-STD-1553B总线。

3.神经网络PID的自适应控制策略(参见图3)。

在控制策略方面采用基于RBF神经网络的智能PID控制策略，在常规PID控制器的基础上利用RBF神经网络的自适应能力，调整控制器的控制参数，构造一个具有自适应能力的智能控制器，可以克服常规PID的控制器的不足。

图3基于RBF网络PID控制器的余度舵机控制方案，基于RFB神经网络自适应控制器主要有神经网络辨识器和PID控制器组成。神经网络辨识器将余度舵机输入量和输出量的延迟信号作为输入，用模型的辨识误差实时调节网络参数、跟踪对象模型变化，提供辨识模型的Jacobian矩阵；PID控制器利用跟踪误差和Jacobian矩阵调整PID控制参数。

本文中RBF网络采用三个输入层节点，六个隐含层节点。RBF网络辨识器的输入向量为：

X＝[x₁，x₂，x₃]^T＝[Δu(k)，Y(k)，Y(k-1)]^T            (式1)

辨识器的输入增加了输出量的一个延迟环节以更好地描述系统的动态特性。

辨识器的性能指标函数为：

J(k)＝[Y(k)-M(k)]²/2＝e(k)²/2                        (式2)

根据梯度下降法，输出权、节点中心和节点基宽参数的迭代算法为：

w_j(k)＝w_j(k-1)+η[Y(k)-M(k)]+α[w_j(k-1)+w_j(k-2)]     (式3)

${\mathrm{\Δb}}_j=[Y\left(k\right)-M\left(k\right)]w_j{h}_j\frac{{\left|\right|X-C_j\left|\right|}^2}{b_j^3}$ (式4)

b_j(k)＝b_j(k-1)+ηΔb_j+α[b_j(k-1)-b_j(k-2)]            (式5)

${\mathrm{\Δc}}_{\mathrm{ji}}=[Y\left(k\right)-M\left(k\right)]w_j\frac{x_j-c_{\mathrm{ji}}}{b_j^2}$ (式6)

c_ji(k)＝c_ji(k-1)+ηΔc_ji+α[c_ji(k-1)-c_ji(k-2)]       (式7)

其中，η为学习效率，α为动量因子。

Jacobian阵反映被控对象的输出对控制量输入变化的灵敏度，当神经网络辨识器能很好地逼近被控对象时，可以用辨识器输出Y_m近似代替被控对象输出Y，Jacobian阵算法为：

$\frac{\∂Y\left(k\right)}{\∂\mathrm{\Δu}\left(k\right)}\≈\frac{{\∂Y}_m\left(k\right)}{\∂\mathrm{\Δu}\left(k\right)}=\underset{j=1}{\overset{m}{\mathrm{\Σ}}}{w}_j{h}_j\frac{c_{\mathrm{ji}}-x_1}{b_j^2}$ (式8)

PID控制器控制参数Kp，Ki，Kd参数的调整采用梯度下降法：

${\mathrm{\Δk}}_p=-\mathrm{\η}\frac{\∂J}{\∂k_p}=-\mathrm{\η}\frac{\∂J}{\∂Y}\frac{\∂Y}{\∂\mathrm{\Δu}}\frac{\∂\mathrm{\Δu}}{\∂k_p}=\mathrm{\ηe}\left(k\right)\frac{\∂Y}{\∂\mathrm{\Δu}}[e\left(k\right)-e(k-1)]$ (式9)

${\mathrm{\Δk}}_i=-\mathrm{\η}\frac{\∂J}{\∂k_i}=-\mathrm{\η}\frac{\∂J}{\∂Y}\frac{\∂Y}{\∂\mathrm{\Δu}}\frac{\∂\mathrm{\Δu}}{\∂k_i}=\mathrm{\ηe}\left(k\right)\frac{\∂Y}{\∂\mathrm{\Δu}}e\left(k\right)$ (式10)

${\mathrm{\Δk}}_d=-\mathrm{\η}\frac{\∂J}{\∂k_d}=-\mathrm{\η}\frac{\∂J}{\∂Y}\frac{\∂Y}{\∂\mathrm{\Δu}}\frac{\∂\mathrm{\Δu}}{\∂k_d}=\mathrm{\ηe}\left(k\right)\frac{\∂Y}{\∂\mathrm{\Δu}}[e\left(k\right)-2e(k-1)+e(k-2)]$ (式11)

RBF网络整定下的PID控制器控制参数调整曲线，随着控制指令、干扰以及控制对象结构变化等因素发生变化时，神经网络自动调整着PID参数，使其保持着最佳的输出组合。

基于RBF神经网络的智能PID控制策略运算复杂高，计算量大，可以借助本控制器中DSP处理器的高速运算能力得以实现，达到更高品质的控制效果。

Claims (6)

1.一种基于1553B总线的三余度数字式作动器控制器，采取同构型三余度配置，主动并列运行工作方式，其特征在于：每个余度通道在硬件上主要包括：浮点型DSP处理器10，CPLD芯片13，FLASH存储器05，A/D转换器12，/DA转换器07，驱动电路模块08，三端口RAM 06，通道隔离模块14，1553B总线通信模块09。

2.根据权利要求1所述的一种基于1553B总线的三余度数字式作动器控制器，其特征在于：浮点型DSP处理器10，是控制器的核心，采用流水线的指令结构，哈佛总线结构，硬件乘法器等特殊设计，具有高速运算能力，为实时完成控制算法和余度管理策略提供硬件支持。

3.根据权利要求1所述的一种基于1553B总线的三余度数字式作动器控制器，其特征在于：1553B总线通信模块09，是一种双余度、高可靠性、高实时性的军用总线模块。控制器通过它与飞控计算机通信，接收飞控指令，向飞控计算机发送作动器工作状态。1553B总线与DSP处理器之间的接口电路由CPLD芯片13实现。

4.根据权利要求1所述的一种基于1553B总线的三余度数字式作动器控制器，其特征在于：采用三端口RAM 06实现三通道之间的交叉通道链接(CCDL-Cross Channel Data Link)，简化了结构，提高了通信速度和可靠性。

5.根据权利要求1述的一种基于1553B总线的三余度数字式作动器控制器采用了余度配置、管理方案及相应控制方法，其特征在于：

(1)将作动器控制器三余度配置，采取了比较监控和DSP处理器10、FLASH存储器15、A/D转换器12、D/A转换器07、驱动电路模块08等单元自监控措施，可以检测系统一次故障、二次故障。检测到故障后，通道隔离模块14对故障通道隔离，实现控制器二次故障工作，从而提高系统可靠性。

(2)作动器控制器的控制算法采用基于神经网络PID的自适应控制算法，保证伺服作动系统在余度降级后动静态特性尽可能不降低。

6.根据权利要求1，5所述的一种基于1553B总线的三余度数字式作动器控制器，其特征在于：可以将控制器与作动器组合在一起，组成集成式数字作动系统，即灵巧型作动系统。

Images