CN101211658B - 在开启电源时序下调整读取参考电位的方法及其装置 - Google Patents

在开启电源时序下调整读取参考电位的方法及其装置 Download PDF

Info

Publication number
CN101211658B
CN101211658B CN2007101417981A CN200710141798A CN101211658B CN 101211658 B CN101211658 B CN 101211658B CN 2007101417981 A CN2007101417981 A CN 2007101417981A CN 200710141798 A CN200710141798 A CN 200710141798A CN 101211658 B CN101211658 B CN 101211658B
Authority
CN
China
Prior art keywords
reference potential
read
logical value
bit
reads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101417981A
Other languages
English (en)
Other versions
CN101211658A (zh
Inventor
朱季龄
沈建元
杨宙颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101211658A publication Critical patent/CN101211658A/zh
Application granted granted Critical
Publication of CN101211658B publication Critical patent/CN101211658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种在开启电源时序下调整读取参考电位的方法及其装置，该方法包括：在电源电压开启期间，从具有读取参考电位的非挥发性存储器中读取具有第一逻辑值和第二逻辑值的错误位元、预设错误位元、能带隙位元以及读取电位位元，并将所述错误位元、所述预设错误位元、所述能带隙位元、所述读取电位位元与其各自对应的补码进行比较，如果所述比较没有通过，则调整用以判别所述第一逻辑值和所述第二逻辑值的所述读取参考电位。其中，该第一逻辑值和第二逻辑值由非挥发性存储器中储存的物理特性的不同范围表示。本发明可以在开启电源不稳定期间，调节从存储器中的读取参考，用以正确读出结果。

Description

在开启电源时序下调整读取参考电位的方法及其装置
技术领域
本发明关于一种在电源电压开启不是稳态的条件下，如在开启电源时序期间从非挥发性存储器(nonvolatile memory)等储存装置中准确读取数据的方法及其装置。
背景技术
因为特殊需求，将属于芯片的信息(Information)存在芯片本身，在开启电源时，将信息读出来以备利用，但是信息不能随着电源移除而消失，将信息存在一般非挥发性存储器中是能节省芯片空间的一种方式。不过在电源刚开启的阶段，通常很多条件还不稳定，可能在读取过程中会出错，需要建立一套检查跟自动调整的机制，避免信息被读错造成芯片工作不对。
发明内容
本发明的一个方面是提供一种在动态电源条件下运行集成电路的方法，其包括以下步骤：
在电源电压开启期间，从具有读取参考电位的非挥发性存储器中读取具有第一逻辑值和第二逻辑值的错误位元、预设错误位元、能带隙位元以及读取电位位元，并将所述错误位元、所述预设错误位元、所述能带隙位元、所述读取电位位元与其各自对应的补码进行比较，如果所述比较没有通过，则调整用以判别所述第一逻辑值和所述第二逻辑值的所述读取参考电位，其中如果所述第一逻辑值的位元数量大于所述第二逻辑值的位元数量，则根据所述第一逻辑值超出所述第二逻辑值的位元数量的程度来提高所述读取参考电位；以及如果所述第一逻辑值的位元数量小于所述第二逻辑值的位元数量，则根据所述第二逻辑值超出所述第一逻辑值的位元数量的程度来降低所述读取参考电位。其中，该第一逻辑值和第二逻辑值由非挥发性存储器中储存的物理特性的不同范围表示。
本发明可进一步包括：在该电源电压变化至稳定值期间，在调整读取参考电位之后，以调整后的读取参考电位从非挥发性存储器中读取多种数据。如，用以控制集成电路的能带隙数据、编程数据、擦除数据、编程脉宽数据、编程脉冲电压数据、擦除脉宽数据以及擦除脉冲电压数据。
本发明可进一步包括：在该电源电压变化期间从该非挥发性存储器中读取所述第一逻辑值的位元数量与所述第二逻辑值的位元数量。
本发明可进一步包括：在开启电源重置电路进行完毕之后启动该调整读取参考电位步骤。
本发明可进一步包括：当电源电压足以应对集成电路的正常运行之后，该调整读取参考电位步骤结束。
本发明可进一步包括：即使电源电压因电源波动降低至不足以应对集成电路的正常运行，该调整读取参考电位步骤能避免读错非挥发性存储器数据。
本发明可进一步包括：在电源电压够高且稳定之后，该调整读取参考电位步骤结束。
本发明另一目的是提供一种在动态电源条件下运行的集成电路，其特征在于包括：非挥发性存储器阵列，其储存具有第一逻辑值和第二逻辑值的数据，其中该第一逻辑值和第二逻辑值由储存于该非挥发性存储器阵列中的物理特性的不同范围来表示；以及连接于该非挥发性存储器阵列的控制电路，其通过所述第一逻辑值和所述第二逻辑值的判定来调整用于判别该非挥发性存储器阵列中的所述数据的读取参考电位，并且在电源电压变化期间，控制电路从该非挥发性存储器阵列中读取具有所述第一逻辑值和所述第二逻辑值的错误位元、预设错误位元、能带隙位元以及读取电位位元，并将所述错误位元、所述预设错误位元、所述能带隙位元、所述读取电位位元与其各自对应的补码进行比较，如果所述比较没有通过，则控制电路调整所述读取参考电位，其中如果所述第一逻辑值的位元数量大于所述第二逻辑值的位元数量，则控制电路根据所述第一逻辑值超出所述第二逻辑值的位元数量的程度来提高所述读取参考电位；以及如果所述第一逻辑值的位元数量小于所述第二逻辑值的位元数量，则控制电路根据所述第二逻辑值超出所述第一逻辑值的位元数量的程度来降低所述读取参考电位。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是电源电压与时间的关系图，显示了用于一种具体实施方式的操作视窗。
图2是电源电压与时间的关系图，显示一种包括噪声或电源骤降的操作视窗。
图3是开启电源重置之后的开启电源时序的一个示范性流程图。
图4是动态读取参考的一个示范性流程图，其根据从具有动态读取参考的非挥发性存储器中逻辑状态为“0”的位元和逻辑状态为“1”的位元的相对数量进行调整。
图5是电路架构。
图6A是临界电压演算法的一个范例，显示一个代表性的读取参考，其用以判定与储存的临界电压值相关的逻辑值。
图6B是临界电压演算法的一个范例，显示调整之后的一个读取参考，其用以判定与储存的临界电压值相关的逻辑值。
图6C是临界电压演算法的一个范例，显示调整之后的另一个读取参考，其用以判定与储存的临界电压值相关的逻辑值。
图7是以预设错误码来确认错误位元是正确的一种异或运算电路(XORCircuit)图。
主要元件符号说明
310～380：各个步骤
402～430：各个步骤
500：非挥发性存储器阵列
501：行解码器
503：列解码器
510：地址缓冲器
506：检测放大器
508：数据缓冲器
522：控制电路
526：信息暂存器
601、605：下限
602、606：上限
610、611：读取空间余量
620、621：读取空间余量
630、631：读取空间余量
614：低临界电压分布
615：高临界电压分布
617：正规参考电位
627：已变参考电位
637：已变参考电位
具体实施方式
图1是电源电压对时间的特性曲线关系图，显示一种具体实施方式的操作视窗。在110时间点，开启电源重置电路(Power on Reset Circuit，POR)开始运行。在120时间点，开启电源重置电路运行结束，在任何地方的电源电压大致为1.8伏至2.2伏，然而，由于此时电源电压的值仍可能过低，因此正规的读取视窗(Read Window)仍未开启。因为读取视窗仍太窄，并且电源电压的值仍在上升，因此，此时不适宜采用正常运行条件下的静态读取参考电位。因此，读取参考电位是动态的，如下文所述，根据实际所需调高或调低读取参考电位，以从非挥发性存储器中读取出正确的结果。在130时间点，电源电压的值已上升至约为2.4伏，读取视窗具有足够的宽度，可进行常规的静态固定读取参考。当电源电压的振幅上升至2.7伏左右时，达到一个稳定的电源电压135。在140时间点，显示了电源电压为3.0伏时的替代情形，对正规的正常运行而言，此时的电源电压过高，因为有可能会和使用者相冲突。
图2是电源电压与时间的关系图，其显示了包括噪声或电源骤降(PowerDip)的具体实施方式的操作窗图。除了如图1所示的动态读取参考电位外，动态读取参考电位在噪声或电源骤降过程中进行操作，其会中断读取程序，否则将可能读错。
图3是开启电源时序的一个示范性流程图，开启电源时序紧接在开启电源重置步骤之后。动态读取参考电位可以被忽略跳过或被采用。由于局部单元符合暂存器的要求，跳过动态参考电位可以节省时间，适用于具有充分预设读取参考的晶圆。在开启电源重置步骤310之后，要确定是否跳过开启电源时序320。若是不跳过之情形下，则进行开启电源时序330。在随后的340步骤，信息阵列的内容载入至信息暂存器中。信息阵列储存控制集成电路的数据，如：读取、编程及擦除操作的运行条件等由晶圆筛选测试(Wafer Sort Test)决定的数据。其他的信息阵列数据包括能带隙位元(Bandgap bits)和读取电位位元(Readlevelbits)。之后，开启电源时序结束350，等待被使用者操作。然而，如果跳过开启电源时序，则在跳过开启电源时序360后，将来自晶圆筛选测试的信息预编码成信息阵列，或编程或擦除。随后，跳过开启电源时序的分支结束380。
图4是动态读取参考的一个示范性流程图，其根据从具有动态读取参考的非挥发性存储器读取的“0”位或“1”位的相对量进行调整。在开始后，在402步骤中读取“读取错误位元”(Read Error bits)数据，其包括能带隙位元和错误位元(Error bits)。随后对已知区分的逻辑状态为“0”的位元或逻辑状态为“1”的位进行比较。如，对一个储存的编码与其对应的补码(Complement)进行比较。例如：如果“错误位元”编码是FF，则“错误位元”必为00。又如：若错误位元编码是AA，则“错误位元”必为55。即：比较等式的特征是等式的一边的编码必须与等式另一边的补码正确对应。除此之外，另一个比较是预设错误位元(Default Error bit)与“预设错误位元”的比较。“错误位元”与“预设错误位元”也需要进行比较。其中“错误位元”是在跳过开启电源预编码处理中产生的，而“预设错误位元”则是电路生成的。预设错误位元是可变的。
一种示范电路中，包括第一组多个异或逻辑运算电路(XOR Circuit)，每个电路包括输入的“预设错误位元”和输出的“错误位元”。每个异或逻辑运算电路的输出连接至晶体管的栅极，该晶体管的输出端接地，另一个输出端连接到异或逻辑运算电路共用的公共节点。在该电路的具体实施方式中，还包括第二组多个异或逻辑运算电路，每个电路包括输入的“预设错误位元”和输出的“错误位元”，以及类似的相关晶体管电路。公共节点通过带有接地的栅极的p型晶体管连接至供应电压VDD。公共节点是缓冲器电路的输入端，其输出预设错误编码是否通过或失效。例如，当比较输入位元是否为“0”时，则与预设错误位元(Default Error Bit)“0”值做比较。若是输入位元为“1”时，则经过异或逻辑运算电路会输出“1”值。若是输入位元为“0”时，则经过异或逻辑运算电路会输出“0”值。反之，当比较输入位元是否为“1”时，则与预设错误位元(Default ErrorBit)“1”值做比较。若是输入位元为“0”时，则经过异或逻辑运算电路会输出“1”值。若是输入位元为“1”时，则经过异或逻辑运算电路会输出“0”值。由此便可确定开机时的“0”位元与“1”位元的个数。
如果步骤404的比较通过，随后的程序是在能带隙与“能带隙”，以及读取电位与“读取电位”之间的比较(步骤406)。如果步骤404或是406的比较没有通过，则对读取参考电位进行调整。对前述读取的数据位元进行计数及比较(步骤408)。如果逻辑状态为“0”的位元和逻辑状态为“1”的位元的数量相等，则重新读取数据并再次进行比较。如果逻辑状态为“0”的位元和逻辑状态为“1”的位元的数量不相同，则当逻辑状态为“1”的位元的数量大于逻辑状态为“0”的位元的数量时(步骤410)，根据“1”的位元超出“0”位元数量的程度调低读取参考电位(步骤412)，增加读取电位与“0”位元电位之间的读取空间。同理，当逻辑状态为“1”的位元的数量小于逻辑状态为“0”的位元的数量时，根据逻辑状态为“0”的位元超出“1”位元数量的程度提高读取参考电位(步骤414)，增加读取电位与“1”位元电位之间的读取空间。之后，程序流程返回至步骤402。
当步骤404与406的比较通过之后，新的能带隙和读取电位的值载入至暂存器中(步骤416)。延迟一段时间以确保电压是稳定的(步骤418)。然后读取信息阵列(步骤420)。所读取的信息与其补码进行比较(步骤422)，比较方式与步骤404及406中进行的比较类似。若上述比较未通过，从信息阵列再次读取同一地址(步骤424)，重复步骤422的比较。若上述比较通过，则更新可选位(步骤426)，如：编程、擦除、高压和读取可选位元等。然后，设置X/Y修正信息(步骤430)，如从晶圆筛选测试中所知一般。
图5是具有动态读取参考的集成电路的一个具体实施方式的示范框图。
该集成电路包括非挥发性存储器阵列500，其包括储存控制信息的信息阵列，该信息阵列在电源启动的时候被读入暂存器中。行解码器501通过存储器阵列500中的多个成行排列的字线(Word Lines)与非挥发性存储器阵列500连接。列解码器503通过存储器阵列500中的多个成列设置的位元线(BitsLines)与非挥发性存储器阵列500连接。来自地址缓冲器510的地址信号通过总线(Bus)施加至行解码器501与列解码器503。检测放大器506和数据缓冲器508通过数据总线与列解码器503连接。信息阵列的数据储存于信息暂存器526中，用以实现对控制电路522的控制，该控制电路522包括开启电源控制电路。开启电源重置电路520连接至控制电路522。控制电路动态调整读取参考，用于确定从非挥发性存储器阵列500(如快闪存储器阵列)中读取之数据的逻辑状态，如本文所公开的。
图6A是临界电压演算法的一个范例，显示代表性的读取参考，其用以判定与储存的临界电压值相关的逻辑值。
601是低临界电压分布614的下限。602是低临界电压分布614的上限。605是高临界电压分布615的下限，606是高临界电压分布615的上限。检测放大器通过采用正规参考电位617(Normal_Iref)检测存储器数据，其具有D1读取空间余量(Margin)610和D2读取空间余量611，其中，D1读取空间余量610用以应对高临界电压单元的降低(Loss)，D2读取空间余量611用以应对低临界电压单元的增加(Gain)。虽本实施方式中仅显示了两个逻辑电位，然而，在其他实施方式中可以包括四个或更多的逻辑电位来表征两个或以上的位元(Bits)。在开启电源时序期间，读取空间余量相当窄，因而必须对这里所示的正规参考电位617进行调整。
图6B是临界电压演算法的一个范例，显示调整之后的一个读取参考电位，其用以判定与储存的临界电压值相关的逻辑值。
读取参考调整为已变参考电位627(Changed_Iref)，因为，前述信息阵列的数据比较结果表明：相应于低临界电压分布614的逻辑值的位元，存在太多的对应于高临界电压分布615的逻辑值的位元。因而，后续的读取将趋向相对于对应高临界电压分布615的逻辑值，增加具有相应于低临界电压分布614的逻辑值的位元的数量。
图6C是本发明临界电压演算法的另一种范例，显示调整之后的一个读取参考，其用以判定与储存的临界电压值相关的逻辑值。
读取参考调整为已变参考电位637，由于前述信息阵列的数据比较结果表明：前述信息阵列的数据比较结果表明：相对于对应高临界电压分布615的逻辑值的位元，存在太多的对应于低临界电压分布614的逻辑值的位元。因而，后续的读取将趋向相对于对应低临界电压分布614的逻辑值，增加具有相应于高临界电压分布615的逻辑值的位元的数量。
图7是以预设错误码来确认错误位元是正确的一种异或运算电路(XORCircuit)图。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (21)

1.一种在开启电源条件下运行集成电路的方法，其特征在于包括：
在电源电压变化期间，从具有读取参考电位的非挥发性存储器中读取具有第一逻辑值和第二逻辑值的错误位元、预设错误位元、能带隙位元以及读取电位位元，并将所述错误位元、所述预设错误位元、所述能带隙位元、所述读取电位位元与其各自对应的补码进行比较，如果所述比较没有通过，则调整用以判别所述第一逻辑值和所述第二逻辑值的所述读取参考电位，
其中如果所述第一逻辑值的位元数量大于所述第二逻辑值的位元数量，则根据所述第一逻辑值超出所述第二逻辑值的位元数量的程度来提高所述读取参考电位；以及如果所述第一逻辑值的位元数量小于所述第二逻辑值的位元数量，则根据所述第二逻辑值超出所述第一逻辑值的位元数量的程度来降低所述读取参考电位；
其中该第一逻辑值和第二逻辑值由该非挥发性存储器中储存的物理特性的不同范围表示。
2.如权利要求1所述的方法，其特征在于进一步包括：在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以更新后的参考电位从非挥发性存储器中读取控制该集成电路的所述能带隙位元。
3.如权利要求1所述的方法，其特征在于进一步包括：在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该读取参考电位从非挥发性存储器中读取控制该集成电路的编程数据。
4.如权利要求1所述的方法，其特征在于进一步包括：在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从非挥发性存储器中读取控制该集成电路的擦除数据。
5.如权利要求1所述的方法，其特征在于进一步包括：在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从非挥发性存储器中读取控制该集成电路的编程脉宽数据。
6.如权利要求1所述的方法，其特征在于进一步包括：在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从非挥发性存储器中读取控制该集成电路的编程脉冲电压数据。
7.如权利要求1所述的方法，其特征在于进一步包括：在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从非挥发性存储器中读取控制该集成电路的擦除脉宽数据。
8.如权利要求1所述的方法，其特征在于进一步包括：在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从非挥发性存储器中读取控制该集成电路的擦除脉冲电压数据。
9.如权利要求1所述的方法，其特征在于：在该电源电压变化期间从该非挥发性存储器中读取所述第一逻辑值的位元数量与所述第二逻辑值的位元数量。
10.如权利要求1所述的方法，其特征在于，在开启电源重置电路进行完毕之后启动该调整读取参考电位步骤。
11.如权利要求1所述的方法，其特征在于，当该电源电压足以应对该集成电路的正常运行之后，该调整读取参考电位步骤结束。
12.如权利要求1所述的方法，其特征在于，当该电源电压因电源波动降低至不足以应对该集成电路的正常运行后，启动该调整读取参考电位步骤。
13.如权利要求1所述的方法，其特征在于，在该电源电压稳定之后，该调整读取参考电位步骤结束。
14.一种在开启电源时序下运行的集成电路，其特征在于包括：
非挥发性存储器阵列，其储存具有第一逻辑值和第二逻辑值的数据，其中该第一逻辑值和第二逻辑值由储存于该非挥发性存储器阵列中的物理特性的不同范围来表示；以及
连接于该非挥发性存储器阵列的控制电路，其通过所述第一逻辑值和所述第二逻辑值的判定来调整用于判别该非挥发性存储器阵列中的所述数据的读取参考电位，并且在电源电压变化期间，所述控制电路从该非挥发性存储器阵列中读取具有所述第一逻辑值和所述第二逻辑值的错误位元、预设错误位元、能带隙位元以及读取电位位元，并将所述错误位元、所述预设错误位元、所述能带隙位元、所述读取电位位元与其各自对应的补码进行比较，如果所述比较没有通过，则所述控制电路调整所述读取参考电位，
其中如果所述第一逻辑值的位元数量大于所述第二逻辑值的位元数量，则所述控制电路根据所述第一逻辑值超出所述第二逻辑值的位元数量的程度来提高所述读取参考电位；以及如果所述第一逻辑值的位元数量小于所述第二逻辑值的位元数量，则所述控制电路根据所述第二逻辑值超出所述第一逻辑值的位元数量的程度来降低所述读取参考电位。
15.如权利要求14所述的电路，其特征在于，该控制电路在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以更新的参考电位从该非挥发性存储器中读取控制该集成电路的能带隙位元。
16.如权利要求14所述的电路，其特征在于，该控制电路在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该读取参考电位从该非挥发性存储器中读取控制该集成电路的编程数据。
17.如权利要求14所述的电路，其特征在于，该控制电路在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从该非挥发性存储器中读取控制该集成电路的擦除数据。
18.如权利要求14所述的电路，其特征在于，该控制电路在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从该非挥发性存储器中读取控制该集成电路的编程脉宽数据。
19.如权利要求14所述的电路，其特征在于，该控制电路在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从该非挥发性存储器中读取控制该集成电路的编程脉冲电压数据。
20.如权利要求14所述的电路，其特征在于，该控制电路在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从该非挥发性存储器中读取控制该集成电路的擦除脉宽数据。
21.如权利要求14所述的电路，其特征在于，该控制电路在该电源电压变化至稳定值期间，在该调整读取参考电位之后，以该参考电位从该非挥发性存储器中读取控制该集成电路的擦除脉冲电压数据。
CN2007101417981A 2006-12-28 2007-08-24 在开启电源时序下调整读取参考电位的方法及其装置 Active CN101211658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/617,030 2006-12-28
US11/617,030 US7394698B1 (en) 2006-12-28 2006-12-28 Method and apparatus for adjusting a read reference level under dynamic power conditions

Publications (2)

Publication Number Publication Date
CN101211658A CN101211658A (zh) 2008-07-02
CN101211658B true CN101211658B (zh) 2010-07-21

Family

ID=39561157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101417981A Active CN101211658B (zh) 2006-12-28 2007-08-24 在开启电源时序下调整读取参考电位的方法及其装置

Country Status (2)

Country Link
US (1) US7394698B1 (zh)
CN (1) CN101211658B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080279025A1 (en) * 2004-04-22 2008-11-13 Koninklijke Philips Electronics, N.V. Electronic Circuit with Memory for Which a Threshold Level is Selected
US8144517B2 (en) * 2008-02-22 2012-03-27 Samsung Electronics Co., Ltd. Multilayered nonvolatile memory with adaptive control
CN101968970B (zh) * 2009-07-28 2014-10-08 慧国(上海)软件科技有限公司 资料读取的方法及资料储存装置
US9628061B2 (en) * 2015-01-14 2017-04-18 Macronix International Co., Ltd. Power drop detector circuit and operating method of same
US9564917B1 (en) * 2015-12-18 2017-02-07 Intel Corporation Instruction and logic for accelerated compressed data decoding
CN111696612B (zh) * 2019-03-12 2022-07-05 中芯国际集成电路制造(上海)有限公司 非易失性存储器的数据读出方法、装置以及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153853A (en) * 1990-09-20 1992-10-06 Sharp Kabushiki Kaisha Method and apparatus for measuring EEPROM threshold voltages in a nonvolatile DRAM memory device
EP0753859B1 (en) * 1995-07-14 2000-01-26 STMicroelectronics S.r.l. Method for setting the threshold voltage of a reference memory cell
US6421275B1 (en) * 2002-01-22 2002-07-16 Macronix International Co. Ltd. Method for adjusting a reference current of a flash nitride read only memory (NROM) and device thereof
US20040136236A1 (en) * 2002-10-29 2004-07-15 Guy Cohen Method circuit and system for read error detection in a non-volatile memory array
WO2006082619A1 (ja) * 2005-01-31 2006-08-10 Spansion Llc 記憶装置、および該記憶装置のリファレンスセル調整方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069347A2 (en) * 2001-02-27 2002-09-06 Micron Technology, Inc. Flash cell fuse circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153853A (en) * 1990-09-20 1992-10-06 Sharp Kabushiki Kaisha Method and apparatus for measuring EEPROM threshold voltages in a nonvolatile DRAM memory device
EP0753859B1 (en) * 1995-07-14 2000-01-26 STMicroelectronics S.r.l. Method for setting the threshold voltage of a reference memory cell
US6421275B1 (en) * 2002-01-22 2002-07-16 Macronix International Co. Ltd. Method for adjusting a reference current of a flash nitride read only memory (NROM) and device thereof
US20040136236A1 (en) * 2002-10-29 2004-07-15 Guy Cohen Method circuit and system for read error detection in a non-volatile memory array
WO2006082619A1 (ja) * 2005-01-31 2006-08-10 Spansion Llc 記憶装置、および該記憶装置のリファレンスセル調整方法

Also Published As

Publication number Publication date
US20080158982A1 (en) 2008-07-03
US7394698B1 (en) 2008-07-01
CN101211658A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
CN101211658B (zh) 在开启电源时序下调整读取参考电位的方法及其装置
CN101484947B (zh) 多级数据存储单元的维护操作
CN100437827C (zh) 每单元使用多个状态位以处理写操作期间的电源故障
US7640389B2 (en) Non-volatile memory having a multiple block erase mode and method therefor
US7738296B2 (en) Method for reading nonvolatile memory at power-on stage
US20050038953A1 (en) Method of programming/reading multi-level flash memory using sensing circuit
CN110335635B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN100550201C (zh) 使用多个串存储状态信息的非易失性存储器装置和方法
KR20140100327A (ko) 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
US20080239809A1 (en) Flash memory device and method for providing initialization data
KR20040074979A (ko) 쓰기 가능 추적 저장 장치 유닛의 에러 관리
US9496041B2 (en) Memory programming method, memory control circuit unit and memory storage device
CN102027548A (zh) 具有用于编程、验证和读取的参考电压电平的适应性设置的非易失性多电平存储器
US7710783B2 (en) Methods for operating a nonvolatile memory and related circuit
US20150228332A1 (en) Method for writing data into flash memory and associated memory device and flash memory
CN110473581B (zh) 固态储存装置及其相关控制方法
US9437311B1 (en) Flash memory apparatus and initialization method for programming operation thereof
US20170206981A1 (en) Feedback validation of arbitrary non-volatile memory data
CN106548802B (zh) 固态存储装置及其相关读取控制方法
CN105719697A (zh) 低电压检测电路、含其的非易失性存储装置及其操作方法
US8351263B2 (en) Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device
US20090021978A1 (en) Multi-bit flash memory and reading method thereof
US8154929B2 (en) Flash memory device controlling common source line voltage, program-verify method, and memory system
CN106201767B (zh) 一种基于ECC校验的防止SD使用过程中flash被意外篡改的方法
US7009890B2 (en) Non-volatile semiconductor memory array and method of reading the same memory array

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant