CN101208681B - 通信系统 - Google Patents

通信系统 Download PDF

Info

Publication number
CN101208681B
CN101208681B CN2006800232163A CN200680023216A CN101208681B CN 101208681 B CN101208681 B CN 101208681B CN 2006800232163 A CN2006800232163 A CN 2006800232163A CN 200680023216 A CN200680023216 A CN 200680023216A CN 101208681 B CN101208681 B CN 101208681B
Authority
CN
China
Prior art keywords
slave unit
serial data
data
bus
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800232163A
Other languages
English (en)
Other versions
CN101208681A (zh
Inventor
阿姆里塔·德什潘德
阿尔玛·安德森
让-马克·伊拉扎巴尔
斯蒂芬·布洛佐斯
保罗·博加德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101208681A publication Critical patent/CN101208681A/zh
Application granted granted Critical
Publication of CN101208681B publication Critical patent/CN101208681B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Programmable Controllers (AREA)
  • Logic Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Stored Programmes (AREA)

Abstract

根据一个示例性实施例，使用用于实现通信协议的、具有串行数据线(110)和时钟线(120)的串行数据传送总线的通信系统(100，300)，包括使用I2C串行总线对并行从设备(320，330，340，350)并发地进行编程。至少两个从设备并行地耦合在数据传送总线上，并且被配置为使用通信协议来加载串行数据线上的串行数据。每个从设备包括可编程配置寄存器，使用该通信协议对可编程配置寄存器进行编程，以便选择多个可选从设备配置之一。可选从设备配置之一使至少两个从设备并行加载串行数据，另一个可选从设备配置使至少两个从设备一次加载一个。

Description

通信系统
技术领域
本发明概括而言涉及通信设备和方法，并具体涉及使用I2C串行总线对并行从设备并发地进行编程的方法和装置。 
背景技术
菲利浦公司开发的集成电路间(I2C)总线允许集成电路通过简单的双向2线总线(正电源和地)彼此直接通信。设备与总线上两个线中的每一个连接，一个是用于数据通信的串行数据线(SDA)，另一个是用于设备间数据通信的控制和同步的串行时钟线(SCL)。每个设备与其他设备中的每一个并行连接，每一条总线，SDA和SCL，用作总线上所有线的线与(wired-AND)。将每个设备的输出配置为集电极开路/漏极开路设备，并且当总线处于静止状态时，一个或多个上拉电阻器保持总线上的‘软’逻辑高值。当设备需要访问总线时，通过导通状态下位于地电势的集电极开路/漏极开路设备，设备将总线拉至逻辑低值。 
与I2C总线连接的每个设备可由地址来识别，并且可作为发送方或接收方、或作为两者而操作。使用主-从通信协议实现数据传送。主设备是启动数据传送并产生允许该传送的时钟信号的设备；被寻址的任何设备为该传送的从设备。可通过主设备启动数据传送，将数据发送到从设备(此处称作写)，或者向从设备请求数据(此处称作读)。例如，诸如显示屏的输出设备通常不能启动数据传送，因而将其配置成仅以从设备而操作。另一方面，微处理器通常被配置成根据情况需要而作为主设备或从设备而操作。 
在静止状态下，SDA和SCL总线都处于逻辑高状态(此处称作高，或逻辑状态1)。主设备通过断言(assert)SDA线上转变成逻辑低状态(此处称作低，或逻辑状态0)来启动数据传送，同时SCL线为高；将其称作START条件。之后，主设备来回切换(toggle)SCL线，以控制数据传送的同步；当SCL时钟为低时，SDA线上发生数据值的改变，并且只有当SCL时钟为高时才认为SDA线的状态有效。 
可断言多个START，以实现同一传送对话期内的一系列数据传送。通常，每次数据传送都需要来自被寻址的数据传送接收方的应答。为了终止该数据传送，当SCL时钟为高时，主机断言SDA线上的由低到高的转变；将其称作STOP条件。之后，任何设备都可以作为主设备，通过断言使SDA线上发生低到高的转换来控制总线，如上所述。注意，为了易于描述，此处所使用的术语“断言”用于实现或试图实现特定的逻辑状态。在转变到逻辑高状态的示例中，通常通过断言设备将总线从强制下拉状态中释放而提供。断言逻辑高状态允许总线上的上述上拉设备使总线处于逻辑高状态，除非另一设备也迫使下拉状态。 
I2C数据传送的一般格式包括构成I2C总线的SDA线和SCL线上的信号。START条件(S)对应于：当SCL线为高时，SDA线上的信号从高到低的转变。在START之后，主机发送额定为7位的地址，之后发送读/写非(read/write-not)指示符。在发送地址和数据传送方向(R/W-)之后，主机释放SDA线，允许其升高到逻辑高电平。如果从设备识别出其地址，则从设备通过将总线拉低而发送应答信号(ACK)。因此，主机释放SDA线时不存在低信号表示未应答(NAK)。如果通过SDA上的低电平使地址得到应答，则发送设备发送数据。如果数据传送的方向相对于主机是“读”，则从设备为发送设备；如果该方向相对于主机是“写”，则主设备为发送设备。发送设备释放对SDA线的控制，接收设备通过断言SDA线上的逻辑低值而对数据接收进行应答。如果数据得到应答，则发送法发送附加的数据。持续这一过程直到全部数据都得到传输，或者直至所传输的数据项没有得到应答为止。随后，主设备可重新断言START信号，并重复上述过程，或者可断言STOP信号(P)，终止这个数据传送对话。 
上述接口协议可通过多种方法来实现。为了使I2C接口的编程或设计的开发时间最短，已经公开了多种通用接口方案。美国新墨西哥州立大学(University of New Mexico)Amrita Deshpande的硕士论文“DesignOf A Behavioral(Register Transfer Level，RTL)Model Of The Inter-Ihtegrated Circuit Or I2C-Bus Master-Slave Interface”(1999)披露了一种包含在I2C设备中的I2C主设备接口和从设备接口，该文章在此引作参考。通过提供得到验证的I2C接口，系统设计人员无需致力于I2C规范和协议的细节。该论文中主设备和从设备接口两者都基于状态机。在美国专利编号6,799,233中进一步描述了基于状态机的系统和方法，该专利在此引作参考。 
发明内容
本发明的多个方面涉及使用I2C串行总线，按照解决和克服上述问题的方式对并行从设备并发地进行编程的方法和装置。 
根据一个示例性实施例，使用用于实现通信协议的、具有串行数据线和时钟线的串行数据传送总线的通信系统，包括使用I2C串行总线对并行从设备并发地进行编程。至少两个从设备并行地耦合到数据传送总线上，而且被配置为使用通信协议加载串行数据线上的串行数据。每个从设备包括可编程配置寄存器，被配置为使用通信协议进行编程，以选择多个可选从设备配置之一。可选从设备配置之一使至少两个从设备并行地加载串行数据，而另一个可选从设备配置使至少两个从设备一次一个地加载。 
根据另一示例性实施例，本发明涉及一种使用I2C串行数据传送总线上的通信协议对每个从设备中的配置寄存器进行编程的方法，以便从两个或多个可选从设备配置中进行选择。两个或多个可选从设备配置之一使至少两个从设备并行地加载串行数据传送总线上所提供的数据。两个或多个可选从设备配置中的另一个使至少两个从设备一次一个地加载串行数据传送总线上所提供的数据。基于其所选配置，将数据加载到至少两个从设备。 
本发明的上述概括描述无意于描述本发明的每个实施例或每种实施方式。参照下面结合附图进行的详细描述和权利要求，本发明的优点，效果以及对本发明更完全的理解将变得明显且可以理解。 
附图说明
考虑到下面结合附图对本发明多个实施例的详细描述，可以更充分 地理解本发明，在附图中： 
图1为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的数据通信系统的框图； 
图2为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的数据通信系统的数据流示意图； 
图3为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的系统的框图；以及 
图4为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的方法的流程图。 
具体实施方式
尽管本发明存在多种修改和备选形式，但附图中示例性地示出了其具体形式，下面将对此进行详细描述。然而，应该理解，本发明并不限于所描述的特定实施例。相反，本发明将涵盖由所附权利要求定义的本发明范围内的所有修改、等效和备选。 
本发明一般可用于使用I2C串行总线对并行从设备并发地进行编程的方法和装置。本发明已被发现特别有益于集成电路间(I2C)串行数据通信总线，不过也有益于其他总线和通信协议，如系统管理总线(SMBus)体系结构和/或协议，或其他串行数据通信系统。为了说明而非限制的目的，将在具有控制与从设备的通信的主设备的I2C总线的上下文中描述本发明。 
在I2C总线结构上，主设备控制与I2C从设备的通信。I2C从设备可应用于多个应用领域中，从蜂窝电话，PDA和智能电话(SmartPhone)到LCDTV，医疗设备，游戏及其他应用。I2C从设备的一个具体应用是作为通用输入/输出(GPIO)设备。在这种设备中，存在多个可用作输入或输出的多功能管脚。当用作输入时，这些管脚通常指示被监测的特定信号的状态。 
I2C从设备的一种具体应用是作为通用输入/输出(GPIO)。在这种设备中，存在多个可用作输入或输出的多功能管脚。当被配置为输出时，这些设备可以用于例如对多个发光二级管(LED)进行驱动的系统中。典型地，将这些输出分为组(bank)，并通过I2C总线单独地进行编程。 
根据一个示例性实施例，使用用于实现通信协议的、具有串行数据线和时钟线的串行数据传送总线的通信系统，包括使用I2C串行总线对并行从设备并发地进行编程。至少两个从设备并行地耦合到数据传送总线上，而且被配置为使用通信协议将串行数据加载到串行数据线上。每个从设备包括可编程配置寄存器，被配置为使用通信协议进行编程，以选择多个可选从设备配置之一。可选从设备配置之一使至少两个从设备并行地加载串行数据，而另一个可选从设备配置使至少两个从设备一次一个地加载。 
并发地加载数据的并行从设备可以被配置为通用输入/输出(GPIO)设备，或其他从设备。通信系统可符合I2C，SMBus，和/或其他串行通信规范。 
图1为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的数据通信系统100的框图。将SDA线110和SCL线120设置成I2C数据总线125。主设备130和从设备140与I2C数据总线125相连。主设备130与I2C数据总线125电连接，使用时钟连接134和数据连接132分别与SCL线120和SDA线110电连接。 
两个或更多个从设备140与I2C数据总线125电连接，使用时钟连接144和数据连接142分别与SCL线120和SDA线110电连接。主设备130寻址152两个或更多个从设备140，并且将从设备140编程154为以特定配置而操作。例如，可以通过指定从设备140内的地址而对从设备进行编程154，当在I2C数据总线125上观察时，将识别出所指定地址的任何从设备配置为接收该地址之后的数据。随后，识别出该地址的所有从设备并行地接收位于总线上的数据。由于I2C通信协议，最慢的从设备将控制传输速度，使得该数据将由所有被指定的并行从设备来接收。 
从设备140通过诸如在指定从设备140的配置的寄存器中放置某个字来接收162程序154。主设备130在I2C数据总线125上将串行数据发送156给从设备140，从设备140进行接收164。然后，从设备与识别所指定地址的任何其他从设备并行地加载166串行数据。 
图2为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的数据通信系统的串行数据流200的示意图。图2中所示的串 行数据流200符合I2C通信协议。通过主设备在I2C总线上发送的START条件222之后为ALL CALL地址202。ALL CALL地址202之后为READ/WRITE位210，随后是来自识别ALL CALL地址202的所有从设备的ACKNOWLEDGE信号212。图2中将READ/WRITE信号210表示成逻辑0，表明主设备对从设备进行写入。主设备发送第一数据字节204，第二数据字节206和第三数据字节208，每个数据字节204，206，208后面是来自识别ALL CALL地址202的任何从设备的ACKNOWLEDGE 214，216，218。以这种方式，使用数据字节204，206，208对识别ALL CALL地址202的所有从设备并行地进行编程。 
图3为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的系统300的框图。从设备320，330，340和350与I2C总线310连接。为了说明而非限定，在图3中将从设备320，330，340和350表示成GPIO设备。从设备320，330，340和350可分别包括配置寄存器325，335，345和355，以引导和/或控制流入和/或流出I2C总线310的数据的组合和流动。 
在一个具体示例中，可以将从设备320，330和340编程为识别特定的ALL CALL地址，而可以不将从设备350编程为识别该特定的ALL CALL地址。如果将特定的ALL CALL地址置于I2C总线310上，则从设备320，330和340将加载该特定ALL CALL地址后面的数据，而从设备350不加载该特定ALL CALL地址后面的数据。 
图4为根据本发明的实施例，使用I2C串行总线对并行从设备并发地进行编程的方法400的流程图。方法400涉及一组诸如GPIO设备的从设备，根据可编程配置寄存器所选择的从设备配置，一次一个或者并行地更新。 
该方法包括诸如通过使用从设备中的配置寄存器，或者例如通过写入从设备识别的特定地址，把从设备编程410为特定配置。可使用I2C通信协议执行所述的编程，以指明从设备是依次更新还是与I2C总线上的其他从设备并行地更新。总线上的每个从设备使用诸如I2C总线的串行数据传送总线来接收420串行数据。根据编程410，所选择或配置的从设备加载430数据，一次一个地更新或与其他从设备并行地更新。使用GPIO 设备作为实现方法400的从设备，仅仅是为了说明的目的，而非进行限制。 
可使用硬件，固件，软件或者它们的组合来实现此处所描述的使用I2C串行总线对并行从设备并发地进行编程的多个实施例。本发明所使用的主设备功能可以存在于所述的I2C主设备中，或备选地可存在于与串行数据通信系统100连接的独立或联网的计算机中。图1中所示的串行数据通信系统100是一种示例结构，它可结合所述通信系统，计算机或其他计算机实现的设备使用，以执行本发明的操作。 
图1中所示的适于执行根据本发明进行编程的示例性主设备130，通常包括与随机存取存储器(RAM)和/或只读存储器(ROM)的某些变体相耦合的中央处理器(CPU)。ROM也可以是其他种类的用于存储程序的存储介质，诸如可编程ROM(PROM)，可擦除PROM(EPROM)等等。处理器可通过输入/输出(I/O)电路和/或其他总线(bussing)与其他内部和外部部件进行通信，以提供控制信号，通信信号等。 
主设备130还可以包括一个或多个数据存储设备，包括硬盘和软盘驱动器，CD-ROM驱动器，以及能够读和/或存储信息的其他硬件，诸如DVD等。在一个实施例中，实现根据本发明使用I2C串行总线对并行从设备并发地进行编程的实施例的软件，可以被存储并分发到CD-ROM，磁盘或其他能够以便携式存储信息的介质上。这些存储介质可以被插入诸如CD-ROM驱动器、磁盘驱动器等的设备中，并且被读取。也可以通过数据信号将该软件传输给计算装置，例如通过诸如互联网的网络而电下载。另外，如前面所描述的，可以将实现本发明相关功能的软件备选地存储到计算设备的内部存储器/存储器中，例如存储在ROM中。 
所产生的具有计算机可读程序代码的任何程序，都可以被包含在一个或多个计算机可用介质中，诸如存储器设备或传输设备，从而得到根据本发明的计算机程序产品或制品。由此，此处使用的“计算机可读介质”，“制品”，“计算机程序产品”或其他类似语言意在包含永久，临时或暂时存在于诸如任何存储器设备或任何传输设备的计算机可用介质上的计算机程序。 
说明书中所披露的每个特征(包括任何所附的权利要求，摘要和附图)，都可以被具有相同、等效或类似作用的备选特征所取代，除非另有 说明。因此，除非另有说明，否则所披露的每个特征仅是等效或类似特征的一般系列的一个示例。 
不应认为本发明局限于上面所述的特定示例。本发明可采用的多种变型，等效过程以及多种结构都落入本发明的范围之内。例如，可使用类似构成的在公共总线(诸如SMBus或其他总线配置)上的设备之间进行通信的单向或双向接口来实现根据本发明的实施例。这些变体都被认为是如所附权利要求中清楚地提出的所要求保护的发明的一部分。 

Claims (4)

1.一种通信系统(100)，包括：串行数据传送总线(125)，该串行数据传送总线(125)包括串行数据线和时钟线，其中，使用所述串行数据线和时钟线实现通信协议；以及至少两个从设备(320，330)，所述从设备并行地耦合到所述数据传送总线(310)上，并被配置为使用所述通信协议在所述串行数据线上加载串行数据，每个从设备包括被配置为使用所述通信协议进行编程的可编程配置寄存器(325，335)，以便选择多个可选从设备配置之一；其中，多个可选从设备配置之一使所述至少两个从设备并行地加载所述串行数据，而且所述多个可选从设备配置中的另一个使所述至少两个从设备一次一个地加载所述串行数据。
2.如权利要求1所述的通信系统，包括三个或更多个并行地耦合且被配置为加载串行数据的从设备，其中，对每个从设备中的可编程配置寄存器进行配置，使其被编程为：根据被编程的配置寄存器，在一种配置下将所述三个或更多个从设备中的每一个单独地配置为单独地加载串行数据，而在另一种配置下与其他从设备并行地加载串行数据。
3.如权利要求1所述的通信系统，其中，并行加载的从设备是同时加载。
4.如权利要求1所述的通信系统，其中，并行加载的从设备是并发地加载。
CN2006800232163A 2005-04-29 2006-05-01 通信系统 Expired - Fee Related CN101208681B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US67616405P 2005-04-29 2005-04-29
US60/676,164 2005-04-29
PCT/IB2006/051364 WO2006117751A2 (en) 2005-04-29 2006-05-01 Programming parallel i2c slave devices from a single i2c data stream

Publications (2)

Publication Number Publication Date
CN101208681A CN101208681A (zh) 2008-06-25
CN101208681B true CN101208681B (zh) 2012-03-07

Family

ID=37028981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800232163A Expired - Fee Related CN101208681B (zh) 2005-04-29 2006-05-01 通信系统

Country Status (7)

Country Link
US (2) US7711867B2 (zh)
EP (1) EP1877915B1 (zh)
JP (1) JP2008539498A (zh)
CN (1) CN101208681B (zh)
AT (1) ATE488805T1 (zh)
DE (1) DE602006018280D1 (zh)
WO (1) WO2006117751A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI365408B (en) * 2008-05-08 2012-06-01 Ind Tech Res Inst Apparatus and method of signal transmitting for servo motor in embedded system
US20130019039A1 (en) * 2011-06-10 2013-01-17 Intersil Americas LLC System and method for operating a one-wire protocol slave in a two-wire protocol bus environment
US9037766B2 (en) * 2011-11-18 2015-05-19 Fairchild Semiconductor Corporation Pin selectable I2C slave addresses
US9191203B2 (en) 2013-08-06 2015-11-17 Bedrock Automation Platforms Inc. Secure industrial control system
US11967839B2 (en) 2011-12-30 2024-04-23 Analog Devices, Inc. Electromagnetic connector for an industrial control system
US8971072B2 (en) 2011-12-30 2015-03-03 Bedrock Automation Platforms Inc. Electromagnetic connector for an industrial control system
US9437967B2 (en) 2011-12-30 2016-09-06 Bedrock Automation Platforms, Inc. Electromagnetic connector for an industrial control system
US11144630B2 (en) 2011-12-30 2021-10-12 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
EP3249758B1 (en) * 2011-12-30 2020-05-13 Bedrock Automation Platforms Inc. Electromagnetic connector and communications/control system/switch fabric with serial and parallel communications interfaces
US10834094B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Operator action authentication in an industrial control system
US9600434B1 (en) 2011-12-30 2017-03-21 Bedrock Automation Platforms, Inc. Switch fabric having a serial communications interface and a parallel communications interface
US8868813B2 (en) 2011-12-30 2014-10-21 Bedrock Automation Platforms Inc. Communications control system with a serial communications interface and a parallel communications interface
US9467297B2 (en) 2013-08-06 2016-10-11 Bedrock Automation Platforms Inc. Industrial control system redundant communications/control modules authentication
US11314854B2 (en) 2011-12-30 2022-04-26 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US8862802B2 (en) * 2011-12-30 2014-10-14 Bedrock Automation Platforms Inc. Switch fabric having a serial communications interface and a parallel communications interface
US9727511B2 (en) 2011-12-30 2017-08-08 Bedrock Automation Platforms Inc. Input/output module with multi-channel switching capability
US10834820B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Industrial control system cable
TW201344452A (zh) * 2012-04-20 2013-11-01 Beyond Innovation Tech Co Ltd 內部整合電路介面的資料傳輸裝置及方法
US8990465B2 (en) * 2012-12-09 2015-03-24 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Device presence detection using a single channel of a bus
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US9465761B2 (en) 2013-07-19 2016-10-11 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing slave devices
US10613567B2 (en) 2013-08-06 2020-04-07 Bedrock Automation Platforms Inc. Secure power supply for an industrial control system
US8943256B1 (en) 2013-08-08 2015-01-27 Cypress Semiconductor Corporation Serial data intermediary device, and related systems and methods
US9785595B2 (en) * 2013-09-09 2017-10-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Multi-channel universal serial bus (USB) to subrate channel systems
JP6359955B2 (ja) * 2014-11-13 2018-07-18 ルネサスエレクトロニクス株式会社 シリアル通信システム、通信制御装置および電子装置
CN105117365A (zh) * 2015-07-16 2015-12-02 上海斐讯数据通信技术有限公司 一种基于Mpc837x框架的数据读取方法
CN106227682B (zh) * 2015-08-31 2020-08-18 旺宏电子股份有限公司 电子装置、存储器装置及其数据交换方法
US10229086B2 (en) * 2015-12-26 2019-03-12 Intel Corporation Technologies for automatic timing calibration in an inter-integrated circuit data bus
US10204066B2 (en) * 2016-11-29 2019-02-12 Stmicroelectronics S.R.L. Dynamic definition of slave address in I2C protocol
US10592441B2 (en) * 2017-05-10 2020-03-17 Qualcomm Incorporated Bus communication enhancement based on identification capture during bus arbitration
US10713199B2 (en) * 2017-06-27 2020-07-14 Qualcomm Incorporated High bandwidth soundwire master with multiple primary data lanes
DE102019201533A1 (de) 2019-02-07 2020-08-13 Robert Bosch Gmbh Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente
EP4075288B1 (en) 2021-04-12 2023-10-18 STMicroelectronics S.r.l. Dynamic addressing system and method in a digital communication interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332065A (ja) * 1991-05-08 1992-11-19 Matsushita Electric Ind Co Ltd データ転送方法
US6816933B1 (en) * 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US7171542B1 (en) * 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
JP4791696B2 (ja) * 2004-03-02 2011-10-12 オンセミコンダクター・トレーディング・リミテッド データ転送メモリ及びモジュール
WO2005106689A1 (en) * 2004-04-29 2005-11-10 Koninklijke Philips Electronics N.V. Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore

Also Published As

Publication number Publication date
US7711867B2 (en) 2010-05-04
WO2006117751A2 (en) 2006-11-09
WO2006117751A3 (en) 2007-02-08
US20080195764A1 (en) 2008-08-14
EP1877915A2 (en) 2008-01-16
EP1877915B1 (en) 2010-11-17
JP2008539498A (ja) 2008-11-13
DE602006018280D1 (de) 2010-12-30
US20100205326A1 (en) 2010-08-12
US7979597B2 (en) 2011-07-12
CN101208681A (zh) 2008-06-25
ATE488805T1 (de) 2010-12-15

Similar Documents

Publication Publication Date Title
CN101208681B (zh) 通信系统
CN100566278C (zh) 在使用串行数据传送总线的通信系统中的从设备
CN101208652A (zh) 具有可编程写事务周期的i2c从设备
US7562172B2 (en) I2C Slave/master interface enhancement using state machines
US7774528B2 (en) Device identification coding of inter-integrated circuit slave devices
US7529862B2 (en) System for providing access of multiple data buffers to a data retaining and processing device
US20120290751A1 (en) Protocol Adapter For Passing Diagnostic Messages Between a Host Computer and Vehicle Networks Operating in J1939 or J1708 Protocol
CN101208682A (zh) 具有锁存服务请求的从设备
CN105404607A (zh) 通用串行输入输出的数据传输方法
CN103412838B (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
CN105373511A (zh) 一种与多个光模块可同时通信的装置和方法
Corcoran Two wires and 30 years: A tribute and introductory tutorial to the I2C two-wire bus
CN101621549B (zh) 基于神经元芯片的LonWorks节点多I/O设备
CN103825753A (zh) 服务器系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080912

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080912

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307