CN101199156A - 利用时钟域进行数据传输的方法和接收机 - Google Patents
利用时钟域进行数据传输的方法和接收机 Download PDFInfo
- Publication number
- CN101199156A CN101199156A CNA200680021110XA CN200680021110A CN101199156A CN 101199156 A CN101199156 A CN 101199156A CN A200680021110X A CNA200680021110X A CN A200680021110XA CN 200680021110 A CN200680021110 A CN 200680021110A CN 101199156 A CN101199156 A CN 101199156A
- Authority
- CN
- China
- Prior art keywords
- data
- receiver
- transmitter
- clock
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/045—Fill bit or bits, idle words
Abstract
用于从发送机接收数据的接收机(RCV),包括以与发送机时钟同步的数据速率操作并具有用于接收数据的输入端(RI)的第一时钟域。该数据包括主数据、次要数据和控制数据。该接收机还具有以与发送机无关的时钟速率工作的第二时钟域和用于将数据从第一时钟域传送到第二时钟域的时钟域交叉单元。该接收机还包括:时隙计数器,用于计数由时钟域交叉单元转换进第二时钟域的所接收数据单元的数量;第一识别单元(PRIM),用于识别指示主数据和次要数据存在的控制数据;和第二识别单元(PAUSE),用于识别指示接收机的时隙计数器是否将被更新的控制数据。它具有用于传送指示时隙计数器值的指示器的输出端(RO)。该接收机与发送机协同工作,该发送机包括用于发送主数据和控制数据的单元(M1、HEAD、TRAIL、PAUSE、PRIMARY、SECONDARY)、用于计数发送的主类型数据量的计数器(slot)、用于获得接收的主数据量指示的输入端(TI)。该发送机还包括用于计算发送的主数据量与接收的主数据量之间差值的设备(S2)、用于发送由该计算结果(ns)控制的数据的单元。
Description
本发明涉及一种发送机。
本发明进一步涉及一种发送方法。
本发明还涉及一种接收机。
本发明进一步涉及一种接收方法。
本发明还涉及一种数据处理单元。
本发明进一步涉及一种网络。
本发明还涉及一种移动设备。
中心互连方法提供了一种快速开发新系统的强大的方式。在这样一种方法中,系统作为多个节点被开发。这些节点(也被表示为数据处理单元)包括功能单元(例如存储单元)、专用处理器、通用处理器和诸如路由器和交换机的数据路由单元。这些功能单元被设置在由数据路由单元构成的网络中。要指出的是,这种网络可以是片上网络、耦合了各种集成电路的网络或者耦合了各种计算机的网络。事实是这些节点的通信协议倾向于被标准化,并且网络状体系结构可以容易地用新节点来扩展,便于设计。由于成本和功率的原因,在节点之间的链路是串行的,使用差分低摇摆信令(differential low-swingsignaling),并在高频(1GHz和1GHz以上)运行。以这些速度在单个时钟上运行多芯片系统是不可能的。为此,每个芯片具有本地时钟。尽管时钟可能相互具有相同标称频率的事实,但是实际上会发生在已知容限内的变化。这些变化是由晶体振荡器内的缺陷和局部温差引起的。在其它系统中,各种节点可以故意具有不同的时钟速率。数据传输仍然与由数据生成节点(发送机)驱动的时钟同步。将该时钟在第二串行线对上发送(源同步数据发送),或者使用例如在高速PCI(PCI Express)中的8b10b编码将该时钟嵌入进数据线中。使用与该数据一起发送的发送机的时钟在目的节点(接收机)上对该数据进行采样。然后,使用已知的时钟域交叉技术之一将数据传送到接收机的时钟域。当实现提供保证性能的系统时,必须精确地控制系统内资源的使用。实现此目的的一种节省成本的方式是定义在其内为保证吞吐量通信预留时隙的时隙帧。需要保证吞吐量的该数据在下面也将被表示为主数据(primary data)。用于控制各种功能的数据将被表示为控制数据。这样的系统需要所有设备和交换机内的帧是同步的。
本发明的目的是使节点之间帧的传输同步,尽管事实是这些节点具有独立的时钟。
根据本发明,本目的通过如权利要求1所述的接收机来实现。
根据本发明,本目的通过如权利要求6所述的用于接收的方法来实现。
根据本发明,本目的通过如权利要求7所述的发送机来实现。
根据本发明,本目的通过如权利要求8所述的发送方法来实现。
在实际的实施例中,根据权利要求1的接收机和根据权利要求7的发送机被组合到如权利要求12所述的数据处理单元中。多个数据处理单元可以组合到如权利要求13所述的网络中。
根据本发明,一方面,接收机向发送机传送具有它已接收到并转换到它自己的时钟域的主数据的时隙的数目。发送机使用该信息来确定接收机是滞后还是提前。如果它确定接收机滞后,则它通过发送暂停符号来中断它的主数据发送并将此事实通知接收机,所述暂停符号是一种特殊形式的控制数据。通过这种方式,发送机和接收机彼此同步。
实际上,如在图8中示意性示出的,节点将会既包括发送机又包括接收机。它们共享计数器:“ns”。发送机向它所有的邻居发送数据,以通知它放慢速度。接收机是节点中由邻居内的时钟驱动运行的那些部分。使用标准时钟域交叉(例如,两个触发器,或先入先出法),将接收到的数据传送进包括发送机的节点的时钟域。因此,发送机不通知接收机暂停(PAUSE),但是向它的邻居发送暂停(PAUSE)消息。该目的是使节点和邻居同步。在数据处理单元的网络中,每对节点的相互同步使得整个网络同步,这样允许主数据业务的全局调度。
下面参考附图来更详细地描述本发明的这些和其它方面。其中:
图1示意性地示出在其内可以应用本发明的数据处理系统。
图2示意性地示出两个节点之间的数据传输方案。
图3更详细地示出数据分组的例子。
图3A示出在本发明另一实施例中数据分组的例子,
图3B示出在所述另一实施例中转义符(escape symbol)的例子,
图4A示意性地示出用于接收数据的方法,和
图4B示意性地示出用于发送数据的方法,
图5示意性地示出作为时间函数在发送机与接收机之间的交互,
图6示意性地示出根据本发明的发送机的实施例,
图7示意性地示出根据本发明的接收机的实施例。
图8示意性地示出均包括根据本发明的发送机和接收机的组合的一对节点。
图1示意性地示出在其内可以应用本发明的数据处理系统。所示出的数据处理系统是具有各种功能单元(例如调制解调器1、通信加速器2、第一和第二通用处理引擎3,6、媒体加速器4、摄像机8、显示器9和大容量存储单元5和10以及辅助设备7)的摄像机。这些功能单元通过交换机S1,S2,S3和S4耦合到网络中。各种功能单元和交换机每一个都在它们自己的时钟上操作。尽管这些时钟可以具有大约相同的速度,但是不能够提供这些时钟的精确同步。当发送保证数据(例如同步数据)时,在网络内使该发送全局同步是必要的。本发明提供一种保证满足该条件的通信方案。
图2示意性地示出两个节点之间的数据传输方案。在示出的方案中,将可用于数据发送的时间细分成被表示为长方形的时隙(SL)。每个时隙都可用于传送数据分组。预留部分时隙用于需要保证吞吐量的数据,这里将所述数据表示为诸如同步数据的主数据。在这个例子中,这些时隙由区域ISL来表示。其它时隙不提前预留,但是可以在运行时赋予其它数据使用,所述其它数据也被表示为次要数据(secondary data)。如果两个或更多的数据源想要沿着相同的链路传输数据,则通常所说的诸如循环法、优先级调度等仲裁机制可用于选择数据分组。剩余的数据可以作为成批数据(bulk data)BD或单独的大块数据传输。如在图2中能够看到的,时隙预留在固定数量的时隙之后重复。该固定数量的时隙在这里被表示为帧。在这种情况下,一帧包括128个时隙,但是可以使用任何数量。这里,第一帧FR1在t=0时开始,第二帧在t=128时开始,其中时间单位是一个时隙的持续时间。
在实际的实施例中,分组包括例如131个字节,时隙具有大约1μs的持续时间。这对应于1Gbps的数据传输速率。在这个例子中,其中一个帧包括128个时隙,帧重复率是8kHz。
图3更详细地示出数据分组的例子。示出的数据分组包括报头H、有效载荷PL和尾部T。在示出的该实施例中,报头H、有效载荷PL和尾部T分别包括2字节、128字节和1字节。如在图3下半部分更详细地示出的,报头H包括关于该分组剩余部分的下列信息:
类型指示器T1,T2。这两个比特编码下列类型:
空:空类型的分组指示该链路是激活的,但是发送的分组不包含数据。
同步,指示需要保证吞吐量的流的预调度包。该类型的数据被表示为主数据。
尽力而为,或次要数据,该数据的传输在运行时间被调度。
转义(Escape):转义类型允许不同格式的报头剩余部分,其能够用于各种控制功能,例如用于激活经由其传送数据的链路,停用该链路,或指示错误。
流控制比特F1,...,F5用于向该分组的接收机指示信用(credit)的数目。该数目指示在缓冲器溢出之前能够接受的分组数。
在不能恢复的错误的情况下,可以返回带有设置的错误标记E的分组。作为响应,接收到该返回分组的设备将进行重传。
在分组中使用的字节数由比特L1,...L7来指示。
在BE分组序列中的最后一个分组由EoP标记来表示。
该分组的尾部优选地用于纠错码/检错码。
在图3A中示出可替换的数据格式。在该格式中,提供了更大数量的不同类型的分组,从而将例如流控制和错误信息作为单独的消息发送,而不是将它们与有一起发送。
该更大数量的类型用类型比特T1,T2,T3来编码。各种类型例如是:
ISOC同步数据
BE控制数据,例如,用于控制设备设置(例如音量控制、对比度控制)的数据,其通常只包括单个分组。
BE块。包括多个分组的尽力而为数据。
ESC符号。后者可以是正常类型或紧急类型。
报头可以另外包括更多数据,用于在该数据中指示源和目的地。为了同步,可以将该信息编码进时隙表。
图3B更详细地示出转义符号的格式。尽管类型比特T1,T2,T3指示存在转义符号,但是比特E1,...,E5标识转义符号的性质:转义符号可以是正常类型或紧急类型的:
正常转义符号的例子是ESC_FC,其用于流控制。在这种情况下,有效载荷P1,...,P8向接收机指示该转义符号的发送机准备接受的信用数目,即数据单元的数量。
应急(panic)类型的转义符号应当紧急处理。这些例如是:
ESC_ERROR:指示接收到的包具有不可恢复的错误,应当重传。
在ESC_SYNC的情况下,有效载荷包括时隙数。
ESC_PAUSE用于指示发送机暂时停止发送主数据,以允许接收机保持与发送机同步。
如在其它数据的情况下一样,ESC符号包括用于检错和纠错的尾部。
当处理分组时,优选地应当给出下列优先级:
1(最高优先级)。应急ESC符号,例如ERROR,SYNC和PAUSE。
2.同步数据业务,和
3.正常的ESC符号:FLOW_CTRL
4.BE控制
5.(最低优先级)BE块
图4A示意性地示出一种用于接收数据的方法,图4B示意性地示出一种用于发送数据的方法。由发送机执行的步骤用T1,...,T8来表示。由接收机执行的步骤用R1,...,R7来表示。
在启动之后发送机的步骤T1中,时隙计数器slot和差值指示器ns都被初始化为0。
在步骤T2,确定数据可用于哪个连接节点。随后激活连接那些节点的链路。
在步骤T3,将连接到没有数据可用的节点的那些链路设置为休眠模式。
可替换地,在没有功率约束的情况下,例如,设备由电力网供电,所有链路都可以连续不断地保持激活。
在步骤T4,将可用数据以分组的形式发送到它的目的地。在该实施例中,分组包括作为有效载荷的主数据、和报头和/或尾部形式的控制数据。报头中的控制数据指示它的后面是否跟随有效载荷形式的主数据。另外,该控制数据可以指示有效载荷的长度。
在步骤T5,时隙计数器递增(increment),其代表主数据单元的发送数量。可以在发送主数据之前执行递增计数器的步骤。
在步骤T6,核实差值指示器ns的值是否大于零。ns的值是已发送主数据单元的数量slot减去接收到的主数据单元的数量rcv-slot。
在步骤T7,发送PAUSE符号。随后将差值指示器ns减一。PAUSE符号构成向接收节点(接收机)指示没有主数据的控制数据。在该实施例中,PAUSE符号替换主数据的一个分组。在其它实施例中,可以选择不同的粒度(granularity),例如PAUSE符号替换主数据的单个字节,或者PAUSE符号替换多个分组。
现在参考图4A来说明接收机的操作。在步骤R1,接收机进入有功功率模式(active power mode)。可以通过来自发送机的特殊控制字或通过数据处理系统的加电来启动有功功率模式。在步骤R2,它接收指示发送机将要发送的下一个单元的主数据中时隙数量的控制字。它用该数据来初始化时隙计数器。在步骤R3,接收机接收下一单元的控制数据。在步骤R4,接收机确定该控制数据单元是指示它后面是否是主数据还是它是否是PAUSE符号。在后面的情况下,接收机在步骤R3中等待下一数据单元。在控制数据单元指示它后面是主数据有效载荷的情况下,接收机在步骤R5确认接收,在步骤R6将它的时隙计数器递增,并接收有效载荷形式的主数据并在最后接收另外的尾部形式的控制数据。可以按照任何顺序执行或并行执行确认、递增、接收的步骤。在步骤R5、R6和R7之后,接收机继续步骤R3。
当接收到EMPTY类型的分组或包含次要(尽力而为)数据的分组时也将会递增时隙计数器rcv_slot。然而在PAUSE符号之后可以立即发送次要数据的附带分组(bonus packet),对于该分组不递增rcv_slot。
可替换地,可以使用例如表示为ESC_STOP_SLOT的单独的转义符号,当该转义符号在EMPTY或BE分组之前时取消rcv_slot计数器的递增。
在步骤R8接收到确认时,发送机计算发送的主数据的时隙数量slot与接收到的主数据的时隙数量rcv_slot之间的差值d。
d=slot-rcv_slot
计数器slot和rcv_slot是回绕计数器,这些计数器可以具有相对较小的最大值,在实际的实施例中,最大值例如是128。由于严格的帧同步,将计数器之间的差值限制到较小的值,例如1或2,这样避免了混叠
在可替换实施例中,不存储用于接收时隙数rcv_slot的计数器,而是直接存储和更新该差值。在该可替换实施例中,当激活该链路时,接收具有邻居时隙位置(rcv_slot)的字。
因此,“d”被初始化为“slot-rcv_slot”。其后,在递增节点的时隙时递增“d”,并在从邻居接收到一个时隙slot的数据时递减“d”。
在只有单个接收机的情况下,差值指示器ns与该差值相等。
然而,在多个接收机的情况下,发送机必须适应最慢的一个接收机。在这种情况下,差值指示器被计算为:
ns=max(ns,d)
图5示意性地示出作为时间函数在发送机与接收机之间的交互。在该例子中,假定接收机的时钟慢于发送机的时钟。为了图示本发明,在该图中大大夸大了时钟速度方面的差值。实际上,时钟速度方面的差值例如是0.1%的数量级。
在t0,发送机发送包括报头、有效载荷和尾部的第一分组。该有效载荷由主数据组成,报头和尾部包括控制数据。在t1,接收机识别出该报头,并发送消息announce rcv_slot。在该数据分组的发送机接收到该消息之后,在t1a,将计数器rcv_slot递增。立即重新计算差值指示器ns,并得到值-1。在t1b,发送机已完成分组的发送,并增加时隙计数器slot。另外,重新计算差值指示器ns,并再次得到零值。现在,发送机在步骤T6核实ns的值,并决定可以发送新的分组。接收模块在t2识别报头,并发送消息announce rcv_slot。在t2a处接收到该消息时,发送模块将计数器rcv_slot递增,并重新计算ns的值,得到值-1。在t2b,发送机已完成分组的发送,递增计数器slot,并重新计算ns的值,该值再次变为零。由于该值再次为0,当发送机执行步骤T6时,它决定发送下一分组。在t3,接收机已经接收和处理了该分组的报头,并发送消息announce_rcv slot。在t3a,发送机已接收到该消息,并递增计数器rcv_slot。然而,在t3b,由于发送机较高的时钟速度,后者早已在这个时间点之前完成发送它的分组,并已经在t3a之前增加了它的时隙计数器。因此,在发送机执行步骤T6时,它发现差值指示器大于零。因此,代替发送分组,它现在发送暂停符号PS。在发送暂停符号之后,它禁止发送有效载荷和尾部,从而接收机有时间处理以前的分组。在t3c,在暂停符号随后完成该时隙之后,发送机将值为1的差值指示器ns递减为0,随后它发送下一分组。在暂停符号之后的时间段期间,其中发送机禁止发送主数据,它可以继续发送暂停符号。可替换地,它可以进入低功率模式。在另一个实施例中,它可以发送次要数据,例如尽力而为数据。在这里示出的实施例中,暂停符号指示接收机禁止发送主数据的1个分组。在另一个实施例中,发送机可以在比一个分组更长的时间段中中断主数据的发送。在这种情况下,该持续时间可以具有预定的持续时间,例如固定数量分组的持续时间。可替换地,该暂停符号可以包括在其间中断主数据发送的时间段长度的指示。
当接收机已接收到该暂停符号时,它“意识到”发送机禁止发送主数据。因此,它禁止传送“通告-接收时隙(announce-receive slot)”。
由于中断的主数据流,接收机现在能够在t3c立即开始处理发送机发送的下一个数据分组,并在t4发送“通告-接收时隙(announce-receive slot)”。从这个时间点起,该过程重复。在t6b,再次将接收机的延迟递增这样一个量,以使差值指示器大于零,并且发送机再次发送暂停符号。
图6示意性地示出根据本发明的发送机TRM的实施例。控制器CTRL控制多路复用器M1,该多路复用器M1选择多个数据源之一,以提供用于输出的数据。在这种情况下,包括数据源HEAD,该数据源HEAD提供用于数据分组的报头。在实践中,可以根据数据类型(例如,尽力而为数据,或同步数据)使用各种报头,它可以包括关于有效载荷长度的信息。第二数据源TRAIL提供尾部,其可以包括例如纠错码。第三数据源提供PAUSE符号,以指示发送机中断主数据的发送。第四数据源PRIMRY提供主数据。第五数据源SECONDARY提供次要数据。可以存在各种其它数据源用于选择,例如以便提供各种控制符号,例如用于激活经由其传送数据的链路,使该链路无效,或指示错误。
发送机具有输出端TO,用于向接收机提供所选择的数据。发送机还具有输入端TI,用于接收通告的已接收时隙数量。
在发送主数据的过程中,控制器监视差值计数器ns的值。当PAUSE符号被发送和当接收机通告的发送时隙数量slot或接收时隙数量被更新时,用信号DEC递减差值指示器。为此目的,差值指示器经由最大值函数模决MAX耦合到减法器S2。后面的模块除了耦合到减法器S2的第一输入端之外,还有耦合到差值指示器寄存器的第二输入端。减法器计算发送的主数据单元的实际数量(slot)与接收机已通告它接收到的主数据单元的数量rcv_slot之间的差值。该实施例具有发送机能够适应于具有最慢时钟的接收机的优点。
图7示意性地示出根据本发明的接收机的实施例。接收机RCV具有输入端RI,用于以对应于发送机时钟的数据速率从发送机TRM接收数据流。它还具有第一比较器PRIM,用于确定它正在接收的数据是否是主数据分组的报头。在该情况下,它向发送机发送消息announce_rcvslot。该接收机还具有第二比较器PAUSE,用于识别它是否已接收到PAUSE符号。该比较器控制门GT,所述门GT将缓冲器BUF连接到输入端I。如果识别出PAUSE符号,关闭门,以便在对应于数据分组的时间长度期间中断缓冲器的填充。否则,该门GT打开,以便能够以发送机时钟CLT的速度填充缓冲器。在该示出的实施例中,经由单独的连接来提供时钟CLT。在另一实施例中,将该时钟嵌入进数据流中。该缓冲器由数据处理单元DPU以接收机的时钟速率CLR来读出。代替在识别出PAUSE符号时中断缓冲器的填充,所有数据都可以装入缓冲器中。在这种情况下,指示从缓冲器读取的当前位置的读指针可以前进对应于分组尺寸的多个位置。可替换地,PAUSE符号可以包括指示缓冲器中可以跳过的位置数量的信息。
图8示意性地示出一对节点。第一节点N1包括发送机TR1和接收机RC1的组合。第二节点N2包括发送机TR2和接收机RC2的组合。
应当指出的是,上面提及的实施例说明了而不是限制了本发明,本领域技术人员将能够在不偏离附带权利要求的范围的情况下设计出许多替换实施例。在权利要求书中,任何置于括号之间的附图标记不应解释为限制了该权利要求。词“包括”不排除存在除了那些在权利要求中列出的之外的元件或步骤。元件前面的词“一个”不排除存在多个这样的元件。在列举了几个装置的设备权利要求中,这些装置中的一些能够由一个相同的硬件实施。某些措施存在于相互不同的从属权利要求中,仅仅这一事实并不表示不能有利地使用这些措施的组合。
下列文件作为本申请的不可分割的一部分被包括进来:2005-06-14-ups-unipro-paris.ppt
此外,权利要求中的任何附图标记不应当构成对本发明的范围的限制。
Claims (17)
1.用于从发送机接收数据的接收机(RCV),包括:
第一时钟域,以与所述发送机的时钟同步的数据速率操作,并具有用于接收数据的输入端(RI),该数据包括主数据、次要数据和控制数据,
第二时钟域,以与所述发送机独立的时钟速率操作,
时钟域交叉单元,用于将数据从第一时钟域传送到第二时钟域,
时隙计数器,用于计数由所述时钟域交叉单元转换进第二时钟域的所接收数据单元的数量,
第一识别单元(PRIM),用于识别指示主数据和次要数据存在的控制数据,
第二识别单元(PAUSE),用于识别指示所述接收机的时隙计数器是否将被更新的控制数据,
输出端(RO),用于传送指示所述时隙计数器的值的指示器。
2.根据权利要求1的接收机,其中所述时钟域交叉单元包括缓冲器,并且如果第二识别单元(PAUSE)检测到主数据不存在,那么它就阻止数据进入该缓冲器。
3.根据权利要求1的接收机,其中第二识别单元(PAUSE)阻止所述接收机中的时隙信息被更新。
4.根据权利要求1的接收机,其中所述时钟域交叉单元包括缓冲器,所有数据进入该缓冲器;从该缓冲器选择主数据的数据处理单元(PDU)。
5.根据权利要求1的接收机,其中该接收机具有计数器,该计数器用由转义符ESC-SYNC运输的值初始化。
6.根据权利要求5的接收机,其中在链路激活时传送用于计数器初始化的转义符ESC-SYNC。
7.根据权利要求1的接收机,其中该接收机具有用于计数接收到的主和次要数据单元数量的计数器,并将计数的数量传送到所述发送机。
8.根据权利要求1的接收机,其中该接收机传达接收主或次要数据单元(rcv-slot)的发生。
9.用于从发送机接收数据的方法,包括以下步骤:
A.接收数据字(R3),
B.识别该数据字(R4),
C.如果该数据字是指示主数据不存在的控制字,则继续步骤A
D.否则,以由邻居发送机确定的时钟接收字的分组(R7),
F.当读取了该分组的至少一部分时,将指示该分组接收的指示器传送到所述发送机(R5),
G.继续步骤A。
10.发送机(TRM),包括:
用于发送主数据和控制数据的单元(M1、HEAD、TRAIL、PAUSE、PRIMARY、SECONDARY),
计数器(slot),用于计数发送的主类型数据的量,
输入端(TI),用于获得接收的主数据量的指示,
设备(S2),用于计算发送的主数据量与接收的主数据量之间的差值,
用于发送由该计算的结果(ns)控制的数据的单元。
11.在网络中从发送机向接收机发送主数据的方法,包括步骤:
发送主数据单元(T4),
计数主数据单元的发送数量(T5),
接收由接收节点接收的主数据单元数量的指示(T8),
确定发送数量与接收数量之间的差值(T8),
如果主数据单元的接收数量小于主数据单元的发送数量,则发送指示主数据不存在的控制数据(T7)。
12.根据权利要求9的方法,其中所述发送机继续发送所述控制数据,直到该发送数量(slot)与该接收数量(rcv-slot)之间的差值减小到零为止。
13.根据权利要求9的方法,其中在发送指示主数据不存在的控制数据之后,所述发送机暂时停止发送。
14.根据权利要求9的方法,其中在发送指示主数据不存在的控制数据之后,所述发送机发送次要数据单元。
15.数据处理单元,包括根据权利要求1的接收机和根据权利要求10的发送机的组合。
16.包括多个如权利要求15所述的数据处理单元的网络。
17.包含如权利要求16所述的网络的移动电子设备。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05105166.2 | 2005-06-13 | ||
EP05105166 | 2005-06-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101199156A true CN101199156A (zh) | 2008-06-11 |
Family
ID=37074244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200680021110XA Pending CN101199156A (zh) | 2005-06-13 | 2006-06-12 | 利用时钟域进行数据传输的方法和接收机 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080205567A1 (zh) |
EP (1) | EP1894337A1 (zh) |
JP (1) | JP2008544623A (zh) |
CN (1) | CN101199156A (zh) |
WO (1) | WO2006134537A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104412222A (zh) * | 2012-06-27 | 2015-03-11 | 北欧半导体公司 | 时钟域之间的数据传输 |
CN107592967A (zh) * | 2015-05-12 | 2018-01-16 | 标致雪铁龙汽车股份有限公司 | 用于控制帧在双向视频网络中传输的控制方法和控制装置 |
CN108958701A (zh) * | 2017-05-22 | 2018-12-07 | 深圳市中兴微电子技术有限公司 | 一种数据传输控制方法、装置及存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5894567A (en) * | 1995-09-29 | 1999-04-13 | Intel Corporation | Mechanism for enabling multi-bit counter values to reliably cross between clocking domains |
US5918020A (en) * | 1997-02-28 | 1999-06-29 | International Business Machines Corporation | Data processing system and method for pacing information transfers in a communications network |
US6768742B1 (en) * | 1999-10-08 | 2004-07-27 | Advanced Micro Devices, Inc. | On-chip local area network |
US6594329B1 (en) * | 1999-11-01 | 2003-07-15 | Intel Corporation | Elastic buffer |
US7500004B1 (en) * | 1999-12-29 | 2009-03-03 | Gregg Homer | System for tracking files transmitted over the internet |
US6813275B1 (en) * | 2000-04-21 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Method and apparatus for preventing underflow and overflow across an asynchronous channel |
IL136775A0 (en) * | 2000-06-14 | 2001-06-14 | Surf Comm Solutions Ltd | Modem relay over packet based network |
GB2362777B (en) * | 2000-05-25 | 2002-05-08 | 3Com Corp | System for detection of asynchronous packet rates and maintenance of maximum theoretical packet rate |
WO2002015614A1 (en) * | 2000-08-15 | 2002-02-21 | University Of Maryland, College Park | Method, system, and computer program product for positioning and synchronizing wireless communications nodes |
WO2003019391A2 (en) * | 2001-08-24 | 2003-03-06 | Intel Corporation | A general input/output architecture protocol and related methods to manage data integrity |
US7362772B1 (en) * | 2002-12-13 | 2008-04-22 | Nvidia Corporation | Network processing pipeline chipset for routing and host packet processing |
US7272672B1 (en) * | 2003-04-01 | 2007-09-18 | Extreme Networks, Inc. | High speed bus with flow control and extended burst enhancements between sender and receiver wherein counter is maintained at sender for free buffer space available |
JP4111974B2 (ja) * | 2003-07-18 | 2008-07-02 | 富士通株式会社 | 送信主導型フロー制御装置 |
JP4063205B2 (ja) * | 2003-11-20 | 2008-03-19 | セイコーエプソン株式会社 | 画像データ圧縮装置及びエンコーダ |
-
2006
- 2006-06-12 US US11/917,083 patent/US20080205567A1/en not_active Abandoned
- 2006-06-12 WO PCT/IB2006/051856 patent/WO2006134537A1/en not_active Application Discontinuation
- 2006-06-12 CN CNA200680021110XA patent/CN101199156A/zh active Pending
- 2006-06-12 JP JP2008516472A patent/JP2008544623A/ja not_active Withdrawn
- 2006-06-12 EP EP06756108A patent/EP1894337A1/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104412222A (zh) * | 2012-06-27 | 2015-03-11 | 北欧半导体公司 | 时钟域之间的数据传输 |
CN104412222B (zh) * | 2012-06-27 | 2018-06-05 | 北欧半导体公司 | 用于时钟域之间数据传输的设备 |
CN107592967A (zh) * | 2015-05-12 | 2018-01-16 | 标致雪铁龙汽车股份有限公司 | 用于控制帧在双向视频网络中传输的控制方法和控制装置 |
CN107592967B (zh) * | 2015-05-12 | 2021-06-25 | 标致雪铁龙汽车股份有限公司 | 控制帧在网络中传输的方法和装置及相关单元和运输工具 |
CN108958701A (zh) * | 2017-05-22 | 2018-12-07 | 深圳市中兴微电子技术有限公司 | 一种数据传输控制方法、装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2006134537A1 (en) | 2006-12-21 |
US20080205567A1 (en) | 2008-08-28 |
JP2008544623A (ja) | 2008-12-04 |
EP1894337A1 (en) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1835413B1 (en) | Data communication circuit and arbitration method | |
US4608700A (en) | Serial multi-drop data link | |
US9426083B2 (en) | Consistency checking for credit-based control of data communications | |
EP2730061B1 (en) | Controller area network with flexible data-rate | |
CN102132535B (zh) | 在通信网中传输数据分组的方法和交换装置 | |
US9674117B2 (en) | Cell based data transfer with dynamic multi-path routing in a full mesh network without central control | |
CN103309841A (zh) | 用于进行超时监测的方法和系统 | |
US8630358B2 (en) | Data packet flow control across an asynchronous clock domain boundary | |
US20120030380A1 (en) | Transmission device, transmission method, and control program for transmission device | |
US20050138238A1 (en) | Flow control interface | |
CN101427535A (zh) | 具有消息的端到端流控制的电子设备 | |
US9047421B2 (en) | Serial link buffer fill-level compensation using multi-purpose start of protocol data unit timing characters | |
EP2127145B1 (en) | Mechanism for channel synchronization | |
CN101199156A (zh) | 利用时钟域进行数据传输的方法和接收机 | |
US20140304450A1 (en) | Switching device, packet control method, and data communication system | |
CN103812797A (zh) | 传输数据分组的方法及发送和接收数据分组的通信模块 | |
KR100967722B1 (ko) | 전자 장치, 프레임 동기화 방법, 이동 장치 및 데이터 처리시스템 | |
EP2521325B1 (en) | Communication system, and corresponding integrated circuit and method | |
CN109787875B (zh) | 通讯总线转换系统 | |
Zurfluh et al. | The IBM Zurich research laboratory's 1.13 Gb/s LAN/MAN prototype | |
CN110875754B (zh) | 可提升数据传输效能的无线通信电路 | |
RU2402878C2 (ru) | Способ мультиплексирования информационных потоков при передаче по стационарным или нестационарным каналам связи и система для его осуществления | |
KR100299854B1 (ko) | 멀티드롭통신시스템의송신중재장치 | |
JP2011175392A (ja) | 性能情報収集システム、及び、性能情報収集方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080611 |