CN101196873A - 3780点离散傅利叶变换处理器 - Google Patents

Abstract

本发明公开了一种新的3780点DFT处理器，涉及数字电视地面广播系统。该3780点DFT处理器具有下述两种结构之一，第一种结构依次包括140个27点DFT处理器、复数乘法器、下标映射处理器、27个140点DFT处理器；第二结构依次包括27个140点DFT处理器、复数乘法器、下标映射处理器、140个27点DFT处理器。对于包含信道脉冲响应(CIR)向量的输入信息，具有第一种结构的3780点DFT处理器还包括进行修剪算法，将处理器中与CIR向量中的零元素相关的冗余操作去除。相较现有技术，本发明提供的3780点DFT处理器有效减少了乘法操作数量，有效减低了系统功耗。根据CIR向量的固有特性，通过修剪算法，进一步减少了处理器的乘法和加法操作数量。

Description

3780点离散傅利叶变换处理器

技术领域

本发明涉及一种离散傅利叶变换(Discrete Fourier Transform，DFT)处理器，尤其涉及一种用于数字电视地面广播系统的3780点DFT处理器。

背景技术

在近期中国公布的数字电视地面广播系统的标准中，采用了一种可应用于正交频分复用(OFDM)调制方式和解调方式的3780点DFT处理器，参阅文献[1]：中华人民共和国国家标准GB 20600-2006：“数字电视地面广播传输系统帧结构、信道编码和调制”，2006年8月。大点数(如3780点)的DFT处理器容易出现如计算复杂、功耗大等实现方面的问题，其中在功耗大方面，大点数DFT处理器一般会占用整个系统的大部分功耗。因此，大点数DFT处理器的有效实现方式对系统的开发显得比较重要。

很明显地，合成数3780不是2的整数次幂，但却是两个或者多个整数的乘积。这样，在减少DFT处理器操作数量方面，分解算法是一种有效的方式。例如：如果N(点数)＝RQ，那么一个N点DFT处理器可以表示为R个Q点DFT处理器的合成或者是Q个R点DFT处理器的合成，这种分解的实现方式可以有效减少处理器的运算量。如果N有多个因数(N＝3780属于此种)，则该N点DFT处理器可以由N的每一因数点的DFT处理器级联实现。与基于N是2的整数次幂的算法相比，采用分解算法的N点DFT处理器需要较为复杂的下标映射处理。尽管如此，如果分解的因数两两互质，素因子算法(prime factor algorithm，PFA)可用来减少DFT处理器所需的乘法操作。

将合成数3780分解成较小的整数的方式有很多，图1就是现有的一种3780点DFT处理器分解成较小整数点DFT处理器的结构框图。图1所示的3780点DFT处理器可参阅文献[2]：中国专利第01140060.9号，公告日：2003年8月13日和[3]：“Z.-X.Yang，Y.-P.Hu，C.-Y.Pan，and L.Yang，“Design of a 3780-pointIFFT processor for TDS-OFDM，”IEEE Trans.Broadcasting，vol.48，no.1，pp.57-61，March 2002.”。该3780点DFT首先被分解成63点DFT 1’和60点DFT 2’，其中63点DFT 1’进一步被分解成7点DFT和9点DFT，由于7和9互质，可以采用PFA进行下标映射处理。同样地，60点DFT 2’可被分解成4点和15点DFT 3’，且由于4和15互质，亦可采用PFA进行下标映射处理。15点DFT进一步分解成3点和5点DFT，因为3和5互质，PFA再次用于下标映射处理。

小点数(3点、4点、5点、7点、9点)DFT处理器可采用维诺格拉傅利叶变换算法(Winograd Fourier transform algorithm，WFTA)实现，图1中采用WFTA的DFT处理器均简称为“WFTA处理器”。WFTA由三部分组成，分别为：前交织加法模块、乘法模块和后交织加法模块。WFTA处理器实现时，首先进行所有的交织加法运算，然后进行所有的乘法运算，最后进行所有的后交织加法运算。采用WFTA可以将多个小点数DFT处理器嵌套在一起，从而减少所需乘法运算。

设定x：＝[x(0)，x(1)，...，x(N-1)]^T和X：＝[X0)，X(1)，...，X(N-1)]^T分别为N点DFT处理器的N维输入列向量和N维输出列向量，其中上角标T代表转置。定义W_M＝exp(-j2π/M)，M点DET处理器的变换矩阵表示如下：

$W_M=\left[\begin{array}{cccc}{W}_M^0& W_M^0& ...& W_M^0\\ W_M^0& W_M^1& ...& W_M^{M-1}\\ .& .& & .\\ .& .& ...& .\\ .& .& & .\\ W_M^0& W_M^{M-1}& ...& W_M^{(M-1)(M-1)}\end{array}\right]$

对于5点DFT处理器(N＝5)，WFTA的数学表达式是：

X＝W_Nx＝CBAx    (1)

其中 $A=\left[\begin{array}{ccccc}1& 1& 1& 1& 1\\ 0& 1& 1& 1& 1\\ 0& 1& -1& 1& -1\\ 0& 1& 0& -1& 0\\ 0& 0& 1& 0& -1\\ 0& 1& 1& -1& -1\end{array}\right],$ 用于对输入信号进行加法运算(对应前交织加法模块)；B是一个对角阵，对应于乘法运算模块，该对角阵上的元素为[1，0.5(cos(2θ)+cos(θ))-1，0.5(cos(2θ)-cos(θ))，sin(2θ)-sin(θ)，sin(2θ)-sin(θ)，sin(θ)]，这里θ＝2π/5； $C=\left[\begin{array}{cccccc}1& 0& 0& 0& 0& 0\\ 1& 1& -1& 0& -j& -j\\ 1& 1& 1& -j& 0& -j\\ 1& 1& -1& 0& j& j\\ 1& 1& 1& j& 0& j\end{array}\right],$ 对应于后交织加法运算模块。当然地，上述针对5点DFT处理器的WFTA也可以扩展应用到其他奇质数点的DFT处理器。

图1描述的3780点DFT处理器的实现方式具有一些优点，例如：利用PFA将一维DFT转化为多维DFT，每一维的变换彼此独立互不影响；该DFT处理器未采用基结构(如基3、基2等)的快速傅利叶变换(fast Fourier transforms，FFT)，采用的是小点数高效率的WFTA，所以在不同维的变换过程中不涉及与旋转因子相乘的问题，从而减少了运算量。而为此付出的代价是较高的硬件实现不一致性。当对图1所示的3780点DFT处理器进行硬件实现时，需要将3780点处理过程分解为5个不同的子模块(9点、7点、5点、4点以及3点)进行，且该5个子模块实现电路是完全不同的。因此，就硬件实现有效性来讲，这种方式虽然是可行的，但却不是最优化的方法。此外，上述文献[2]描述的3780点DFT处理器未考虑到输入信号类型的多样性。比如，在中国公布的数字电视地面广播系统中的接收端，3780点DFT处理器的输入向量不仅包括长度为3780的OFDM数据向量，也可包括信道脉冲响应(channel impulse response，CIR)向量。数据向量的每一元素在某一范围内任意取值，但CIR向量却有许多元素是零。在这种情况下，可以简化输入向量为CIR向量的DFT处理过程以达到节省系统功耗的目的。但现有文献中揭示的3780点DFT处理器未考虑到CIR输入向量的特性。因此，需要提供一种新的3780点DFT处理器，以充分考虑所需变换信息类型的多样性。

发明内容

有鉴于此，本发明要解决的技术问题是提供一种能降低运算量并节约功耗的3780点DFT处理器。

为解决上述技术问题，本发明提供了一种新的3780点DFT处理器。该3780点DFT处理器具有下述两种结构之一，第一种结构依次包括140个27点DFT处理器、复数乘法器、下标映射处理器、27个140点DFT处理器；第二种结构依次包括27个140点DFT处理器、复数乘法器、下标映射处理器、140个27点DFT处理器。

对于包含信道脉冲响应(CIR)向量的输入信息，该3780点DFT处理器结构是第一种结构，其还包括对140个27点DFT处理器利用修剪算法处理，通过修剪算法对与CIR向量中的零元素有关的运算进行修剪，去除冗余的操作。

相较现有技术，本发明提供的3780点DFT处理器通过级联的140个27点DFT处理器和27个140点DFT处理器实现，有效减少了实现过程中的乘法操作数量，有效减低了系统的功耗；根据CIR向量的固有特性，通过修剪算法，进一步减少了处理器的乘法和加法运算量。

附图说明

图1是现有3780点DFT处理器的结构框图。

图2是数字电视地面广播系统接收端涉及3780点DFT处理的流程图。

图3是本发明3780点DFT处理器实施例1的结构框图。

图4是本发明3780点DFT处理器实施例2的结构框图。

图5a是基3-27点FFT处理器的结构框图。

图5b是用于基3-27点FFT处理器的两输入三输出的基3蝶形图。

图6是140点WFTA处理器的结构框图。

图7是图3所示3780点DFT处理器的具体操作示意图。

图8是图4所示3780点DFT处理器的具体操作示意图。

图9是图5a所示基3-27点FFT处理器被修剪后的结构框图。

具体实施方式

以下结合附图对本发明提供的3780点DFT处理器的实施例进行描述，以期进一步理解本发明的目的、具体结构特征和优点。

在描述本发明提供的3780点DFT处理器之前，首先对中国公布的数字电视地面广播系统标准中所使用的3780点DFT处理器所需具备的条件作说明。图2为所述系统接收端使用3780点DFT处理器对输入信号进行处理的流程图，其中输入信号由一系列连续的信号帧组成。每一信号帧具有固定数目的信号样点且由两部分组成。信号帧的第一部分是帧同步，它由用于进行接收机同步和信道估计的伪噪声(pseudo noise，PN)序列循环扩展而成；信号帧的第二部分是帧体，其由长度为3780的数据向量构成。在接收第k个信号帧后，利用帧同步内的PN序列计算获得对应信号帧的CIR向量：h_k＝[h_k(0)，h_k(1)，...，h_k(N-1)]^T。设定x_k＝[x_k(0)，x_k(1)，...，x_k(N-1)]^T为接收到的第k个信号帧的数据向量(即第k个信号帧的帧体)。所述数据向量和CIR向量输入对应的3780点DFT处理器内，处理过程如下：

X_k＝DFT(x_k)＝W_Nx_k                (2)

H_k＝DFT(h_k)＝W_Nh_k                (3)

其中X_k＝[X_k(0)，X_k(1)，...，X_k(N-1)]^T，H_k＝[H_k(0)，H_k(1)，...，H_k(N-1)]^T。变换后的信号输入至频域均衡器1内，对接收信号进行均衡补偿，输出补偿后的信号Y_k＝[Y_k(0)，Y_k(1)，...，Y_k(N-1)]^T，其中：

$Y_k\left(n\right)=\frac{X_k\left(n\right)}{H_k\left(n\right)}$ n＝0，1，...，N-1                    (4)

设定N_s为在多径衰落信道环境下的最大多径延迟扩散，它以信号采样间隔为单位。在中国公布的数字电视地面广播系统标准的接收端内，N_s大小受制于每一信号帧内的PN序列长度。从文献[1]中可知，一般N_s＜512。设定两正整数：L_p和L_n，且满足如下条件：L_p+L_n≤N_s，结合文献[4]：“中国专利申请第200410003480.3号，公开日是2005年10月5日”中揭示的内容可知，CIR向量h_k具有如下两特性A和B：

特性A：h_k中h_k(L_p)到h_k(N-L_n-1)为零，也就是说，对于m＝0，1，...，N-L_p-L_n-1，h_k(L_p+m)＝0。

特性B：[h_k(0)，h_k(1)，...，h_k(L_p-1)]和[h_k(N-L_n)，h_k(N-L_n+1)，...，h_k(N-1)]中的大部分也是零元素。

CIR向量是系统接收端的两3780点DFT处理器其中之一的输入向量，由于CIR向量具有上述特性A和B，所以本发明针对CIR向量的上述固有特征提出了一种新的3780点DFT处理器，可以有效减少实现过程中的运算量，降低系统功耗，具体描述如后叙模式I、II。

与文献[2]中提到的60×63(或者63×60)分解方式不同的是，本发明提供的3780点DFT处理器将合成数3780分解为因数27和140。本发明的3780点DFT处理器2124、2421由级联的140个27点DFT处理器21(表示140个并行的27点DFT处理器)和27个140点DFT处理器24(表示27个并行的140点DFT处理器)来实现。根据140个27点DFT处理器21和27个140点DFT处理器24的先后次序不同，本发明提供的3780点DFT处理器具有图3和图4所示的两种实施例。本发明中涉及的27点DFT处理器采用了基3-快速傅利叶变换(fast Fourier transform，FFT)算法，所以在图中和后续描述中均称为：基3-27点FFT处理器。本发明涉及的140点DFT处理器采用WFTA实现，所以在图中和后续描述中称为“WFTA处理器”。请参阅图3，实例1中的3780点DFT处理器2124依次包括140个基3-27点FFT处理器21、复数乘法器22、下标映射处理器23、27个140点WFTA处理器24。请参阅图4，实例2中的3780点DFT处理器2421依次包括27个140点WFTA处理器24、复数乘法器22、下标映射处理器23、140个基3-27点FFT处理器21。

需要说明的是，本发明涉及的27点DFT处理器可以采用任何形式的基3-FFT算法，但本发明实施例中采用的是文献[5]：“Y.Suzuki，T.Sone，and K.Kido，“A new FFT algorithm of radix 3，6，and 12，”IEEE Trans.Acoust.，Speech，SignalProcessing，vol.ASSP-34，no.2，pp.380-383，April 1986.”提到的基3-FFT算法，如图5a所示，这是因为该基3-FFT算法是在常规的(1，j)复平面上进行的，且所需加法和乘法操作比其他形式的算法要少。假定输入向量是x，输出向量是X，基3-N点FFT算法的数学表达式为：

$X\left(l\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W^{-\mathrm{nl}}=\underset{n=0}{\overset{N/3-1}{\mathrm{\Σ}}}x\left(3n\right)W^{-3\mathrm{nl}}+\left(\underset{n=0}{\overset{N/3-1}{\mathrm{\Σ}}}x(3n+1)W^{-3\mathrm{nl}}\right)W^{-1}+\left(\underset{n=0}{\overset{N/3-1}{\mathrm{\Σ}}}x(3n+2)W^{-3(n+1)l}\right)W^l---\left(5\right)$

其中W＝exp(j2π/N)，l＝0，1，...，N-1。定义 $A\left(l\right)=\underset{n=0}{\overset{N/3-1}{\mathrm{\Σ}}}x\left(3n\right)W^{-3\mathrm{nl}},$ $B\left(l\right)=\underset{N=0}{\overset{N/3-1}{\mathrm{\Σ}}}x(3n+1)W^{-3\mathrm{nl}},$ $C\left(l\right)=x(N-1)+\underset{n=1}{\overset{N/3-1}{\mathrm{\Σ}}}x(3n-1)W^{-3\mathrm{nl}},$ 公式（5）可表述为：

X(m)＝A(m)+B(m)W^m+C(m)W^m                          (6)

X(m+N/3)＝A(m)+B(m)W^mμ^*+C(m)W^mμ                 (7)

X(m+2N/3)＝A(m)+B(m)W^mμ+C(m)W^mμ^*                (8)

其中上角标^*表示复数共轭， $\mathrm{\μ}=-\frac{1}{2}+\frac{\sqrt{3}}{2}j,$ m＝0，1，...，N/3-1。根据上述算法，对应m的每一个值，均形成如图5b所示的两输入和三输出的基3蝶形图。由此可知，对于采用基3-FFT算法的N点DFT处理器来说，实现过程需要的实数乘法操作和实数加法操作分别为： $\frac{8}{3}{N\log }_3\left(N\right)-2(N-1),$ $\frac{16}{3}{N\log }_3\left(N\right)-2(N-1).$ 由此，对于基3-27点FFT处理器(N＝27)来说，实现过程则需要164个实数乘法操作和380个实数加法操作。

本发明实施例中140点DFT处理器采用的是WFTA。如前所述，一个N点DFT处理器可以由级联的几个小点数DFT处理器来实现，事实上，N点DFT可以由几个小点数DFT的克罗内克尔积(Kronecker product)表示，例如：若N有因数N₁、N₂和N₃，N点DFT的矩阵W_N可以分解为：

$W_N=W_{N_1}\⊗W_{N_2}\⊗W_{N_3}---\left(9\right)$

其中W_N1、W_N2、W_N3分别是N₁、N₂、N₃点DFT矩阵，表示克罗内克尔积算子。如前述公式(1)所示，小点数DFT可分解为CBA，分解后的三个小点数DFT处理器的矩阵表示如下：

$W_{N_1}=C_1{B}_1{A}_1$ $W_{N_2}=C_2{B}_2{A}_2$ $W_{N_3}=C_3{B}_3{A}_3---\left(10\right)$

将公式(10)代入公式(9)，N点DFT矩阵W_N可以表示为：

W_N＝(C₁B₁A₁)(C₂B₂A₂)(C₃B₃A₃)

=(C₁C₂C₃)(B₁B₂B₃)(A₁A₂A₃)    (11)

观察公式(10)和(11)可知，大点数DFT处理器的算法和小点数DFT处理器的算法具有相同的形式即：X＝CBAx(A＝A₁A₂A₃、B＝B₁B₂B₃、C＝C₁C₂C₃)；也就是说，采用嵌套的方式，可以将处理器所有的乘法操作并入算法的内部。所述并入处理过程是：首先进行处理器所有模块的前交织加法运算，然后执行乘法操作，最后进行后交织加法运算。以140点WFTA处理器(N＝140)为例，参阅图6，N＝140，其具有因数：N₁＝4、N₂＝5、N₃＝7。该140点WFTA处理器包括一个前交织加法单元31、一个乘法单元32和一个后交织加法单元33。其中前交织加法单元3l仅进行7点和5点DFT处理器的前交织加法运算；而后交织加法单元33进行5点、7点和4点DFT处理器的后交织加法运算。假定复数的乘法操作需要通过3个实数乘法操作和3个实数加法操作实现，那么140点WFTA处理器的实数乘法操作和实数加法操作分别为424和3224，如文献[6]：“C.S.Burrus，“Efficient Fourier transform and convolution algorithms，”in Advanced Topics in Signal Processing，J.S.Lim and A.V.Oppenheim，Eds.，Prentice Hall，Englewood Cliffs，NJ，1988.”所示。

基于N＝RQ，由Q个R点DFT和R个Q点DFT级联实现的N点DFT在数学上可表示为：

$X(m_{1}R+m_2)=\underset{n_1=0}{\overset{Q-1}{\mathrm{\Σ}}}\left[\left(\underset{n_2=0}{\overset{R-1}{\mathrm{\Σ}}}x(n_1+Q{n}_2)W_R^{m_2{n}_2}\right)W_N^{m_2{n}_1}\right]W_Q^{m_1{n}_1}---\left(12\right)$

这里，

表示R点DFT；W_N ^m2n1表示旋转因子复数乘法器(旋转乘法器)；

表示Q点DFT处理器；其中m₁＝0，1，...，Q-1，m₂＝0，1，...，R-1。

分析公式(12)可知，N点DFT处理器的旋转乘法器，用于对R点DFT处理器的输出信号进行旋转操作。本发明提供的3780点DFT处理器两实施例的具体实现过程如图7和图8所示。图7对应本发明实施例1(R＝27，Q＝140)；图8对应本发明的实施例2(Q＝27，R＝140)。除去可忽略不计的乘法操作(如乘以1或者-1，总计175个)，假定每个复数乘法操作需要3次实数乘法操作和3次实数加法操作来实现，本发明的3780点DFT处理器的旋转乘法器需要10815次实数乘法/加法操作来实现(见表1)。

表1  3780点DFT处理器所需操作操作数

3780点DFT处理器	本发明所需操作数		文献[3]公布的操作数
				实数乘法操作	27点FFT处理器	164×140	50712
140点WFTA处理器	424×27
		旋转乘法器	10815
总计	45223
		实数加法操作	27点FFT处理器		380×140	140184
140点WFTA处理器	3224×27
			旋转乘法器	10815
总计	151063

如表1所示，本发明3780点DFT处理器的实现需要总计45223次实数乘法操作和151063实数加法操作，与文献[3]公布的数据相比，节省了11％实数乘法操作，增加了8％的实数加法操作。由于乘法操作比加法操作的硬件实现复杂度高，功率消耗也大，所以本发明提出的3780点DFT处理器相较现有技术更易于硬件实现。

进一步地，如果本发明提出的3780点DFT处理器的输入向量是CIR向量h_k，那么本发明的优点将更加明显，以下针对对应本发明3780点DFT处理器的两种实施例的实现模式I、II进行进一步的分析描述。

模式I：R＝27，Q＝140

在模式I中，先执行所有的140个27点基3-FFT处理器。前面已经对CIR向量h_k的固有特性A、B进行了介绍，根据特性A可知，CIR向量h_k中只有前L_p和后L_n个元素是非零元素，其他都是零元素。如前所述，L_n+L_n≤N_s＜512，且h_k的第一元素h_k(0)与主信道路径对应，因此，在实际应用中可结合合理假设L_p≤420和L_n≤140。由此可见，CIR向量具有很多零元素。在这种情况下，基3-27点FFT处理器中的许多操作是冗余的，而且这些冗余的操作可以很容易采用修剪算法(pruning algorithms)去除。

结合公式(12)，具体地说，CIR输入向量的前420个元素对应n₂＝0，1，2和n₁＝0，1，...，139，最后140个元素对应n₂＝26，n₁＝0，1，...，139。从图7可知，140个中每一个27点处理器的输入向量只有前3个元素和最后一个元素是非零元素。有鉴于此，采用修剪算法后，图5可以由修剪后的图9表示，图9所示的基3-27点FFT处理器的实现过程仅需要88个实数乘法操作和164个实数加法操作。

进一步地，根据CIR向量的特性B，图9所示的4个输入数据也可能为零元素，因此，图9所示的实现过程还可以进一步修剪。在极端情况下，即：4个输入数据均是零元素，那么所述基3-27点FFT处理器将终止其所有操作，且随后的如图7中所示旋转乘法器的旋转操作也变得多余。

根据CIR输入向量的固有特性采用修剪算法具体可减少的操作数量由其所处的信道条件而定。在数字电视地面广播系统中，可以可靠假定最多30条有效收发路径，也就是说，3780点DFT处理器的输入信息最多有30个非零元素，结果是图7所示的140个基3-27点FFT处理器中至少有110个基3 -27点FFT处理器的操作是冗余的，可以整个被去掉。

以下是对本发明处理器在节省操作数量方面所作的一个保守估计。假定只有15个27点FFT处理器具有非零输入向量，且每一27点FFT处理器具有2个非零输入值。进一步假定每一27点DFT处理器进行的操作是图9所示修剪后处理器的一半，这是因为如果非零输入值从2个变到4个，可以进一步采用修剪算法来简化操作。在上述假定条件下，本发明3780点DFT处理器实施例1总共需要13267个实数乘法操作和89437个实数加法操作，如表2所示。也就是说，如果输入信号是CIR向量，通过采用修剪算法，可以节省71％的实数乘法操作和41％的加法操作。

表2  部分输入为非零元素的3780点DFT处理器所需操作数

3780点DFT处理器	本发明进行修剪后所需操作数		本发明修剪前所需操作数	节省百分比
					实数乘法操作	27点FFT处理器	88/2×15	45223	71％
140点WFTA处理器	424×27
		旋转乘法器	10815×15/140
总计	13267
		实数加法操作	27点FFT处理器	164/2×15		151063	41％
140点WFTA处理器	3224×27
			旋转乘法器	10815×15/140
总计	89437

模式II：R＝140，Q＝27

在模式II下，首先执行140点WFTA处理器。从图6可知，140点WFTA处理器执行的第一阶段是进行前交织加法运算，该处理采用不规则结构，所以一般不能采用修剪算法。当然，业界的普通技术人员可以采用其他众所周知可以减少操作数量的方法，如文献[7]：“H.V.Sorensen and C.S.Burrus，“Efficientcomputation of the DFT with only a subset of input or output points”IEEE Trans.Signal Processing.，vol.41，no.3，pp.1184-1200，March 1993.”揭示的变换分解法。

可以理解的是，上述描述仅是对本发明具体实施例的具体描述，并非对本发明的任何限定。对本领域的普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求书的保护范围。

Claims (8)

1.一种3780点离散傅利叶变换(DFT)处理器，其特征在于，该3780点DFT处理器具有下述两种结构之一，第一种结构依次包括140个27点DFT处理器、复数乘法器、下标映射处理器、27个140点DFT处理器；第二结构依次包括27个140点DFT处理器、复数乘法器、下标映射处理器、140个27点DFT处理器。

2.如权利要求1所述的3780点DFT处理器，其特征在于：所述每一27点DFT处理器是采用基3-快速傅利叶变换算法(FFT)的基3-27点FFT处理器。

3.如权利要求2所述的3780点DFT处理器，其特征在于：所述基3-27点FFT处理器采用的是两输入三输出的蝶形算法。

4.如权利要求1所述的3780点DFT处理器，其特征在于：所述140点DFT处理器是采用维诺格拉傅利叶变换算法(WFTA)的140点WFTA处理器。

5.如权利要求4所述的3780点DFT处理器，其特征在于：所述140点WFTA处理器分解为4点、5点、7点WFTA处理器。

6.如权利要求5所述的3780点DFT处理器，其特征在于：所述140点WFTA处理器包括前交织加法单元、乘法单元和后交织加法单元，其中前交织加法单元进行7点和5点WFTA处理器的前交织加法运算，而后交织加法单元进行4点、5点、7点WFTA处理器的后交织加法运算。

7.如权利要求1所述的3780点DFT处理器，其特征在于：所述复数乘法器是包含旋转因子的旋转乘法器，其用于对140个27点DFT处理器或者27个140点DFT处理器的输出信号进行旋转操作。

8.如权利要求1所述的3780点DFT处理器，其特征在于：该3780点DFT处理器结构是第一种结构，对于包括信道脉冲响应向量的输入信息，该3780点DFT处理器还包括对140个27点DFT处理器利用修剪算法进行处理。

Images