CN101192139A - 数据处理装置 - Google Patents

数据处理装置 Download PDF

Info

Publication number
CN101192139A
CN101192139A CNA2007101624182A CN200710162418A CN101192139A CN 101192139 A CN101192139 A CN 101192139A CN A2007101624182 A CNA2007101624182 A CN A2007101624182A CN 200710162418 A CN200710162418 A CN 200710162418A CN 101192139 A CN101192139 A CN 101192139A
Authority
CN
China
Prior art keywords
address
configuration
order
ram
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101624182A
Other languages
English (en)
Inventor
樋口浩太朗
宫地信哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101192139A publication Critical patent/CN101192139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching

Abstract

在具有存放多个命令列的主存储装置和执行主存储装置传输的命令列的处理器的数据处理装置中，处理器具备：命令RAM，该命令RAM存放被主存储装置传输的命令列；配置地址设定部，该配置地址设定部设定命令RAM的存储器空间上的配置地址；命令取出控制部，该命令取出控制部根据配置地址设定部设定的配置地址，判定命令取出存取的存取对象空间，按照判定结果，对于主存储装置及命令RAM中的某一个进行存取。上述配置地址设定部，设定配置地址，以便使被命令RAM存放的命令列的存储器空间上的配置地址，不与其它的命令列的命令RAM上的配置地址重复。

Description

数据处理装置
技术领域
本发明涉及具备将快速存储器等存储的命令列，传输给RAM(RandomAccess Memory)执行命令的处理器的数据处理装置。
背景技术
微型计算机等的处理器，往往具备相对于主存储装置及ROM(ReadOnly Memory)等主存储装置而言比较高速而且小容量的RAM(称作“命令RAM”)，采用以命令列单位将主存储装置存储的程序，适当传输给命令RAM后执行的结构。这样，能够在可以进行高速动作的RAM上，执行大小不受命令RAM的容量的制约的程序，能够提高处理性能(这种技术往往被称作“覆盖技术(overlay technique)”)。
在上述处理器中，例如如图11所示，在命令RAM的地址中，在某个时刻T1，存放命令列P1的命令C1；在某个时刻T2，存放命令列P2的命令C2。
可是，在调试微型计算机等处理器执行的程序时，通常采用设定断开点(breakpoint)停止执行程序的手法。该手法，例如在把要停止执行的命令的地址，设定成调试装置的规定的地址同时，逐次比较被寄存器设定的地址与处理器要执行的命令的地址，两者一致时，产生中断信号，停止执行命令。
可是，对于使用覆盖技术的处理器，在现有技术的调试手法中，对于被命令RAM传输的命令列，即使设定成要停止执行的命令的地址，也在下一个命令列被命令RAM传输后，设定的地址成为无意义之物。因此，过了多个命令列后就难以调试。
例如如图11所示，分析用被命令RAM存放的命令列P1的命令C1(假设被地址A存放)使其断开时的情况。这时，作为断开点，在寄存器中设定地址A，程序计数器(PC)的值，和设定的断开点(地址A)一致时断开。
可是，在命令列P1之前，先执行命令列P2时，命令C2就被置换成命令C1的地址A，因此，被用命令列P2的命令C2断开。就是说，在偏离期望的地方，错误地产生断开。
与此不同，有的使用被标识符识别的多个程序代码，设置存放该程序代码中被执行的程序代码的命令RAM，和存储被命令RAM存放的程序代码的标识符的变量区域，在命令RAM的内容和变量区域的内容一致时断开(例如参照JP特开2003-345624号公报)。
可是，如上所述，在使用标识符的处理器中，存在以下问题。
首先，用硬件安装保持识别信息的存储区域时，不仅由于存储区域而使硬件增加，而且还需要给程序计数器(PC)和断开点的比较逻辑，追加检查RAM上的命令列的识别信息的逻辑。因此，更加成为增加硬件的要因。
另外，因为需要操作识别信息的软件处理，所以成为增加处理时间的要因。
发明内容
本发明就是针对上述问题研制的，其目的在于提供能够一边抑制硬件的增加，一边利用现有技术的调试装置及调试器，调试程序。
为了解决所述课题，本发明的一种样态，其特征在于，
是具有存放多个命令列的主存储装置和执行所述主存储装置传输的命令列的处理器的数据处理装置，
所述处理器，具备：
命令RAM，该命令RAM存放被所述主存储装置传输的命令列；
配置地址设定部，该配置地址设定部设定所述命令RAM的存储器空间上的配置地址，以便使被所述命令RAM存放的命令列的存储器空间上的配置地址，不与其它的命令列的命令RAM上的配置地址重复；
命令取出控制部，该命令取出控制部根据表示所述配置地址设定部设定的配置地址的信息——配置地址信息，判定命令取出存取的存取对象空间，按照判定结果，对于所述主存储装置及所述命令RAM中的某一个进行存取。
附图说明
图1是表示第1实施方式涉及的数据处理装置100的结构的方框图。
图2是表示处理器120的简要结构的方框图。
图3是为了讲述数据处理装置100的动作而绘制的流程图。
图4是表示第1实施方式中的命令列的配置的图形。
图5是表示第1实施方式的变形例涉及的配置地址设定部122的结构的方框图。
图6是为了讲述第2实施方式涉及的数据处理装置的动作而绘制的流程图。
图7是表示第2实施方式中的命令列的配置的图形。
图8是表示第2实施方式的变形例涉及的配置地址设定部122的结构的方框图。
图9是表示第2实施方式涉及的处理器200的简要结构的方框图。
图10是表示第3实施方式的变形例涉及的处理器300的结构的方框图。
图11是表示现有技术的数据处理装置中的命令列的配置的一个例子的图形。
具体实施方式
下面，参照附图，讲述本发明的实施方式。此外，在以下的各实施方式及各变形例的讲述中，对于和讲述过的构成要素具有同样功能的构成要素，赋予相同的符号，不再赘述。
《发明的第1实施方式》
图1是表示本发明的第1实施方式涉及的数据处理装置100的结构的方框图。数据处理装置100，如图1所示，具备主存储装置110、处理器120、DMA控制器130(DMA是Direct MemoryAccess的缩略语。另外，在图中，简记为DMAC(Direct MemoryAccess Controller))及调试装置140。另外，主存储装置110、处理器120及DMA控制器130，通过总线150做媒介，连接在一起。
主存储装置110，存放多个命令列(程序)。主存储装置110，具体地说，能够由快速存储器(Flash Memory)等构成。
处理器120，执行由主存储装置110传输的命令列的各命令。图2是表示处理器120的简要结构的方框图。处理器120，如图2所示，内置命令RAM121、配置地址设定部122、命令取出控制部123。
命令RAM121，保持由主存储装置110传输的命令列。具体地说，命令RAM121，与主存储装置110相比，用比较高的速度而且小容量的RAM1构成。
配置地址设定部122，设定命令RAM121的存储器空间上的配置地址。详细地说，配置地址设定部122，在由主存储装置110向命令RAM121传输命令列的工序中，实施设定命令RAM121的存储器空间上的配置地址的工序(后文讲述的步骤ST001)，以便使传输的命令列的命令RAM121上的地址(执行命令列的地址)，不与其它的命令列的命令RAM121上的配置地址重复。
命令取出控制部123，根据表示配置地址设定部122设定的配置地址的信息(配置地址信息S1)，判定命令取出存取的存取对象空间，按照判定结果，对存取对象的存储器(在这里是主存储装置110或命令RAM121)进行存取。
DMA控制器130，控制主存储装置110和命令RAM121之间的数据传输。
调试装置140，与处理器120连接，调试程序。具体地说，调试装置140具备设定要停止执行的命令的地址的寄存器，作为调试功能之一，逐次比较寄存器设定的地址和处理器120要执行的命令的地址，两者一致时，产生中断信号，使处理器120停止执行命令。
在由主存储装置110向命令RAM121传输命令列后执行命令列的覆盖步骤中，数据处理装置100按照图3所示的流程图进行动作。
在步骤ST001中，配置地址设定部122，设定命令RAM121的存储器空间上的配置地址，以便使传输的命令列的命令RAM121上的地址(执行命令列的地址)，不与其它的命令列的命令RAM121上的配置地址重复。
在步骤ST002中，处理器120控制DMA控制器130，向存取对象的存储器(命令RAM121)配置命令列。
这样，例如如图4所示，命令列P1的命令C1配置成地址B、命令列P2的命令C2配置成地址C，可以配置成固有的地址。就是说，由于在数据处理装置100中，能够使命令列彼此的地址不互相重复，所以能够正确设定断开点。
因此，采用本实施方式后，能够一边抑制硬件的增加，一边利用现有技术的调试装置及调试器，调试程序。因此，容易开发使用覆盖技术的处理器中的程序。
《第1实施方式的变形例》
配置地址设定部122，还可以采用能够设定配置命令RAM121的区域的地址的结构。具体地说，如图5所示，给配置地址设定部122追加开始地址设定寄存器122a和存储器尺寸设定寄存器122b。
开始地址设定寄存器122a，是设定配置命令RAM121的区域的前头的地址的寄存器。
另外，存储器尺寸设定寄存器122b，是设定配置命令RAM121的区域的容量的寄存器。
这样，如果在步骤ST001内，执行在开始地址设定寄存器122a中设定配置命令RAM121的区域的前头的地址的寄存器工序和在存储器尺寸设定寄存器122b中设定配置命令RAM121的区域的容量的工序后，就能够设定命令RAM121的存储器空间上的配置地址。就是说，设定前头的地址和容量后，在从开始地址设定寄存器122a设定的前头的地址开始的存储器尺寸设定寄存器122b设定的容量的存储器空间上，配置命令RAM121。
采用该变形例后，能够很容易根据开始地址和配置的存储器尺寸，设定配置命令RAM121的区域。
这时，在存储器尺寸设定寄存器122b中，既可以设定命令RAM121的物理容量，也可以设定传输给命令RAM121的命令列的容量。
由于命令RAM121的物理容量取决于系统的规格，所以在存储器尺寸设定寄存器122b中设定命令RAM121的物理容量时，能很容易地求出设定的值。就是说，能够将设定配置地址的工序中的处理简单化。另外，将命令列的一部分(命令RAM121的物理容量的部分)传输给命令RAM121后执行，除此以外则由主存储装置110执行时，即使是大于命令RAM121的物理容量的命令列，也能够不意识到命令RAM121及主存储装置110上的地址地连续执行命令列。
另一方面，在存储器尺寸设定寄存器122b中设定传输给命令RAM121的命令列的容量时，能够设定与传输的命令列的容量对应的RAM空间。因此，能够开发更加柔软的程序。例如：只从命令RAM121上执行某个命令列中希望高速执行的一部分，而从主存储装置110上执行其余的部分时，能够柔软地选传输给RAM121的部分。另外，将传输RAM121给的容量部分，作为RAM空间设定后，能够不意识到命令RAM121及主存储装置110上的地址地连续执行命令列。
《发明的第2实施方式》
接着，讲述本发明的第2实施方式。
在第1实施方式所示的设定配置地址的工序(步骤ST001)中，开发被RAM121存放的命令列从命令RAM121执行，而从主存储装置110执行其余的部分的程序时，地址的重复成为问题。就是说，只考虑对于在RAM121上执行的多个命令列的地址而言的重复的命令RAM121的配置地址设定手法中，在RAM121上执行的命令列的地址和在主存储装置110上执行的命令列的地址，有可能重复。
因此，在本实施方式中，执行从主存储装置110执行的命令列时，如图6的流程图的步骤ST201所示，构成配置地址设定部122，从而将和传输的命令列的传输源(主存储装置110)的地址相同的地址，作为命令RAM121的配置地址设定。
这样，如图7所示，在命令RAM121及主存储装置110上，执行的命令列的地址不会重复。
而且，因为在主存储装置110上的地址，成为命令列的唯一地址，所以程序开发者能够不意识覆盖地开发程序。进而，因为即使不将所有的命令列传输给命令RAM也能执行程序，所以能够根据执行频度等，柔软地选择用主存储装置或命令RAM中的哪一个执行。
《第2实施方式的变形例》
在第2实施方式中，还可以采用配置命令RAM121的区域的地址能够设定配置地址设定部122的结构。具体地说，如图5所示，给配置地址设定部122追加开始地址设定寄存器122a和结束地址设定寄存器122c。
结束地址设定寄存器122c，是设定配置命令RAM121的区域的末尾的地址(结束地址)的寄存器。
这样，如果在步骤ST201内，执行在开始地址设定寄存器122a中设定配置命令RAM121的区域的前头的地址的寄存器工序和在结束地址设定寄存器122c中设定配置命令RAM121的区域的末尾的地址的工序后，就能够设定命令RAM121的存储器空间上的配置地址。就是说，设定前头的地址和末尾的地址后，在从开始地址设定寄存器122a设定的前头的地址开始到结束地址设定寄存器122c设定的末尾的地址为止的存储器空间上，配置命令RAM121。
采用该变形例后，能够很容易根据开始地址和结束地址，设定配置命令RAM121的区域。
这时，在结束地址设定寄存器122c中，既可以设定将命令RAM121的容量与开始地址相加的值，也可以设定将传输给命令RAM121的命令列的容量与开始地址相加的值。
由于命令RAM121的物理容量取决于系统的规格，所以在结束地址设定寄存器122c中设定将命令RAM121的容量与开始地址相加的值时，能很容易地求出设定的值，能够将设定配置地址的工序中的处理简单化。另外，将命令列的一部分(命令RAM121的物理容量的部分)传输给命令RAM121后执行，除此以外则由主存储装置110执行时，即使是大于命令RAM121的物理容量的命令列，也能够不意识到命令RAM121及主存储装置110上的地址地连续执行命令列。
另一方面，在结束地址设定寄存器122c中设定将传输给命令RAM121的命令列的容量与开始地址相加的值时，由于能够设定与传输的命令列的容量对应的RAM空间，所以能够开发更加柔软的程序。例如：只从命令RAM121上执行某个命令列中希望高速执行的一部分，而从主存储装置110上执行其余的部分时，能够柔软地选传输给RAM121的部分。另外，将传输RAM121给的容量部分，作为RAM空间设定后，能够不意识到命令RAM121及主存储装置110上的地址地连续执行命令列。
此外，在发明的第2实施方式及第2实施方式的变形例中，可以不必将向命令RAM传输的所有的命令列，设定成和主存储装置上的地址相同的地址，而只将想用主存储装置及命令RAM上的两者执行的命令列，设定成相同的地址。
《发明的第3实施方式》
接着，讲述本发明的第3实施方式。
图9是表示本实施方式涉及的处理器200的简要结构的方框图。如图9所示，处理器200，具备第1命令RAM201、第2命令RAM202、第1命令RAM配置地址设定部203、第2命令RAM配置地址设定部204及命令取出控制部205。
第1命令RAM201及第2命令RAM202，保持由主存储装置110传输的命令列。
第1命令RAM配置地址设定部203，设定第1命令RAM201的存储器空间上的配置地址。
第2命令RAM配置地址设定部204，设定第2命令RAM202的存储器空间上的配置地址。
命令取出控制部205，根据表示第1命令RAM配置地址设定部203设定的第1命令RAM201用的配置地址的信息(配置地址信息S2)及表示第2命令RAM配置地址设定部204设定的第2命令RAM202用的配置地址的信息(配置地址信息S3)，判定命令取出存取的存取对象空间，向存取对象的存储器(在这里是第1命令RAM201、第2命令RAM202或主存储装置110)进行存取。
采用这种结构后，由于能够将多个命令列同时存入处理器内部的命令RAM(第1命令RAM201及第2命令RAM202)，所以能够开发更柔软的程序，而且能够有效地进行程序的调试。
另外，还可以采用在用一个命令RAM(第1命令RAM201或第2命令RAM202)执行命令的期间，向另一个命令RAM传输命令列的使用方法，可以减少传输涉及的重叠头。
此外，在本实施方式中，分别具备两个命令RAM及配置地址设定部。但是它们的数量并不局限于例示的2个。就是说，只要分别具备相同数量的命令RAM及配置地址设定部(分别具备n个)就行。
《第3实施方式的变形例》
另外，还可以采用命令RAM为1个，将命令RAM的存储区域分割成多个子区域，给各子区域设定配置地址的结构。
图10是表示发明的第3实施方式的变形例涉及的处理器300的结构的方框图。如图10所示，处理器300，具备命令RAM301、第1子区域配置地址设定部302、第2子区域配置地址设定部303及命令取出控制部304。
命令RAM301，被分割成第1子区域301a及第2子区域301b等多个子区域，各子区域保持由主存储装置110传输的命令列。
第1子区域配置地址设定部302及第2子区域配置地址设定部303，分别输出第1子区域301a用及第2子区域301b用的配置地址信息。具体地说，第1子区域配置地址设定部302，向命令取出控制部304输出表示第1子区域301a用的配置地址的信息(配置地址信息S4)；第2子区域配置地址设定部303，向命令取出控制部304输出表示第2子区域301b用的配置地址的信息(配置地址信息S5)。
命令取出控制部304，根据配置地址信息S4)及配置地址信息S5，判定命令取出存取的存取对象空间，向存取对象的存储器(在这里是第1子区域301a、第2子区域301b或主存储装置110)进行存取。
采用图10所示的结构后，因为不会增加命令RAM的宏点数，能够将多个命令列同时存入命令RAM，所以能够抑制硬件的增加，开发柔软的软件。
此外，步骤ST002及步骤ST202中的传输的单元，并不局限于采用DMA控制器130进行的DMA传输。具体的说，例如还可以用上级的处理器等进行
另外，上述各实施方式及变形例，由于能够使在命令RAM上执行的多个命令列的地址的关系互不重复地配置命令列，所以一边展开压缩的命令列一边传输时，也能够应用。
另外，在上述各实施方式及变形例中讲述的各构成要素，可以在逻辑上可能的范围内进行各种组合。例如：也可以在第3实施方式的处理器200及第3实施方式的变形例——处理器300中，对于配置地址设定部而言，设置开始地址设定寄存器122a及存储器尺寸设定寄存器122b(或者开始地址设定寄存器122a及结束地址设定寄存器122c)，设定配置命令RAM的区域
此外，毫无疑问，在不改变本发明的宗旨的范围内，可以有各种变形实施
综上所述，本发明涉及的数据处理装置，具有一边抑制硬件的增加、一边利用现有技术的调试装置及调试器调试程序的效果，作为具备将快速存储器等存储的命令列，传输给RAM后执行命令的处理器的数据处理装置等，大有用处。
本发明参照2006年12月1日提交的日本专利申请2006-325565的说明书、附图、权利要求书公开的事项，并在此全文引用。

Claims (10)

1.一种数据处理装置，具有存放多个命令列的主存储装置和执行由所述主存储装置传输来的命令列的处理器，其特征在于，
所述处理器，具备：
命令RAM，该命令RAM存放由所述主存储装置传输来的命令列；
配置地址设定部，该配置地址设定部设定所述命令RAM的存储器空间上的配置地址，使所述命令RAM中存放的命令列的存储器空间上的配置地址，不与其它的命令列的命令RAM上的配置地址重复；
命令取出控制部，该命令取出控制部根据表示所述配置地址设定部设定的配置地址的信息即配置地址信息，判定命令取出存取的存取对象空间，并按照判定结果，对于所述主存储装置及所述命令RAM中的某一个进行存取。
2.如权利要求1所述的数据处理装置，其特征在于：所述配置地址设定部，将与被传输的命令列的所述主存储装置上的地址相同的地址，设定为所述命令RAM的配置地址。
3.如权利要求1所述的数据处理装置，其特征在于：所述配置地址设定部，具备：
开始地址设定寄存器，该开始地址设定寄存器设定配置所述命令RAM的区域的前头的地址；和
存储器尺寸设定寄存器，该存储器尺寸设定寄存器设定配置所述命令RAM的区域的容量，
所述配置地址设定部，在从由所述开始地址设定寄存器设定的地址开始的、由所述存储器尺寸设定寄存器设定的容量部分的区域，设定所述命令RAM的存储器空间上的配置地址。
4.如权利要求1所述的数据处理装置，其特征在于：所述配置地址设定部，具备：
开始地址设定寄存器，该开始地址设定寄存器设定配置所述命令RAM的区域的前头的地址；和
结束地址设定寄存器，该结束地址设定寄存器设定配置所述命令RAM的区域的末尾的地址，
所述配置地址设定部，在从由所述开始地址设定寄存器设定的地址开始到由所述结束地址设定寄存器设定的地址为止的区域，设定所述命令RAM的存储器空间上的配置地址。
5.如权利要求3所述的数据处理装置，其特征在于：所述配置地址设定部，在所述存储器尺寸设定寄存器中，设定所述命令RAM的容量。
6.如权利要求3所述的数据处理装置，其特征在于：所述配置地址设定部，在所述存储器尺寸设定寄存器中，设定传输给所述命令RAM的命令列容量。
7.如权利要求4所述的数据处理装置，其特征在于：所述配置地址设定部，将所述命令RAM的容量与由所述开始地址设定寄存器设定的地址相加的值，设定到所述结束地址设定寄存器。
8.如权利要求4所述的数据处理装置，其特征在于：所述配置地址设定部，将传输给所述命令RAM的命令列的容量与由所述开始地址设定寄存器设定的地址相加的值，设定到所述结束地址设定寄存器。
9.如权利要求1所述的数据处理装置，其特征在于：所述命令RAM，设置有多个；
所述配置地址设定部，对于所述多个命令RAM的每一个，一一对应地设置。
10.如权利要求1所述的数据处理装置，其特征在于：所述命令RAM，至少被分割成2个以上的存储区域；
所述配置地址设定部，对于被分割的存储区域的每一个，一一对应地设置。
CNA2007101624182A 2006-12-01 2007-09-29 数据处理装置 Pending CN101192139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006325565A JP2008140124A (ja) 2006-12-01 2006-12-01 データ処理装置
JP2006325565 2006-12-01

Publications (1)

Publication Number Publication Date
CN101192139A true CN101192139A (zh) 2008-06-04

Family

ID=39477217

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101624182A Pending CN101192139A (zh) 2006-12-01 2007-09-29 数据处理装置

Country Status (3)

Country Link
US (1) US20080133838A1 (zh)
JP (1) JP2008140124A (zh)
CN (1) CN101192139A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256399B2 (en) * 2013-06-27 2016-02-09 Atmel Corporation Breaking program execution on events
US9830245B2 (en) 2013-06-27 2017-11-28 Atmel Corporation Tracing events in an autonomous event system
US9645870B2 (en) 2013-06-27 2017-05-09 Atmel Corporation System for debugging DMA system data transfer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US43717A (en) * 1864-08-02 Improvement in shingles for roofing
WO1985000453A1 (en) * 1983-07-11 1985-01-31 Prime Computer, Inc. Data processing system
JP2642039B2 (ja) * 1992-05-22 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
US6272257B1 (en) * 1997-04-30 2001-08-07 Canon Kabushiki Kaisha Decoder of variable length codes

Also Published As

Publication number Publication date
JP2008140124A (ja) 2008-06-19
US20080133838A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
US3763474A (en) Program activated computer diagnostic system
US4541046A (en) Data processing system including scalar data processor and vector data processor
CN108108190B (zh) 一种计算方法及相关产品
CN101719115B (zh) 主控处理器和协处理器系统的通信方法、装置、系统
EP0079494B1 (en) Apparatus for checking the parity of disassociated bit groups
CN107957977B (zh) 一种计算方法及相关产品
CN101192139A (zh) 数据处理装置
CN115470060A (zh) 硬件板卡、测试设备、测试系统和同步测试方法
US5590355A (en) Data driven processor, a data driven information processing device, and a method of verifying path connections of a plurality of data driven processors in such a data driven information processing device
CN104536884A (zh) 代码测试方法和装置
CN112579373A (zh) 用于分支预测器的验证方法、系统、设备以及存储介质
EP2942714B1 (en) Monitoring method, monitoring apparatus, and electronic device
CN115357513B (zh) 程序模糊测试方法、装置、设备及存储介质
CN108108148A (zh) 一种数据处理方法和装置
CN108628637B (zh) 用于处理数据的装置和方法
CN108028530B (zh) 应用于数字集成电路的esd检测装置、集成电路及方法
CN105893286A (zh) 数据处理的方法和装置
CN110413398A (zh) 任务调度方法、装置、计算机设备和存储介质
US20180210805A1 (en) Apparatus and method for generating and processing a trace stream indicative of execution of predicated vector memory access instructions by processing circuitry
US7350037B2 (en) Digital signal processor and digital signal processing method enabling concurrent program download and execution
KR19990078149A (ko) 파이프라인형 멀티 프로세서 시스템
CN111092788B (zh) 一种交换机测试系统
US3693153A (en) Parity check apparatus and method for minicomputers
CN114425787A (zh) 机器人自动测试的控制方法、装置、服务器及存储介质
US20090177928A1 (en) Apparatus, Method and Computer Program Product for Generating Trace Data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080604