CN101191817B - 环形边沿检测器及边沿检测方法 - Google Patents
环形边沿检测器及边沿检测方法 Download PDFInfo
- Publication number
- CN101191817B CN101191817B CN2007101692118A CN200710169211A CN101191817B CN 101191817 B CN101191817 B CN 101191817B CN 2007101692118 A CN2007101692118 A CN 2007101692118A CN 200710169211 A CN200710169211 A CN 200710169211A CN 101191817 B CN101191817 B CN 101191817B
- Authority
- CN
- China
- Prior art keywords
- detecting unit
- edge detecting
- signal
- marginal detector
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种集成电路上的环形边沿检测器,包括多个边沿检测单元,边沿检测单元的每个具有可操作地接收数据信号和前一单元信号并产生当前单元信号的输入选择模块、和可操作地连接以接收当前单元信号的状态捕捉模块。多个边沿检测单元的每个的当前单元信号提供给多个边沿检测单元的下一个作为多个边沿检测单元的下一个的前一单元信号,来自最后一个边沿检测单元的当前单元信号提供给第一个边沿检测单元作为第一个边沿检测单元的前一单元信号。
Description
技术领域
本发明涉及集成电路(IC)设计系统,尤其是用来表征IC中时序不确定性的时钟和/或数据信号的边沿检测器。
背景技术
集成电路(ICs),例如像微处理器这样的超大规模集成电路,依赖精确的时序以协调整个IC的动作。典型的,内部时钟在整个芯片内分布以便由寄存器同步地捕捉输入数据以及从寄存器发出数据。尽管内部时钟信号的边沿应该同时到达所有寄存器以同时触发寄存器,但是芯片内的差异会导致内部时钟边沿在不同时刻到达寄存器并产生时序不确定性。
时序不确定性源于数据传播偏差和/或时钟到达偏差。数据传播偏差包括当数据在寄存器处未稳定时锁住无效数据。时钟到达偏差包括时钟频率波动(抖动)和/或寄存器至寄存器时钟边沿到达偏差(歪斜)。时序不确定性可由芯片周围环境(例如局部温度导致的芯片变化或者电路热灵敏度)、电源噪声以及芯片加工工艺偏差等引起。
IC设计通过在定时序列中建立设计余量以容忍时序不确定性。对期待的时序施加保守因子以解决时序不确定性,当出现大的时序不确定性时需要大的保守因子。时序不确定性的特征化可以避免在定时序列中建立不必要的余量。
用于时序不确定性的测量的现有系统采用一串锁存器来测量单个数据信号的时序不确定性,例如单一时钟或者单一数据串。数据信号的边沿穿过锁存器串并触发锁存器。边沿的时序可通过锁存器的状态确定。通常逐一地或者同时地测量大量数据信号的不确定性。但遗憾的是,现有系统需要为每个待测的数据信号指定一串锁存器或者多路选择器以切换数据信号进入锁存器串。测量多个数据信号的多个专用锁存器串的使用需要消耗可观的IC面积并导致IC成本的增加。多路选择器的使用降低了测量灵敏度,需要在定时序列内建立更大的余量并降低了性能。现有系统的问题随着要测量的数据信号的数量增加变得愈加严重。
用于时序不确定性测量的现有系统也不灵活。采样窗口的长度,即锁存器串中的锁存器数量是固定的。时序不确定性测量使用所有的锁存器,而不管需要的采样窗口的长度。此外,采样窗口长度固定并且不能由多个较短采样窗口共用以同时测量大量数据信号时共享。
期望具有可克服上述缺点的环形边沿检测器。
发明内容
本发明的环形边沿检测器提供了对集成电路上的数据信号的时序的灵活的测量方法。通过环形边沿检测器的环形数据路径可以用作一个大的采样窗口或者分成多个较小的采样窗口。较小的采样窗口可以用于同时测量多个数据信号。采样窗口的长度可根据具体的要测量的数据信号进行剪裁。数据信号可在环形数据路径的不同点与环形数据路径相连接。
本发明的一个方面提供了集成电路上的环形边沿检测器,包括多个边沿检测单元,每个边沿检测单元具有可操作地接收数据信号和前一单元信号以及产生当前单元信号的输入选择模块、和可操作地连接以接收当前单元信号的状态捕捉模块。多个边沿检测单元的每个的当前单元信号提供给多个边沿检测单元的下一个作为多个边沿检测单元的下一个的前一单元信号,来自最后边沿检测单元的当前单元信号提供给第一边沿检测单元作为第一边沿检测单元的前一单元信号。
本发明的另一方面提供了集成电路上的环形边沿检测器,包括:前沿(lead edge)检测单元(EDC),每个前沿检测单元具有EDC数据输入、EDC配置输入、EDC输入以及EDC输出;EDC检测器系列(EDS),每个EDC检测器系列具有EDS输入和EDS输入;第一边沿检测器系列(EDS),具有第一EDS数据输入和第一EDS数据输出。每个前沿检测单元的EDC输出可操作地连接至边沿检测器系列的下一个单元的EDS输入;每个边沿检测器系列的EDS输出可操作地连接至下一个前沿检测单元的EDC输入;最后一个边沿检测器系列的最后一个的EDS输出可操作地连接至第一个前沿检测单元的EDC输入。
本发明的另一方面提供了在集成电路上利用可变长度采样窗口进行边沿检测的方法,包括提供一种具有边沿检测单元(EDC)的环形边沿检测器,每个边沿检测单元的EDC数据输出可操作地连接至另一个边沿检测单元的EDC数据输入以形成贯穿环形边沿检测器的环形数据路径;以及配置边沿检测单元之一以接收数据信号以及阻止EDC数据输入通过边沿检测单元之一的输入。
本方面的另一方面提供了集成电路上的环形边沿检测器,包括:输入选择模块,每个输入选择模块的输入选择模块输出可操作地连接至另一个输入选择模块的输入选择模块输入以形成环形数据路径;以及状态捕捉模块,可操作地连接至每个输入选择模块的输入选择模块输出。至少一个输入选择模块是可配置的以将环形数据路径分成采样窗口。
本发明的上述以及其他的特征和优点通过下述优选实施方式的详细说明并结合附图将更为清晰。详细说明和附图对本发明只是说明性的,本发明的范围由所附权利要求及其等价物所限定。
附图说明
图1为本发明的环形边沿检测器的框图。
图2A-2E为本发明的用于环形边沿检测器的边沿检测单元的原理图。
图3为用于本发明的环形边沿检测器的具有旋转器(rotator)的环形边沿检测器框图。
图4为本发明的环形边沿检测器的另一个实施方式的框图。
图5A-5C为本发明的环形边沿检测器的实施方式的框图。
图6为本发明的环形边沿检测器的布图规划示意图。
具体实施方式
图1为根据本发明的环形边沿检测器的框图。环形边沿检测器监控一个或多个信号的边沿以特征化数据信号或者信号的绝对和/或相对时序。
环形边沿检测器100包括连接而形成贯穿环形边沿检测器100的环形数据路径的多个环形边沿检单元200。电路边沿检测单元200的每一个具有输入选择模块210和状态捕捉模块220。输入选择模块210可操作地接收数据信号202(data_in)和前一单元信号212并产生当前单元信号214。状态捕捉模块220可操作地连接以接收当前单元信号214。状态捕捉模块220还响应时钟信号204以在预定时刻触发对当前单元信号214的捕捉。每个边沿检测单元200的当前单元信号214提供给下一个边沿检测单元200作为下一个边沿检测单元200的前一单元信号212。来自最后一个边沿检测单元203的当前单元信号214提供给第一边沿检测单元201作为第一边沿检测单元201的前一单元信号212,从而完成贯穿环形边沿检测器100的环形数据路径。本领域技术人员可以理解,所谓第一和最后边沿检测单元为示意性的,因为环形数据路径中的任何相邻的边沿检测单元可以被指定为第一和最后边沿检测单元。接着位于接收数据信号202的连接和为每个边沿检测单元200产生当前单元信号214的连接之间的路径,环形数据路径经过所有输入选择模块210,直至环形数据路径返回到第一边沿检测单元200。
输入选择模块210可操作以接收数据信号202和前一单元信号212并产生当前单元信号214。数据信号202在输入选择模块输入端211被接收,当前单元信号214从每个输入选择模块210的输入选择模块输出端213发出。每个输入选择模块210的输入选择模块输出端213可操作地连接至另一个输入选择模块210的输入选择模块输入端211以形成环形数据路径。至少一个输入选择模块201是可配置的以将环形数据路径分成采样窗口。在一个实施方式中,至少两个输入选择模块210是可配置的以将环形数据路径分成第一采样窗口和第二采样窗口。第一采样窗口和第二采样窗口可以为不同的长度。本领域技术人员可以理解,环形数据路径可以按照具体应用的期望而分成长度相等或者不等的多个不同的采样窗口。
数据信号202可以是集成电路上的希望被检测边沿的任何信号,例如时钟和数据。在一个实施方式中,所有输入选择模块210可操作地连接以接收数据信号202。在另一个实施方式中,某些输入选择模块210可操作地连接以接收数据信号202。在一个实施方式中,某些边沿检测单元200可接收时钟作为其数据信号202,而其他的边沿检测单元200可接收数据。不同的数据信号202可提供给不同的边沿检测单元200。
数据信号202可提供给某些边沿检测单元200而不提供给其他边沿检测单元200。接收数据信号202的边沿检测单元200可由不接收数据信号202的期望数量的边沿检测单元200所分开,例如每个第三或第四边沿检测单元可接收数据信号202而它们之间的边沿检测单元200不接收数据信号202。前一单元信号212为来自上游相邻边的沿检测单元200的当前单元信号214。
状态捕捉模块220可操作地连接以在每个输入选择模块210的输入选择模块输出端213接收来自输入选择模块210的当前单元信号214。状态捕捉模块220同样响应时钟信号204以在预定时刻捕捉当前单元信号214的状态。保存在接下来的边沿检测单元200的状态捕捉模块220中的状态指示数据信号202的到达时间。时钟信号204可具有被选择以为边沿检测测量提供初始边沿位置的频率。该频率可以通过改变锁相环(PLL)的控制位来调整全局时钟频率的方法选择。
在操作中,配置至少一个边沿检测单元200的输入选择模块210以传递数据信号202并阻止前一单元信号212,以便数据信号202成为被配置的边沿检测单元200的当前单元信号214。只要下游的边沿检测单元200未被配置成阻止前一单元信号212,来自被配置的边沿检测单元200的当前单元信号214就通过接下来的边沿检测单元200。当环形边沿检测器100中仅有一个边沿检测单元200被配置成阻止前一单元信号212时,数据信号202可沿着环形数据路径并通向被配置的边沿检测单元200,在此数据信号202可被阻止。当前单元信号214可在每个边沿检测单元200的状态捕捉模块220处按照时钟信号204的指示进行捕捉。数据信号202的时序可根据接下来的状态捕捉模块220的状态确定,指示出数据信号202的边沿。
在操作的一例中,环形边沿检测器100可用于测量和调整因工艺偏差例如电压和温度变化引起的时序不确定性。环形边沿检测器100首先被初始化以便将待测数据信号202的初始边沿捕捉到位于贯穿环形边沿检测器100的环形数据路径的中心的状态捕捉模块220中。可对待测数据信号202进行反复测试以根据位于环形数据路径中心的状态捕捉模块220对工艺变化的反应监控初始边沿的移动。初始边沿的移动或者不移动可用来保证设计余量足够以及用来调整工作参数,例如电源电压、频率和温度。
本领域技术人员会理解,对于具体应用可以按照期望选择边沿检测单元200的数量。当利用环形边沿检测器100对多于一个的数据信号202进行采样和/或当期望大的采样窗口时,可以使用大量的边沿检测单元200。
图2A-2E为根据本发明的环形边沿检测器的边沿检测单元的原理图,其中类似元件与图1以及彼此之间共用类似的附图标记。图2A-2E为基本边沿检测单元的原理图,分别为固定配置的边沿检测单元、不可配置的边沿检测单元、单配置的边沿检测单元、和双配置的边沿检测单元。
参考图2A,给出了基本边沿检测单元,输入选择模块210包括反相器230和与非(NAND)门234、236、238。状态捕捉模块220包括触发器240。此处所定义的基本边沿检测单元在状态捕捉模块中使用单触发器。在此实施方式中,配置信号206(config)对边沿检测单元200进行配置以使数据信号202(data_in)、前一单元信号212(out(n-1))之一通过,而阻止其他的数据信号202以及前一单元信号212。当配置信号206为高时,与非门234的输入之一为高,因此来自与非门234的中间数据信号246为数据信号202的反转信号。来自反相器230的对与非门236的输入为低,因此无论前一单元信号212的状态如何,来自与非门236的中间单元信号244为高。当前单元信号214(out(n))为与非门238的输出,跟随数据信号202。当配置信号206为低时,数据信号202被阻止,当前单元信号214跟随前一单元信号212。当由时钟信号204(clk)作时钟时,来自触发器240的边沿信号208(edge)跟随当前单元信号214的状态。可以读出来自接下来的边沿检测单元200的边沿信号208以确定数据信号的时序。
参考图2B,其中给出了固定配置边沿检测单元,本例中的输入选择模块210与图2A中的输入选择模块210相同,但状态捕捉模块220包括第二触发器242。第二触发器242提高了测量前一单元信号212时序的分辨率,原因在于只有一个与非门处理前一单元信号212以产生提供给触发器242的中间单元信号244。此处所定义的固定配置边沿检测单元使用单一配置信号以在输入选择模块中在数据信号和前一单元信号之间进行选择。触发器242产生边沿信号209(edge0),该边沿信号209为边沿信号208(edge1)的反转信号。触发器240、242由时钟信号204触发。在状态捕捉模块220中具有两个触发器240、242的好处在于任何两个锁存器之间的延迟元件为一个与非门。这比具有更复杂的输入选择模块210的情形提供了更好的分辨率。
参考图2C,给出了不可配置的边沿检测单元,本例中的状态捕捉模块220与图2B的状态捕捉模块220相同,但输入选择模块210不包括用于接收数据信号或者配置信号的连接。此处定义的不可配置的边沿检测单元为不可操作以接收配置信号或者数据信号。不可配置边沿检测单元可用于接收前一单元信号212并产生当前单元信号214的边沿检测器系列,而无需接收数据或者不必是可配置的。不可配置边沿检测单元减少了所需门的数量。输入选择模块210包括反相器248、250。反相器248将前一单元信号212反相以产生中间单元信号244。反相器250将中间单元信号244反相以产生当前单元信号214。触发器240、242由时钟信号204触发以分别捕捉当前单元信号214和中间单元信号244。反相器248、250上的延迟被调整以使不同边沿检测单元200中的所有不同类型延迟元件之间的延迟一致以得到均匀的分辨率。
参考图2D,给出了单配置的边沿检测单元,本例中的状态捕捉模块220与图2B的状态捕捉模块220相同,但输入选择模块210包括较少的门。此处定义的单配置的边沿检测单元使用单配置信号处理输入选择模块中的数据信号和前一单元信号之一。配置信号206(config_b)和前一单元信号212输入至与非门236以产生中间单元信号244和数据信号202,中间单元信号244输入至与非门238以产生当前单元信号214。在本实施方式中,数据信号202被设计成常态为高,使得当前单元信号214为前一单元信号212的函数。当数据信号202变低时,当前单元信号214为数据信号202的函数,配置信号206被拉低以阻止前一单元信号212。
参考图2E,给出了双配置的边沿检测单元,本例中的状态捕捉模块220与图2B的状态捕捉模块220相同,但输入选择模块210接收附加的配置信号252(config_b)并少需要一个反相器。此处定义的双配置的边沿检测单元使用两个单独的配置信号来处理输入选择模块中的数据信号和前一单元信号。配置信号206、252可设成相互独立地传递或者阻止数据信号202和前一单元信号212。配置信号206(config)和数据信号202输入至与非门234以产生中间单元信号246,前一单元信号212和配置信号252输入至与非门236以产生中间单元信号244。
本领域技术人员容易理解,图2A-2E所示的边沿检测单元的逻辑不限于这些给出的示例。边沿检测单元可以根据具体应用的需要,使用任意数量的逻辑门和/或逻辑门的组合,只要边沿检测单元在逻辑上等价。
图3,为根据本发明的具有环形边沿检测器用旋转器的环形边沿检测器的框图,其中类似元件与图1以及2A-2E共用类似的附图标记。具有数据信号连接的任何一个边沿检测单元都能接收数据信号,因此第一边沿检测单元处的边沿信号不必是首先由环形边沿检测器捕捉的边沿信号。旋转器可用于将来自任何一个边沿检测单元的边沿信号再对齐,从而使首先由环形边沿检测器捕捉的边沿信号被首先读入。
参照图3,环形边沿检测器100包括可操作地连接以形成贯穿环形边沿检测器100的环形数据路径的n个边沿检测单元200。每个边沿检测单元200接收来自上游的边沿检测单元200的前一单元信号212。本例中,某些而不是全部边沿检测单元200具有接收数据信号202和配置信号206的连接,而所有边沿检测单元200具有用于读出第一边沿信号208和第二边沿信号209的连接。边沿信号208、209被传递到达旋转器260。指示第N个边沿检测单元200接收数据信号的配置开始信号262被提供给路径选择模块264,该路径选择模块264响应配置开始信号262并产生路径选择信号266。旋转器260开始进行旋转器260中位于第2N位置的边沿信号208、209的读出并提供边沿值作为边沿读出信号268中的信息。
在旋转器260的动作的一例中,第三边沿检测单元(EDC3)接收数据信号1202。EDC3的配置信号206设置成阻止来自EDC2上游的前一单元信号212。一旦数据信号1202的状态被边沿检测单元200捕捉,就使用旋转器260来读出边沿信号208、209。配置开始信号262将EDC3接收了数据信号1202、即N值为3通知路径选择模块264,路径选择模块264产生引导旋转器260开始从位置2N读出的路径选择信号266,即EDC3的第一边沿信号208。旋转器260可继续顺序读取EDC4,EDCn-1,EDCn及EDC1,直到到达EDC2的第二边沿信号208,这是最终边沿信号。
图4为根据本发明的环形边沿检测器的另一个实施方式的框图。环形边沿检测器在边沿检测单元和边沿检测器系列之间交替。
环形边沿检测器300可被配置为使用环形数据路径的整个长度并提供较大的采样窗口或者可分成较短长度且大量的较小采样窗口。环形边沿检测器300包括与边沿检测器系列310交替的前沿检测单元(EDC)400,其可操作地连接以形成贯穿环形边沿检测器300的环形数据路径。每个前沿检测单元400具有EDC数据输入402、EDC配置输入406、EDC输入412、和EDC输出414。每个边沿检测器系列310具有EDS输入312和EDS输出314。边沿检测器系列310包括一个或者多个EDS边沿检测单元320,每个EDS边沿检测单元320具有EDS单元输入322和EDS单元输出324。EDS边沿检测单元320串联连接在EDS输入312和EDS输出314之间,其中一个EDS边沿检测单元320的EDS单元输出324连接至下一个EDS边沿检测单元320的EDS单元输入端322。系列中的第一EDS边沿检测单元320的EDS单元输入322为EDS输入312,而系列中的最后一个EDS边沿检测单元320的EDS单元输入322为EDS输出314。每个前沿检测单元400和每个EDS边沿检测单元320具有提供边沿信号的一个或者多个边沿输出,该边沿位于可被读取来确定数据信号的时序。边沿输出为了说明清晰起见从图4中省略。
每个前沿检测单元400可以是图2A、2B、2D、2E中所示的基本边沿检测单元、固定配置边沿检测单元、单配置边沿检测单元或者双配置边沿检测单元。前沿检测单元400根据具体应用需求可以是各种类型的混合。参考图4,每个EDS边沿检测单元320以是图2A-2E中所示的基本边沿检测单元、固定配置边沿检测单元、不可配置边沿检测单元、单配置边沿检测单元或者双配置边沿检测单元。在一个实施方式中,单个EDS边沿检测单元320可用作边沿检测器系列310。在另一个实施方式中,大量EDS边沿检测单元320可用作边沿检测器系列310。在又一个实施方式中,EDS边沿检测单元320按照具体应用需求可以为不同类型的混合。不可配置的边沿检测单元,减少了用于边沿检测器系列310的逻辑门数,可以在EDS边沿检测单元320无需数据输入或者配置输入的情况中使用。
在操作中,环形边沿检测器300可被配置成使用整个长度并提供较大采样窗口或者可分成较短长度且大量的较小采样窗口。在一例中,一个边沿检测单元400被连接成在其EDC数据输入端402接收数据信号,边沿检测单元400被配置成在其EDC输入412阻止前一单元信号。所有前沿检测单元400和边沿检测器系列310可用来为数据信号提供边沿检测。在另一例中,每个边沿检测单元400连接成在其EDC数据输入端402接收数据信号,每个前沿检测单元400被配置成在其EDC输入端412阻止前一单元信号。每个边沿检测单元400及随后的边沿检测器系列310可用于为每个数据信号提供边沿检测。
本领域技术人员会理解,环形边沿检测器300的部件和配置可以根据具体应用需求选定。
图5A-5C为根据本发明的环形边沿检测器的实施方式的框图。
参考图5A,其中类似元件与图2C、2D及图4共用类似的附图标记,本例中的环形边沿检测器300被配置成对从触发器442发出的具有禁止控制端的数据路径440提供边沿检测。
本例中,第0、第4、第8及第12个前沿检测单元400(EDC0、EDC4、EDC8、EDC12)为单配置边沿检测单元,边沿检测器系列310(EDC1-EDC3、EDC5-EDC7、EDC9-EDC11、EDC13-EDC15)中的EDS边沿检测单元320为不可配置的边沿检测单元。对于前沿检测单元EDC4详细说明了单配置边沿检测单元,对于EDS边沿检测单元EDC1详细说明了不可配置的边沿检测单元。边沿检测单元EDC4连接成在其EDC数据输入402接收来自数据路径440的数据信号1202,且被配置成在EDC4的EDC输入412阻止来自第三EDS边沿检测单元320(EDC3)的前一单元信号212。可以将单配置边沿检测单元用作前沿检测单元EDC4,原因在于数据路径440可置成禁止模式,这样数据信号1202保持高,从而使边沿检测器的电路配置不受干扰。数据信号1202被设计成常态为高,从而当前单元信号214为EDC4的前一单元信号212的函数。当数据路径禁止触发器442翻转以便数据信号202变低时,当前单元信号214为EDC4的数据信号1202的函数,而配置信号206被拉低以阻止EDC4的前一单元信号212。所有前沿检测单元400和从EDC4到EDC15到EDC0到EDC3的边沿检测器系列310可用来为数据信号202提供边沿检测。旋转器(未示出)可用来将来自每个边沿检测单元的边沿信号再对齐,以便由环形边沿检测器首先捕捉的边沿信号被首先读取。
参考图5B,其中类似元件与2B,2C以及图4共用类似的附图标记,本例中的环形边沿检测器300被配置成向作为数据信号1202提供的时钟提供边沿检测,这可用来通过采用大采样窗口确定时钟歪斜。
在本例中,第0、第4、第8及第12个前沿检测单元400(EDC0、EDC4、EDC8、EDC12)为固定配置边沿检测单元,边沿检测器系列310(EDC1-EDC3、EDC5-EDC7、EDC9-EDC11、EDC13-EDC15)中的EDS边沿检测单元320为不可配置的边沿检测单元。对于前沿检测单元EDC4详细说明了固定配置边沿检测单元,对于EDS边沿检测单元EDC1详细说明了不可配置的边沿检测单元。边沿检测单元EDC0连接成在其EDC数据输入端402接收来自时钟的数据信号1202,且被配置成在EDC0的EDC输入端412阻止来自第15个EDS边沿检测单元320(EDC15)的EDC0的前一单元信号212。当EDC0的配置信号为高时,当前单元信号214跟随数据信号1202而ECD0的前一单元信号212被阻止。所有前沿检测单元400和从EDC0至EDC15的边沿检测器系列310可用来为数据信号1202提供边沿检测,如箭头501所指。
参考图5C,其中类似元件与2C、2E以及图4共用类似的附图标记,本例中的环形边沿检测器300被配置成向作为数据信号1202、1203、1204、1205提供的多个时钟提供边沿检测,这可用来通过采用大量的较小采样窗口确定时钟歪斜。
在本例中,第0、第4、第8及第12个前沿检测单元400(EDC0、EDC4、EDC8、EDC12)为双配置边沿检测单元,边沿检测器系列310(EDC1-EDC3、EDC5-EDC7、EDC9-EDC11、EDC13-EDC15)中的EDS边沿检测单元320为不可配置的边沿检测单元。对于前沿检测单元EDC4详细说明了双配置边沿检测单元,对于EDS边沿检测单元EDC1详细说明了不可配置的边沿检测单元。
前沿检测单元400连接成在其EDC数据输402接收来自时钟的数据信号1202、1203、1204、1205;EDC0、EDC4、EDC8以及EDC12可操作地连接至待测的不同时钟。每个前沿检测单元400连接成接收第一配置信号206和第二配置信号252,第一配置信号206传递或阻止其数据信号,而第二配置信号252传递或阻止前一单元信号212。前沿检测单元400被配置成在其EDC输入端412阻止来自前一EDS边沿检测单元320的前一单元信号212;第一配置信号206被置高而第二配置信号252被置低。前沿检测单元400和边沿检测器系列310形成箭头502所指的用于数据信号1202的由从EDC0到EDC3的四个边沿检测单元构成的采样窗口,箭头503所指的用于数据信号1203的由从EDC4到EDC7的四个边沿检测单元构成的采样窗口,箭头504所指的用于数据信号1204的由从EDC8到EDC11的四个边沿检测单元构成的采样窗口,和箭头505所指的用于数据信号1205的由从EDC12到EDC15的四个边沿检测单元构成的采样窗口。
本领域技术人员会懂得,根据具体应用需求多个采样窗口可设成不同长度。在一例中,图5C中的环形边沿检测器300可操作以使多个采样窗口包括用于数据信号1202的由四个边沿检测单元EDC0-EDC3构成的一个采样窗口、用于数据信号1203的由四个边沿检测单元EDC4-EDC7构成的一个采样窗口、用于数据信号1204的由四个边沿检测单元EDC8-EDC15构成的一个采样窗口。在一个实施方式中,每个单个边沿检测单元是由一个锁存器构成的采样窗口。单个边沿检测单元的实例可以检查其他状态捕捉元件的状态,例如不可扫描的锁存器或者SRAM单元。在另一个实施方式中,某些边沿检测器系列310可包括不同数量的边沿检测单元320,使得每个采样窗口包括不同数量的边沿检测单元。将不同长度的边沿检测器系列310在采样窗口内串接在一起会形成多个不周长度的采样窗口。在又一个实施方式中,采样窗口的长度可动态改变以使数据信号边沿循环通过环形数据路径超过一次。该虚拟采样窗口的长度大于贯穿环形边沿检测器的环形数据路径中的边沿检测单元的数量。设置配置信号以使前一单元信号不在接收数据信号的边沿检测单元处被阻止。指示当前单元信号状态的边沿信号当该边沿使另一信号通过环形数据路径而被重写之前对其进行读取。
图6为根据本发明的环形边沿检测器的规划原理图,其中类似元件与图4共用类似的附图标记。环形边沿检测器被放置在紧密排列的阵列中,数据输入被间隔开以保持间距并降低噪声影响。
环形边沿检测器300与边沿检测器系列(EDS)310交替地布置在2×8的阵列内,边沿检测单元(EDC)400可操作地连接以形成贯穿环形边沿检测器300的环形数据路径600。局部时钟模块(LCB)601可操作地连接至环形边沿检测器300。每个前沿检测单元400和形成后续的边沿检测器系列310的EDS边沿检测单元320可被配置成采样窗口。本例中,边沿检测器系列310包括不同数量的EDS边沿检测单元320,因此采样窗口可配置成不同长度。从EDC11到EDC13的采样窗口602包括三个边沿检测单元,从EDC14到EDC15的采样窗口604包括两个边沿检测单元。采样窗口602、604在另一配置中可被合,使得采样窗口606包括EDC11到EDC15五个边沿检测单元。将边沿检测单元排列在阵列中避免了易受噪声和信号延迟影响的长的通信线。将数据输入端分开,例如用至少一个边沿检测单元分开数据输入端,避免了数据输入端上的数据信号间的串扰。
很重要的一点要注意,图和说明阐述本发明的具体应用和实施方式,但当前公开的范围或者在此给出的权利要求并不限于此。在理解说明和审阅此处的附图的基础上,对于本领域技术人员而言,会很快明了本发明的种种其他的实施方式,这样的实施方式已经考虑并落入本发明的权利要求范围之内。
尽管此处公开的本发明的实施方式为优选,在不偏离本发明主旨和范畴的情况下,可进行各种改动和修正。本发明的范围在所附权利要求所指出,所有进入其内涵和等价范围的改变均包含于其中。
Claims (20)
1.一种集成电路上的环形边沿检测器,包括:
多个边沿检测单元,多个边沿检测单元的每个具有可操作地接收数据信号和前一单元信号以及产生当前单元信号的输入选择模块、和可操作地连接以接收当前单元信号的状态捕捉模块,
其中,多个边沿检测单元的每个的当前单元信号被提供给多个边沿检测单元的下一个作为多个边沿检测单元的下一个的前一单元信号,
来自最后一个边沿检测单元的当前单元信号被提供给第一个边沿检测单元作为第一个边沿检测单元的前一单元信号。
2.权利要求1中记载的检测器,其中,
状态捕捉模块响应时钟信号来触发对当前单元信号的捕捉。
3.权利要求1中记载的检测器,其中,
边沿检测单元从包括基本边沿检测单元、固定配置边沿检测单元、不可配置边沿检测单元、单配置边沿检测单元和双配置边沿检测单元的组中选择。
4.权利要求1中记载的检测器,其中,
状态捕捉模块响应时钟信号和当前单元信号来产生边沿信号,
还包括可操作地连接至状态捕捉模块的旋转器,旋转器响应路径选择信号以从首先被捕捉的边沿信号顺序地产生边沿信号的边沿读出信号。
5.一种集成电路上的环形边沿检测器,包括:
前沿检测单元,每个前沿检测单元具有前沿检测单元数据输入、前沿检测单元配置输入、前沿检测单元输入以及前沿检测单元输出;
边沿检测器系列,每个边沿检测器系列具有边沿检测器系列输入和边沿检测器系列输出;和
所述边沿检测器系列包括第一边沿检测器系列,具有第一边沿检测器系列数据输入和第一边沿检测器系列数据输出;
其中,每个前沿检测单元的前沿检测单元输出可操作地在边沿检测器系列的下一个的边沿检测器系列输入处与边沿检测器系列的下一个相连接;
每个边沿检测器系列的边沿检测器系列输出可操作地在下一个前沿检测单元的前沿检测单元输入处与下一个前沿检测单元相连接;
边沿检测器系列的最后一个的边沿检测器系列输出可操作地连接至第一个前沿检测单元的前沿检测单元输入。
6.权利要求5中记载的检测器,其中,
边沿检测器系列包括边沿检测器系列边沿检测单元,每个边沿检测器系列的边沿检测单元具有边沿检测器系列单元输入和边沿检测器系列单元输出,第一个边沿检测器系列边沿检测单元的边沿检测器系列单元输入可操作地连接至边沿检测器系列输入,最后一个边沿检测器系列边沿检测单元的边沿检测器系列单元输出可操作地连接至边沿检测器系列输出,中间的边沿检测器系列边沿检测单元可操作地串联连接在第一个边沿检测器系列边沿检测单元的边沿检测器系列单元输出和最后一个边沿检测器系列边沿检测单元的边沿检测器系列单元输入之间,一个边沿检测器系列边沿检测单元的边沿检测器系列单元输出可操作地连接至下一个边沿检测器系列边沿检测单元的边沿检测器系列单元输入。
7.权利要求6中记载的检测器,其中,
边沿检测器系列边沿检测单元从包括基本边沿检测单元、固定配置边沿检测单元、不可配置的边沿检测单元、单配置边沿检测单元、和双配置边沿检测单元的组中选择。
8.权利要求5中记载的检测器,其中,
前沿检测单元从包括基本边沿检测单元、固定配置边沿检测单元、单配置边沿检测单元、和双配置边沿检测单元的组中选择。
9.权利要求5中记载的检测器,其中,
边沿检测器系列包括可操作地连接在边沿检测器系列输入和边沿检测器系列输出之间的至少一个边沿检测器系列边沿检测单元,该至少一个边沿检测器系列边沿检测单元为不可配置边沿检测单元。
10.权利要求9中记载的检测器,其中,
至少一个前沿检测单元为单配置边沿检测单元。
11.权利要求9中记载的检测器,其中,
至少一个前沿检测单元为固定配置边沿检测单元。
12.权利要求9中记载的检测器,其中,
至少一个前沿检测单元为双配置边沿检测单元。
13.一种利用集成电路上的可变长度采样窗口的边沿检测方法,包括:
提供具有边沿检测单元的环形边沿检测器,每个边沿检测单元的边沿检测单元数据输出可操作地连接至另一边沿检测单元的边沿检测单元数据输入,以形成贯穿环形边沿检测器的环形数据路径;以及
配置边沿检测单元中的一个以接收数据信号以及阻止边沿检测单元数据输入通过边沿检测单元中的该一个。
14.利要求13中记载的方法,还包括:
在边沿检测单元中的该一个接收数据信号;
将数据信号沿环形数据路径传递通过边沿检测单元;
在边沿检测单元中的该一个处阻止数据信号;
在预定时刻,在每个边沿检测单元处捕捉数据信号的状态。
15.权利要求14中记载的方法,
还包括旋转捕捉到的状态以首先读取在边沿检测单元中的该一个处的状态。
16.权利要求13中记载的方法,
还包括配置边沿检测单元的另一个接收另一数据信号并阻止边沿检测单元数据输入通过边沿检测单元的该另一个。
17.权利要求16中记载的方法,还包括:
在边沿检测单元的该一个处接收所述数据信号;
在边沿检测单元的该另一个接收该另一数据信号;
将数据信号和该另一数据信号沿环形数据路径传递通过边沿检测单元;
在边沿检测单元的该另一个处阻止所述数据信号;
在边沿检测单元的该一个处阻止该另一数据信号;
在预定时刻,在每个边沿检测单元处捕捉所述数据信号和该另一数据信号的状态。
18.一种集成电路上的环形边沿检测器,包括:
输入选择模块,每个输入选择模块的输入选择模块输出可操作地连接至另一个输入选择模块的输入选择模块输入以形成环形数据路径;以及
状态捕捉模块,可操作地连接至每个输入选择模块的输入选择模块输出,
其中,至少一个输入选择模块是可配置的以将环形数据路径分成采样窗口。
19.权利要求18中记载的检测器,其中,
至少两个输入选择模块是可配置的以将环形数据路径分成第一采样窗口和第二采样窗口。
20.权利要求19中记载的检测器,其中,
第一采样窗口和第二采样窗口的长度不同。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/563,888 | 2006-11-28 | ||
US11/563,888 US7759980B2 (en) | 2006-11-28 | 2006-11-28 | Circular edge detector for measuring timing of data signals |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101191817A CN101191817A (zh) | 2008-06-04 |
CN101191817B true CN101191817B (zh) | 2010-12-08 |
Family
ID=39493169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101692118A Expired - Fee Related CN101191817B (zh) | 2006-11-28 | 2007-11-02 | 环形边沿检测器及边沿检测方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7759980B2 (zh) |
CN (1) | CN101191817B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104345264B (zh) * | 2013-07-29 | 2018-08-28 | 瑞昱半导体股份有限公司 | 时钟脉冲边沿侦测装置与方法 |
US9767917B2 (en) * | 2015-10-13 | 2017-09-19 | International Business Machines Corporation | Mitigation scheme for SRAM functionality |
US10048316B1 (en) * | 2017-04-20 | 2018-08-14 | Qualcomm Incorporated | Estimating timing slack with an endpoint criticality sensor circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975640A (en) * | 1990-02-20 | 1990-12-04 | Crosscheck Technology, Inc. | Method for operating a linear feedback shift register as a serial shift register with a crosscheck grid structure |
US5592105A (en) * | 1995-01-20 | 1997-01-07 | Xilinx, Inc. | Configuration logic to eliminate signal contention during reconfiguration |
US6178472B1 (en) * | 1998-06-15 | 2001-01-23 | International Business Machines Corporation | Queue having distributed multiplexing logic |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7949907B2 (en) * | 2006-10-03 | 2011-05-24 | Wipro Limited | Method and device for data communication |
-
2006
- 2006-11-28 US US11/563,888 patent/US7759980B2/en not_active Expired - Fee Related
-
2007
- 2007-11-02 CN CN2007101692118A patent/CN101191817B/zh not_active Expired - Fee Related
-
2009
- 2009-11-19 US US12/621,763 patent/US7880507B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975640A (en) * | 1990-02-20 | 1990-12-04 | Crosscheck Technology, Inc. | Method for operating a linear feedback shift register as a serial shift register with a crosscheck grid structure |
US5592105A (en) * | 1995-01-20 | 1997-01-07 | Xilinx, Inc. | Configuration logic to eliminate signal contention during reconfiguration |
US6178472B1 (en) * | 1998-06-15 | 2001-01-23 | International Business Machines Corporation | Queue having distributed multiplexing logic |
Also Published As
Publication number | Publication date |
---|---|
CN101191817A (zh) | 2008-06-04 |
US20080122490A1 (en) | 2008-05-29 |
US20100102854A1 (en) | 2010-04-29 |
US7759980B2 (en) | 2010-07-20 |
US7880507B2 (en) | 2011-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5014226A (en) | Method and apparatus for predicting the metastable behavior of logic circuits | |
EP0470803B1 (en) | Event qualified test architecture | |
US9541591B2 (en) | Periodic signal measurement using statistical sampling | |
US8497694B2 (en) | On-chip sensor for measuring dynamic power supply noise of the semiconductor chip | |
CN100367045C (zh) | 基于二分法的电路连线导通测试方法 | |
US6219813B1 (en) | Programmable timing circuit for testing the cycle time of functional circuits on an integrated circuit chip | |
US8368385B2 (en) | Methods and systems to detect voltage changes within integrated circuits | |
US7961559B2 (en) | Duty cycle measurement circuit for measuring and maintaining balanced clock duty cycle | |
CN114397561B (zh) | 时序错误检测电路、方法以及电子设备 | |
US7197419B2 (en) | System and method for thermal monitoring of IC using sampling periods of invariant duration | |
JPH07248847A (ja) | クロック信号調整方法および装置 | |
CN101191817B (zh) | 环形边沿检测器及边沿检测方法 | |
CN110679087A (zh) | 提高片上定时不确定性测量的分辨率 | |
US20030120989A1 (en) | Method and circuit to implement double data rate testing | |
CN104778295B (zh) | 测试包含多个相位旋转器的集成电路设计 | |
CN102466779B (zh) | 触发器延时的内建测试方法及电路 | |
US8898530B1 (en) | Dynamic built-in self-test system | |
Caselli et al. | Cooperative built-in self-testing and self-diagnosis of NoC bisynchronous channels | |
JP5660138B2 (ja) | 集積回路および試験方法 | |
US5353308A (en) | Event qualified test methods and circuitry | |
US8912824B1 (en) | Method and apparatus for detecting rising and falling transitions of internal signals of an integrated circuit | |
CN113125944B (zh) | 用于fpga支持全路径的电路延迟检测器及检测方法 | |
Di Natale et al. | Hidden-delay-fault sensor for test, reliability and security | |
CN111224734A (zh) | 一种大规模采集阵列的同步系统 | |
Metra et al. | On-chip clock faults' detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 Termination date: 20201102 |
|
CF01 | Termination of patent right due to non-payment of annual fee |