CN101189585A - 字节可寻址存储器的提取索引寻址 - Google Patents
字节可寻址存储器的提取索引寻址 Download PDFInfo
- Publication number
- CN101189585A CN101189585A CNA2006800193169A CN200680019316A CN101189585A CN 101189585 A CN101189585 A CN 101189585A CN A2006800193169 A CNA2006800193169 A CN A2006800193169A CN 200680019316 A CN200680019316 A CN 200680019316A CN 101189585 A CN101189585 A CN 101189585A
- Authority
- CN
- China
- Prior art keywords
- byte
- word
- register
- multiplexer
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 25
- 238000003860 storage Methods 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 230000033228 biological regulation Effects 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 claims 1
- 239000000284 extract Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 241001441724 Tetraodontidae Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
一种用于字节可寻址存储器的索引寻址的微处理器电路包含由指令指定的字长度索引、基准地址和目的地寄存器(Ri,Rb,Rd)。所述指令还规定在所述索引寄存器(Ri)内压缩的待提取的一个字节(t,u,l,b)。多路复用器(15)具有存取所述索引寄存器的所有字节的字宽输入端,并且响应于字节选择控制(<PART>)将所述规定字节传递到其输出(17)。所述提取的字节直接提供在零扩展地址偏移字(19)的特定位位置处。将所述偏移字加到所述基准地址上(25),使用总和(ADDR)来寻址加载到所述目的地寄存器(Rd)中的存储器内容(27)。
Description
技术领域
本发明大体上涉及微处理器结构中的存储器存取,所述微处理器结构包含加载-存储(RISC机器)结构和存储器导向(CISC机器)结构两者。本发明更确切地说涉及允许微处理器更高效地存取存储器结构(特别是字节可寻址存储器)的索引寻址方案。
背景技术
涉及两个操作数(一个操作数是字节值,另一个操作数是已知的常数值)的操作通常对于用查找表来进行计算是可行的,因为只存在256(=28)个可能字节值和相应结果,因而查找表将相当小。对于计算量大的操作(例如,除法、取幂),存取查找表往往比相同操作的完全硬件或软件执行快速得多。如果处理器结构支持以寄存器索引偏移进行存储器加载,那么可容易地在一个RISC指令中执行查找。
在字长度(例如,32位)是字节长度(8位)的倍数的机器上,可将若干(例如,4个)字节压缩成单个字,因而在存储器有限的应用中节省了可能宝贵的存储器空间。可对处理器自身的内部寄存器和处理器存取的存储器两者应用这种字节压缩方案。
但是,在将使用压缩的字节执行表的查找的情况下,提取所需的字节通常将要求执行一系列额外指令,而这会降低效率。
在现代微处理器应用中,加密和解密操作正变得越来越重要。加密和解密算法可能计算量相当大。此种算法通常用于计算能力有限的便携或嵌入式应用中。较常用的分块加密算法(尤其)包含Blowfish、Triple-DES和Rijndael。
所有这些算法均使用特殊的阵列寻址操作,其要求在当前的微处理器上执行较长的指令序列。所述操作如下:
result=pointer0[offset0>>24]
^pointer1[(offset1>>16)&0xff]
^pointer2[(offset2>>8)&0xff]
^pointer3[offset3&0xff]; (1)
此处主要有四个涉及经压缩的查找表的存储器存取操作。这些操作中的每一者提取32位字中的四个字节中的一者、对提取的字节进行零扩展,且接着将其与基准指针相加。这个索引操作的结果产生待存取的存储器地址。如果较快速地执行这个阵列存取,那么可实现加密和解密过程的显著加速。
因此需要使由操作(1)表示的存储器存取效率更高,使得加密和解密应用将因而与这些算法的目前实施方案相比运行得更快并具有更高的功率效率。
发明内容
本发明描述一种微处理器电路,其响应于用于高效地寻址存储器并将数据从所得的存储器位置加载到寄存器文件中的指令。举例来说,简单的“以所提取的索引加载字”指令致使电路从索引寄存器Ri提取规定字节,并建立零扩展字(其中提取的字节位于位位置[9:2]),这对应于将提取的字节从其最右边的位置向左移位两个位的效果。在电路的示范性实施方案中,通过使用经耦合以接收索引寄存器的每一字节并且受字节选择值控制的多路复用器来实现这个组合式提取操作。将从多路复用器的输出中选定的字节在所需的位位置处直接(不带有任何移位操作)加载到位移寄存器中(可选的,或直接加载到加法器的输入中)。所得的字形成偏移值,接着将所述偏移值与基准地址寄存器Rb的内容相加以形成存储器地址。接着获取所述地址处的存储器内容并将其加载到目标目的地寄存器Rd中。这个指令尤其可用于对表进行索引。
附图说明
图1是用于实施本发明的示范性微处理器电路(和存取的存储器)的框图,所述电路包含与寄存器、加法器及其它区块耦合的字节提取和零扩展单元。
具体实施方式
参看图1,寄存器Ri、Rb和Rd中的每一者都是字长度寄存器(例如,具有32个位)。本发明特别关注的是从索引寄存器Ri中提取规定字节。在此处展示的示范性实施例中,索引寄存器Ri含有四个字节,标记为顶部字节t(包含位31到24)、上部字节u(包含位23到16)、下部字节1(包含字节15到8)和底部字节b(包含位7到0)。可在一个指令中使用两位字节编号{3,2,1,0}标识索引寄存器Ri的{t,u,l,b}部分。可在一个指令中使用寄存器编号(例如{0,1,...,15})单独标识将微处理器中的哪些硬件寄存器指定成索引、基准和目的地寄存器Ri、Rb和Rd。
指令可从Ri中规定一个待提取、零扩展并向左位移特定数目的位的字节。在现有的微处理器电路中,通常使用涉及向左和向右连续位移位若干量的不同步骤的序列来执行此零扩展位提取,所述量取决于待提取和扩展的特定字节。举例来说,为了提取顶部字节t,可将索引寄存器Ri的整个字长度内容读取到临时寄存器中,并接着在临时寄存器中将其向右移位24位。为了提取上部字节u,可将索引寄存器Ri的整个内容读取到临时寄存器中、向左移位8位并接着向右移位24位。为了提取下部字节1,可将索引寄存器Ri的整个内容读取到临时寄存器中、向左移位16位,并接着向右移位24位。为了提取底部字节b,可将索引寄存器Ri的整个内容读取到临时寄存器中、向左移位24位,并接着向右移位24位。一旦被提取出来,结果被再次向左移位一定量的位(例如,移位2位以便存取字节可寻址存储器),以便获得地址偏移或位移。因此,现有技术执行一组循序的移位操作,以便从索引寄存器中提取所需的字节,并在其可用作加载指令的地址偏移或位移之前对其进行字对准。
在本发明中,字节提取和零扩展单元13直接在单个步骤中获得地址偏移值。单元13包含多路复用器15,其从索引寄存器Ri中提取正确的字节。多路复用器15具有来自索引寄存器Ri的四个字节位置(t,u,l和b)中的每一者的字节宽输入。多路复用器1 5还具有两位选择控制输入(图1中标记为<part>),其是从微处理器的指令解码器接收的,并且致使多路复用器15选择所需的字节(t,u,l或b)并将其放置在其字节宽输出17上。
地址位移寄存器19(可选)可接收这个多路复用器输出17,并直接在此寄存器19的位位置[9:2]处加载有选定字节。这些特定的位位置自动提供选定字节的两位位移,从而不需要进行单独两位向左移位操作来获得用于存取字节可寻址存储器的正确地址偏移。寄存器19中的偏移值的其它所有位位置[31:10]和[1:0]都含有零,因而自动提供零扩展。来自位移寄存器19的字长度输出21形成字节提取和零扩展单元13的地址偏移输出。
或者,地址位移寄存器19可能只对字宽偏移值21有概念,且可将来自多路复用器17的选定字节(t,u,l或b)在一个加法器输入的所需位位置[9:2]处直接输入到加法器25中。这个加法器输入的其它位位置[31:10]和[1:0]加载有零,以使提供给加法器25的零扩展偏移字21完整。在任何情况下,都在规定的位位置(此处为[9:2])向偏移字提供选定字节,而不必借助移位操作序列。
将偏移值21加到从基准地址寄存器Rb获得的基准地址23上。来自加法器25的输出形成将从存储器27存取的存储器地址。从存储器27中获取所述地址处的内容,并将其放置在目的地寄存器Rd中。这结束了提取索引存储器存取操作,Rd ←*(Rb+(Ri[part]<<2))。
这种用于支持以寄存器索引偏移进行存储器加载的电路特别可用于预期需要进行频繁的字节大小的表查找的微处理器中,例如特别适用于实施分块加密算法的处理器。此种算法通常在一系列的循环中对文本消息块进行操作,其中每一循环可包括某个规定序列的置换、取代和与循环密钥的组合。此种加密操作中有几种最好使用查找表来实施。本发明支持的提取索引存储器存取使得能够在字节压缩存储器结构中高效地执行这些表查找,从而既节省宝贵的时间又节省宝贵的存储器空间。
虽然已根据示范性实施例描述了本发明,但熟练的技术人员将认识到其它也属于本发明范围内的相关实施方案。举例来说,可使用除本文描述的示范性32位(即4字节)字之外的其它字大小。选定字节被加载到的位位置(在上文实例中提供为用于适应字节寻址存储器的[9:2])可经改变以对应于不同于2的位移值。可能实施除多路复用器之外的其它选择装置,只要其避免多步骤移位序列即可。
Claims (11)
1.一种在微处理器中的电路,所述微处理器响应于用于使用索引寻址存取存储器的指令,所述电路包括:
一组字长度寄存器,其包含规定为索引寄存器、基准地址寄存器和目的地寄存器的寄存器,所述索引寄存器经配置以含有待单独提取的压缩字节;
多路复用器,其具有:字长度输入端,所述字长度输入端耦合到所述索引寄存器并适合存取在所述索引寄存器内压缩的每一字节;字节长度输出端;和控制输入,所述控制输入用于接收字节选择信息,所述多路复用器适合提取在其输入端处接收到的所述字节中的选定一者,并只将所述选定字节传递到其输出端;以及
加法器,其经耦合以从所述基准地址寄存器接收字长度内容,并且还接收偏移字,所述偏移字在所述偏移字的特定位位置处含有来自所述多路复用器的输出端的所述选定字节,所述加法器适合将所述接收到的内容的输出总和供应为待存取的存储器地址,所述存储器地址处存取的存储器内容可加载到所述目的地寄存器中。
2.根据权利要求1所述的电路,其中所述字长度是四字节长度,且所述多路复用器的所述控制输入是规定四个字节中待提取的一者的两位输入。
3.根据权利要求1所述的电路,其中所述偏移字的含有来自所述多路复用器的输出端的所述选定字节的所述特定位位置是位位置[9:2],其对应于适合存取字节可寻址存储器的向左移位两位的偏移。
4.根据权利要求1所述的电路,其进一步包括字长度位移寄存器,所述字长度位移寄存器耦合到所述多路复用器的所述字节长度输出端,并适合在所述位移寄存器的特定位位置处加载所述选定字节,从所述位移寄存器输出的内容形成提供到所述加法器的所述偏移字。
5.根据权利要求4所述的电路,其中所述位移寄存器适合在其除适合加载所述选定字节的所述特定位位置之外的所有位位置处存储零。
6.根据权利要求1所述的电路,其中所述加法器是所述微处理器中的中央处理单元的组件,而不是专门用于索引寻址的单独组件。
7.一种由微处理器响应于使用索引寻址存取存储器的指令而执行的方法,所述方法包括:
将特定字长度寄存器规定为索引寄存器、基准地址寄存器和目的地寄存器,并规定在所述索引寄存器内压缩的待提取的字节;
使用多路复用器从所述索引寄存器中提取所述规定字节,并将所述规定字节提供为偏移字的特定位位置;
将来自所述基准地址寄存器的字长度内容与所述偏移字相加以获得总和作为待存取的存储器地址;以及
存取所述存储器地址处的存储器内容,并将所述存取的存储器内容加载到所述目的地寄存器中。
8.根据权利要求7所述的方法,其中所述字长度是四字节长度,且所述多路复用器是两位控制输入,其规定在所述索引寄存器内压缩的四个字节中的哪一字节由所述多路复用器提取。
9.根据权利要求7所述的方法,其中所述偏移字的含有所述规定字节的所述特定位位置是位位置[9:2],其对应于适合存取字节可寻址存储器的向左移位两位的偏移。
10.根据权利要求7所述的方法,其中所述偏移字在除了含有所述规定字节的特定位位置之外的所有位位置中含有零。
11.根据权利要求7所述的方法,其中所述索引寄存器、基准地址寄存器和目的地寄存器以及所述索引寄存器的所述规定字节全部借助所述微处理器所响应的提取索引指令由加载字来规定。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/140,750 | 2005-05-31 | ||
US11/140,750 US7243210B2 (en) | 2005-05-31 | 2005-05-31 | Extracted-index addressing of byte-addressable memories |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101189585A true CN101189585A (zh) | 2008-05-28 |
Family
ID=37464821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006800193169A Pending CN101189585A (zh) | 2005-05-31 | 2006-04-27 | 字节可寻址存储器的提取索引寻址 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7243210B2 (zh) |
EP (1) | EP1891532A4 (zh) |
JP (1) | JP2008542910A (zh) |
KR (1) | KR20080017413A (zh) |
CN (1) | CN101189585A (zh) |
TW (1) | TW200710719A (zh) |
WO (1) | WO2006130285A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263562A (zh) * | 2010-05-28 | 2011-11-30 | 安凯(广州)微电子技术有限公司 | 一种码流数据的读取移除方法和装置 |
CN108369518A (zh) * | 2015-12-23 | 2018-08-03 | 英特尔公司 | 用于位字段寻址和插入的指令和逻辑 |
CN111209041A (zh) * | 2019-12-31 | 2020-05-29 | Oppo广东移动通信有限公司 | 神经网络处理器、片上系统及电子设备 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7728744B2 (en) * | 2005-10-26 | 2010-06-01 | Analog Devices, Inc. | Variable length decoder system and method |
US8285972B2 (en) * | 2005-10-26 | 2012-10-09 | Analog Devices, Inc. | Lookup table addressing system and method |
US8024551B2 (en) | 2005-10-26 | 2011-09-20 | Analog Devices, Inc. | Pipelined digital signal processor |
US8301990B2 (en) * | 2007-09-27 | 2012-10-30 | Analog Devices, Inc. | Programmable compute unit with internal register and bit FIFO for executing Viterbi code |
US7877571B2 (en) | 2007-11-20 | 2011-01-25 | Qualcomm, Incorporated | System and method of determining an address of an element within a table |
US10802990B2 (en) * | 2008-10-06 | 2020-10-13 | International Business Machines Corporation | Hardware based mandatory access control |
CN103168289B (zh) * | 2011-10-14 | 2016-07-06 | 松下知识产权经营株式会社 | 转置运算装置及其集成电路、以及转置处理方法 |
US10013258B2 (en) * | 2014-09-29 | 2018-07-03 | International Business Machines Corporation | Single instruction array index computation |
CN105892993B (zh) * | 2016-03-28 | 2019-02-15 | 龙芯中科技术有限公司 | 基于提取插入操作的重组方法、装置及微处理器 |
CN108268381B (zh) * | 2017-12-15 | 2021-12-24 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种安全实现数据快速寻址的方法 |
CN114697402B (zh) * | 2020-12-29 | 2023-07-14 | 中移物联网有限公司 | 物联网协议序列化方法、装置及电子设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0382246A3 (en) * | 1989-02-09 | 1991-09-11 | Nec Corporation | Bit addressing system |
EP0463973A3 (en) * | 1990-06-29 | 1993-12-01 | Digital Equipment Corp | Branch prediction in high performance processor |
US5193167A (en) * | 1990-06-29 | 1993-03-09 | Digital Equipment Corporation | Ensuring data integrity by locked-load and conditional-store operations in a multiprocessor system |
CA2045789A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Granularity hint for translation buffer in high performance processor |
CA2045791A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Branch performance in high speed processor |
US5778423A (en) * | 1990-06-29 | 1998-07-07 | Digital Equipment Corporation | Prefetch instruction for improving performance in reduced instruction set processor |
CA2045705A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | In-register data manipulation in reduced instruction set processor |
US5509129A (en) * | 1993-11-30 | 1996-04-16 | Guttag; Karl M. | Long instruction word controlling plural independent processor operations |
JPH1049369A (ja) * | 1996-08-07 | 1998-02-20 | Ricoh Co Ltd | データ処理装置 |
US6112293A (en) * | 1997-11-17 | 2000-08-29 | Advanced Micro Devices, Inc. | Processor configured to generate lookahead results from operand collapse unit and for inhibiting receipt/execution of the first instruction based on the lookahead result |
US6378060B1 (en) * | 1998-08-24 | 2002-04-23 | Microunity Systems Engineering, Inc. | System to implement a cross-bar switch of a broadband processor |
GB2352065B (en) * | 1999-07-14 | 2004-03-03 | Element 14 Ltd | A memory access system |
US8452945B2 (en) * | 2002-09-17 | 2013-05-28 | Hewlett-Packard Development Company, L.P. | Indirect indexing instructions |
-
2005
- 2005-05-31 US US11/140,750 patent/US7243210B2/en active Active
-
2006
- 2006-04-27 KR KR1020077030873A patent/KR20080017413A/ko not_active Application Discontinuation
- 2006-04-27 EP EP06751727A patent/EP1891532A4/en not_active Withdrawn
- 2006-04-27 CN CNA2006800193169A patent/CN101189585A/zh active Pending
- 2006-04-27 WO PCT/US2006/016162 patent/WO2006130285A1/en active Application Filing
- 2006-04-27 JP JP2008514648A patent/JP2008542910A/ja not_active Abandoned
- 2006-05-18 TW TW095117652A patent/TW200710719A/zh unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263562A (zh) * | 2010-05-28 | 2011-11-30 | 安凯(广州)微电子技术有限公司 | 一种码流数据的读取移除方法和装置 |
CN102263562B (zh) * | 2010-05-28 | 2014-02-05 | 安凯(广州)微电子技术有限公司 | 一种码流数据的读取移除方法和装置 |
CN108369518A (zh) * | 2015-12-23 | 2018-08-03 | 英特尔公司 | 用于位字段寻址和插入的指令和逻辑 |
CN111209041A (zh) * | 2019-12-31 | 2020-05-29 | Oppo广东移动通信有限公司 | 神经网络处理器、片上系统及电子设备 |
CN111209041B (zh) * | 2019-12-31 | 2022-05-17 | Oppo广东移动通信有限公司 | 神经网络处理器、片上系统及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US7243210B2 (en) | 2007-07-10 |
JP2008542910A (ja) | 2008-11-27 |
WO2006130285A1 (en) | 2006-12-07 |
WO2006130285A8 (en) | 2008-01-24 |
TW200710719A (en) | 2007-03-16 |
EP1891532A4 (en) | 2009-03-04 |
EP1891532A1 (en) | 2008-02-27 |
US20060271763A1 (en) | 2006-11-30 |
KR20080017413A (ko) | 2008-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101189585A (zh) | 字节可寻址存储器的提取索引寻址 | |
US6343356B1 (en) | Methods and apparatus for dynamic instruction controlled reconfiguration register file with extended precision | |
US7565514B2 (en) | Parallel condition code generation for SIMD operations | |
US7493474B1 (en) | Methods and apparatus for transforming, loading, and executing super-set instructions | |
US6915413B2 (en) | Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein | |
CN104981771B (zh) | 基于标量寄存器数据值的向量寄存器寻址和功能 | |
CN103365627A (zh) | 执行单元内的数据转发系统和方法 | |
CN102741817B (zh) | 方法和装置和记录载体 | |
US5918031A (en) | Computer utilizing special micro-operations for encoding of multiple variant code flows | |
CN102077195A (zh) | 具有紧凑指令集架构的微处理器 | |
CN103748550A (zh) | 用于存储熵编码指令序列及将其翻译成可执行形式的方法和设备 | |
CN101911011B (zh) | 确定表内的元素的地址的系统和方法 | |
EP0908812B1 (en) | Processor architecture scheme for implementing various addressing modes and method therefor | |
US6314509B1 (en) | Efficient method for fetching instructions having a non-power of two size | |
CN100378652C (zh) | 变指令长度处理 | |
US20130013895A1 (en) | Byte-oriented microcontroller having wider program memory bus supporting macro instruction execution, accessing return address in one clock cycle, storage accessing operation via pointer combination, and increased pointer adjustment amount | |
JPH01233537A (ja) | キャッシュメモリを備えた情報処理装置 | |
CN102541745A (zh) | 微控制器数据存储器的寻址方法和微控制器 | |
US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
CN104572020A (zh) | 一种寄存器堆分页式扩展装置及其实现方法 | |
JP2006509288A (ja) | マイクロプロセッサおよび補助演算ユニットを有するデータ処理デバイスおよび関連方法 | |
JP2002049481A (ja) | 命令グループ判定方法及び装置 | |
JP2000047871A (ja) | 命令語の構造と命令語の処理方法と命令デコーダ | |
JPS6378249A (ja) | コンピユ−タのメモリアドレス拡張方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1116889 Country of ref document: HK |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080528 |
|
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1116889 Country of ref document: HK |