CN101187879A - 电子系统及其数据处理方法 - Google Patents

Abstract

本发明提供一种电子系统及其数据处理方法，特别涉及一种数据处理方法，适用于一电子系统。其中，电子系统至少包括一非易失性存储器、一存储器总线以及一外围总线，非易失性存储器存储至少一属性数据以及一开机程序码。数据处理方法包括下列步骤。首先，在该存储器总线的一重置信号中止后，执行一自动读取程序以由非易失性存储器中得到非易失性存储器的至少一属性数据以及该开机程序码的地址。接着，在该外围总线的重置信号中止后，利用得到的至少一属性数据以及该开机程序码的地址，设定并开始执行开机程序码。本发明所述的电子系统及其数据处理方法，解决了系统硬件接脚不足的问题，而且也方便进一步的扩充。

Description

电子系统及其数据处理方法

技术领域

本发明是有关于一种用于非易失性存储器元件的数据处理方法，特别是有关于一种可用于非易失性存储器元件中所储存的开机相关程序码的数据处理方法。

背景技术

一般而言，系统中都具有至少一开机程序码(例如基本输入输出系统(BIOS)码)以记录所有系统的信息以及开机所需要的相关程序。对于拥有非易失性存储器元件(例如与非门快闪存储器(NAND Type Flash，简称NAND快闪存储器))的系统而言，一般会将开机程序码也存到非易失性存储器元件以避免使用单独的非易失性存储器存储开机程序码。非易失性存储器元件(如快闪存储器)和一般动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)最大的不同处在于，当无电源时，非易失性存储器元件能保存数据完整性，并且具备省电功能及耐震，因此非易失性存储器元件成为嵌入式系统最佳存储器解决方案。

存储器元件通常包括一存储器控制器以及一存储器。存储器控制器在系统的外围总线(例如PCI总线)重置完成之前，必须先知道关于此快闪存储器的一些属性数据，例如总线宽度为8位或16位以及分页(page)大小为512字节、2048字节或4096字节等信息，存储器控制器才能在外围总线完成重置之后正确读出存储器里储存的开机程序码。

一般而言，这样的属性数据可由存储器控制器通过检测硬件接脚(称为strapping pin)的电压电平获得。然而，每个这类的属性都对应到至少一根的硬件接脚，例如至少需要一根接脚用以表示总线宽度以及两根接脚用以表示分页大小。

由于系统的接脚数有限，这些硬件接脚将占用原有的接脚，若找不到足够多的硬件接脚，将使得系统无法正常地工作。

发明内容

有鉴于此，本发明的目的之一即在于提供一种用于具有开机程序码的非易失性存储器的数据处理方法，以解决上述找不到足够多的特殊硬件接脚的问题。

基于上述目的，本发明提供一种适用于电子系统的数据处理方法。其中，电子系统至少包括一非易失性存储器、一连接至该非易失性记体的存储器总线以及一外围总线，非易失性存储器存储一属性数据以及一开机程序码。数据处理方法包括下列步骤。首先，在该存储器总线的一重置信号中止后，依据一预设属性数据执行一自动读取程序以由非易失性存储器中得到非易失性存储器的至少一属性数据以及该开机程序码的地址。接着，在外围总线的重置信号中止(deassert)后，利用得到的至少一属性数据以及该开机程序码的地址，读取该开机程序码至该外围总线。

本发明另提供一种电子系统，包括一非易失性存储器、一控制器、一存储器总线以及一外围总线。非易失性存储器存储至少一属性数据以及一开机程序码。控制器用以控制非易失性存储器。存储器总线用以耦接非易失性存储器以及控制器。外围总线耦接于该控制器。其中，控制器在该存储器总线的一重置信号中止后，执行一自动读取程序以由非易失性存储器中得到非易失性存储器的至少一属性数据以及该开机程序码的地址，并在外围总线的重置信号中止后，利用得到的至少一属性数据以及开机程序码的地址，读取该开机程序码至该外围总线。

本发明尚提供一种数据处理方法，适用于一电子系统，其中该电子系统包括一非易失性存储器、一控制器、一耦接至该控制器与该非易失性存储器之间的存储器总线以及一耦接至该控制器外围总线。该非易失性存储器存储至少一属性数据。数据处理方法包括下列步骤。首先，在该存储器总线的一重置信号中止后，依据一预设属性数据以及一预设地址由该非易失性存储器中读取至少一属性数据。然后，在该外围总线的一重置信号中止前，利用得到的该属性数据配置该控制器。

本发明所述的电子系统及其数据处理方法，解决了系统硬件接脚不足的问题，而且也方便进一步的扩充。

附图说明

图1显示一依据本发明实施例的电子系统连接的示意图。

图2显示一依据本发明实施例的系统的开机序列时序图。

图3A显示一依据本发明实施例的快闪存储器内容配置的示意图。

图3B显示一依据本发明实施例的属性数据区块的示意图。

图3C显示另一依据本发明实施例的属性数据区块的示意图。

图4显示一依据本发明实施例于开机时的数据处理方法的流程图。

图5显示一依据本发明实施例的自动读取程序的流程图。

图6显示另一依据本发明实施例的自动读取程序的流程图。

具体实施方式

为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

本发明的实施例关于一种适用于非易失性存储器元件(例如：快闪存储器)的数据处理方法，利用非易失性存储器元件的结构特性，使存储器控制器读取设置在非易失性存储器元件的特定位置中的特定格式数据，以获取非易失性存储器元件相关的属性数据以及存放于其中的程序码的相关索引，可用以取代已知的硬件接脚，解决系统硬件接脚不足的问题，而且也方便进一步的扩充。

此外，根据本发明的方法，可将储存于非易失性存储器元件中的开机程序码(即BIOS码)分成不同的区块并且连续或不连续地放置，再利用本发明所提供的对照表顺序读出每个区块，可使得设计更有弹性且更有效率。

图1显示一依据本发明实施例的电子系统100。电子系统100中至少包括一处理器102、一芯片组101、一耦接于处理器102与芯片组101之间的前端总线180、以及一非易失性存储器120。芯片组101包括一控制器110、一PCI总线控制器160、一耦接控制器110与PCI总线控制器160的PCI总线170、以及一电源管理单元190。虽然于本实施例中，控制器110通过PCI总线与电子系统100的其他模块通信，然而如本领域技术人员所知，电子系统100也可以使用其它规格的外围总线来实现控制器110与其他模块之间的通信。控制器110通过一存储器总线(例如NANDFlash总线)130耦接至非易失性存储器120。电源管理单元190至少包括一第一暂存器140以及一第二暂存器150。于此实施例中，第一暂存器140以及第二暂存器150为电池供电式(batter well)暂存器，可分别用以保留数据142以及152，以供开机时使用，但不限于此。

非易失性存储器120中包括了一开机程序码(例如BIOS码)122，储存了电子系统100开机所需要的各种程序，用以于电子系统100启动电源后，执行系统开机程序(boot sequence)，以使其能正常运作。非易失性存储器120中还包括一属性数据124，储存了非易失性存储器120的基本属性数据，例如总线宽度为8位或16位以及分页(page)大小为512字节、2048字节或4096字节等信息。

控制器110透过存储器总线130与非易失性存储器120耦接，并借此存取非易失性存储器120。因此，控制器110可透过存储器总线130存取非易失性存储器120中的开机程序码122。

于以下实施例中，非易失性存储器120以NAND快闪存储器作为说明，但本发明并不限于此。NAND快闪存储器由一系列的区块(block)构成，每一区块又包含一系列的分页(page)。

图2显示图1所示的电子系统100的一开机序列时序图。请一并参阅图1与图2所示，四种信号线分别用以表示开机时的系统时序运作，其中信号线CPURST#、PCIRST#、NFRST#以及PWRGD分别用以表示处理器重置信号线、PCI总线重置信号线、快闪存储器重置信号线以及系统电源信号线。当处理器重置信号线CPURST#、PCI总线重置信号线PCIRST#以及快闪存储器重置信号线NFRST#送出(assert)时，信号线上将出现低电平，当其被中止(deassert)时，信号线上将出现高电平。当系统电源信号线PWRGD上出现高电平时，表示电子系统100已正常供电。

图3A显示一依据本发明实施例的快闪存储器内容配置的示意图。如图所示，快闪存储器300中的起始位置(即第1个区块的分页0)中包括了一个第一数据区块310，且也包括了一个开机程序码340，此开机程序码340由如图标号312所示的快闪存储器300的位置开始存放，亦即标号312表示开机程序码340的起始位置。第一数据区块310中储存了快闪存储器300的相关属性数据，用以表示快闪存储器300所使用的格式。第一数据区块310中也储存了表示开机程序码340在快闪存储器300的起始位置的相关存储器地址的指针索引。为了确保这些重要数据不会因为存取错误或其他原因发生错误而造成或执行错误的结果，因此第一数据区块310可以另包括了这些数据的相关备份，这些备份数据可用来还原并取得原始的数据。

由于NAND快闪存储器的工艺不能保证NAND的存储阵列在其生命周期中保持性能的可靠，因此，在NAND快闪存储器的生产中及使用过程中会产生坏块。然而，NAND快闪存储器的生产者会确保快闪存储器的第一数据区块310是好的，因此，一般会将开机程序码连续地储存于第一数据区块310中以确保开机程序码340不被损坏。于本实施例中，为增加设计的弹性，开机程序码340可存放于快闪存储器的任意位置，并可通过存储于第一数据区块310中的开机程序码的地址指针索引数据360定位开机程序码的初始地址。如图3A所示，开机程序码340分成多个区块，如图所示的区块#1至区块#4。开机程序码340也具有一个对照表(T)330，对照表T中可包含区块号码以及该区块对应的快闪存储器地址，其中此对应的快闪存储器地址可为快闪存储器300中的一绝对地址或是以与区块#1的距离表示的相对地址。开机程序码340的区块#1中储存有表示对照表T所在地址的对照表地址320，亦即，可由对照表地址320找到并参考对照表T。如图所示，对照表T存放于地址314，因此，对照表地址320中的内容即设为地址314。其中，对照表T可放置于开机程序码340的任何位置中。

值得注意的是，虽然本实施例中的开机程序码的区块连续地配置，于其他实施例中，开机程序码的区块也可不连续地任意分散配置，例如区块#1接着区块#3，接下来才是区块#2。

如图3A所示，第一数据区块310依序存放有代表属性数据350的数据B0以及B1，以及代表开机程序码340的起始位置的相关指针索引360的数据P0、P1、P2以及P3，其中B1为B0的备份，P1为P0的备份，P3为P2的备份，并且P2用以表示用于备份的开机程序码存放的地址。请注意，第一数据区块310尚包括有许多保留数据部分，可供后续扩充之用。

在图3A所示的属性数据350与开机程序码的地址指针索引数据360各为一个字节，本领域技术人员可以了解到这种安排仅为众多实施例的一种。在实施系统上可以因应各种工程上或其它考虑加以变化而不脱出本发明的真意。

图3B显示一依据本发明实施例的属性数据350的示意图。属性数据350可以包括用以表示总线宽度351、分页大小352、目前工作模式353以及支持模式的数据354。举例来说，总线宽度351可为8位或16位，分页大小352可为512字节(byte)、2048字节或4096字节。支持模式354可为单通道模式或双通道模式，即对16位的数据而言，单通道模式是指数据以8位加8位的方式进行存取，而双通道模式是指数据以每通道8位的方式进行存取，因而若为双通道模式，则可一次进行16位的存取。目前工作模式353则包括了单片(single chip)模式以及多片(multi chip)模式。此是针对快闪存储器中有两份的开机程序码的工作模式，其中一份为原始开机程序码，一份为备份的开机程序码。当快闪存储器处于单片模式时，表示原始开机程序码以及备份开机程序码都放在同一个快闪存储器芯片中。当快闪存储器处于多片模式，如双片模式时，表示原始开机程序码以及备份开机程序码分别放在不同的快闪存储器芯片中。

于一实施例中，每一属性用特定的位数加以表示，例如，以一个位表示其总线宽度以及两个位表示其分页大小。如图3B所示，属性数据350(B0/Bl)为一8位的数据，其中位b0(351)表示总线宽度，位b2-b1(352)表示分页大小，位b3(353)表示支持模式，位b4(353)表示目前工作模式，位b6-b5(355)为保留位，位b7(356)则表示错误检查位。错误检查位用以检查数据在传输过程中，是否发生错误。请注意，虽然于此实施例中是利用循环冗余检查码(Cyclic Redundancy Check，以下简称CRC)来产生错误检查位，于其他实施例中，可采用任何已知的错误检查码，例如同位检查(Parity Check)、汉明码检查(Hamming Code Check)或错误更正码(ECC)，来产生错误检查位，用以判断数据是否为正确。CRC检查是在发送端根据要传送的k位二进制码序列，以一定的规则产生一个校验用的监督码(即CRC码)r位，并附在信息后边，构成一个新的二进制码序列数共(k+r)位，最后发送出去。在接收端，则根据信息码和CRC码之间所遵循的规则进行检验，以确定传送中是否出错。

当属性数据350的位b0的值为0时，表示总线宽度为8位，而当位b0的值为1时，表示总线宽度为16位。类似地，位b2-b1的值为00、01、10以及11时分别表示分页大小为512字节、2千字节、4千字节或保留值。位b3的值为0以及1时分别表示支持模式为单通道模式以及双通道模式。当位b4的值为0时，表示目前工作模式为单片模式，而当位b4的值为1时，表示目前工作模式为多片模式。换言之，可由属性数据350中的位b4得知快闪存储器目前的工作模式。

图3C显示另一依据本发明实施例的开机程序码的地址指针索引数据360的示意图。如图3C所示，地址指针索引数据360(P0/P1/P2/P3)为一8位的数据，其中位b6-b0(361)表示开机程序码的起始位置(亦即区块#1的位置)，位b7(263)则表示错误检查位。同样地，错误检查位采用CRC码或奇同位码，可用以判断数据是否为正确。

本领域技术人员可以明白，图3A至图3C只是众多实施例中的几个例子。为了说明方便起见，图3A至图3C的数据结构将用于以下的实施例中。

图4显示一依据本发明实施例于开机时的数据处理方法的流程图400。

请同时参照图1、图2以及图4。当系统电源被启动，且系统的电源达到系统可以稳定操作的范围时，系统电源信号线PWRGD将被触发(高电平)，以表示电源已处于稳定状态。

此时，如步骤S410，在快闪存储器重置信号线NFRST#中止后，即快闪存储器系统完成重置作业后，控制器110依据一组预设的属性数据执行一自动读取程序以由快闪存储器120中得到快闪存储器120的属性数据以及开机程序码122的区块#1的地址(起始地址)。本实施例中，预设的属性数据是指以快闪存储器120的位宽为8位，分页大小为2048字节的方式读取快闪存储器120中的数据。尤其需要说明的是，在某些实施例当中，控制器100在PCIRST#重置信号中止前完成自动读取程序(如图2所示的210以及周期T₁)。关于自动读取程序以及属性数据将详细介绍于下。

当执行完自动读取程序后，便可以得到快闪存储器120的属性数据以及开机程序码122的区块#1的地址。

于是，如步骤S420，控制器110依据属性数据配置快闪存储器系统，以使快闪存储器系统以最优化的方式进行存取。

如步骤S430，在PCI总线的PCIRST#重置信号中止后，控制器110以配置后的存取方式，依据在自动读取程序中获得的开机程序码的区块#1的地址读取系统配置信息，以使系统完成芯片组101和系统存储器的配置(如图2所示的220以及周期T₂)。通常，系统配置信息是开机程序码最先被执行的一部分，因而控制器110会在PCI总线重置完成之后(即PCI总线重置信号线PCIRST#中止后)，依据芯片组101发出的指令(未图示)，读取开机程序码340的区块#1中的系统配置信息。在一个实施例当中，前述的芯片组101可包含北桥芯片，其所发出的指令为ROMSIP指令。

之后，如步骤S440，在处理器重置信号线CPURST#中止后，即处理器完成重置作业后，通过PCI总线读取并执行开机程序码的区块#1的剩余部分(如图2所示的230以及周期T₃)。此开机程序码的区块#1的地址等于开机程序码122在快闪存储器120中的起始或基底位置。

接下来，区块#2可能连续地设置在区块#1之后，也可能不连续地放置在快闪存储器120中的任意位置中。因此，如步骤S450，接着由区块#1中得到一对照表地址。最后，如步骤S460，再利用对照表地址得到一对照表T，再参考对照表T找到并执行开机程序码122的剩余区块，以进行整个系统的启动操作。对照表T中可包含区块号码以及该区块对应的快闪存储器地址。因此，可参考对照表T里所记载的剩余区块在开机程序码122的相对位置，依序找到每个剩余区块并顺序读取，以将开机程序码自快闪存储器中读出。请参照图3A，开机程序码122的剩余区块为区块#2至区块#4，因此可于对照表T中依序找到这些剩余区块并顺序读出。

图5显示一依据本发明实施例的自动读取程序的流程图500。于此实施例中，假设有两份开机程序码。存储快闪存储器若为单片模式，则两份开机程序码存于同一快闪存储器芯片内，若为多片模式，例如双片模式，则两份开机程序码分别放于一第一快闪存储器芯片以及一第二快闪存储器芯片中。

如图所示，如步骤S510，根据第二暂存器150储存的数据152，决定存放有要读取的开机程序码的一检查装置。在双片模式的一实施例中，若数据152为0，则表示检查装置为第一快闪存储器芯片，否则检查装置则为第二快闪存储器芯片。

接着，如步骤S520，以预设属性数据读取检查装置(快闪存储器)的第一个单位长度的数据。于本实施例中，因为每份数据有一个备份数据且其数据为8位，因此单位长度的数据定义为32位的数据。换言之，第一数据区块310中的属性数据B0以及B1以及相关指针索引P0以及P1将同时被读取。一开始时，并无法得知快闪存储器真正的属性数据，因此先以预设的属性数据例如总线宽度为8位、分页大小为2仟字节以及采用一个位的错误更正码(ECC)等，来读取第一数据区块的第一个16位的数据。一个位的错误更正码(ECC)可用以检测并自动更正(修复)只有一个位的错误的数据，使其恢复成正确的原始数据。

其次，如步骤S530，检查第一个单位长度的数据，得到一有效数据。由于属性数据B0以及B1已经被读取，因此接着检查属性数据B0(350)是否有效。透过属性数据B0中位b7的错误检查位进行CRC检查，判断属性数据B0是否正确。

如果属性数据B0的CRC检查结果为正确，则属性数据B0即为有效数据。否则，接着检查属性数据B1的CRC检查结果是否正确，若正确则属性数据B1即为有效数据。对于本领域技术人员皆知，若采用1个位的错误更正码(ECC)，则对单一阶层单元设计(single level cell，SLC)的快闪存储器而言，若只发生一个位的错误，则其备份数据应该是正确的。因此，若属性数据B0的CRC检查结果为不正确，可改采用属性数据B1为有效数据。

接着，如步骤S540，根据有效数据，得到快闪存储器的目前工作模式。请参照图3B，可根据有效数据的位b4的值得到快闪存储器的目前工作模式为单片模式或多片模式。

如步骤S550，根据目前工作模式以及第一暂存器140储存的数据140，决定要检查的一存储器地址指针索引，并从而得到开机程序码的区块#1的地址。

图6显示另一依据本发明实施例的自动读取程序的流程图600，用以表示步骤S550的细部运作。

如图所示，若步骤S630中的目前工作模式为单片模式，则执行步骤S610，若为多片模式，则执行步骤S620。于步骤S610，检查第一暂存器储存140的数据142。于步骤S612，判断数据142是否为‘0’。若是，如步骤S614，检查存储器地址指针索引0(P0)的CRC是否正确。若是(步骤S614的是)，如步骤S616，决定存储器地址指针索引0(P0)为有效数据，否则，决定存储器指针1(P1)为有效数据(步骤S618)，即可依据存储器指针1读取开机程序码的区块#1。

若数据142为‘1’(步骤S612的否)，便执行步骤S613，以相同的预设属性数据读取检查装置中的快闪存储器的第二个单位长度的数据。类似地，第一数据区块中的下一个32位的数据将被读取，亦即，存储器地址指针索引2(P2)以及存储器地址指针索引3(P3)将被读取。

接着，于步骤S615，检查存储器地址指针索引2(P2)的CRC是否正确。若是(步骤S615的是)，如步骤S617，决定存储器地址指针索引2(P2)为有效数据，否则，决定存储器地址指针索引3(P3)为有效数据，即依据存储器指针3读取开机程序码的区块#1。

若目前工作模式为多片模式，则执行步骤S620，检查存储器地址指针索引0的CRC是否正确。若是，如步骤S622，决定存储器地址指针索引0(P0)为有效数据，否则，决定存储器指针1(P1)为有效数据(步骤S624)。

经由上述步骤之后，便可得到记录有快闪存储器属性数据的有效数据以及记录有开机程序码的第一区块的地址的有效数据，接着，便可利用这些数据来设定控制器以开始读取开机程序码。当读取时，因为采用一个位的错误更正技术，若发生只有一个位的数据错误将被自动修复。

假设在单通道模式下利用存储器地址指针索引0执行开机程序并遇到无法修正的错误(例如有两个或以上的错误)时，便将第一暂存器储存140的数据142设为“1”，重新回到步骤S610开始执行，即依据存储器地址指针索引1读取备份的开机程序码。若在单通道模式下利用存储器地址指针索引1执行开机程序并遇到无法修正的错误时，表示备份的数据也发生错误，因此开机失败。假设在双通道模式下利用存储器地址指针索引0读取开机程序码并遇到无法修正的错误时，便检查第二暂存器储存150的数据152。若数据152为“0”，则将其改设为“1”，并将第一暂存器140的数据设为“0”，并重新回到步骤S510开始执行，即读取另一存储器芯片中的第一数据区块。若数据152为“1”，则表示备份的数据也发生错误，因此开机失败。

因此，可以根据上述自动读取流程，于开机时，于快闪存储器的第一数据区块中得到有效的属性数据以及开机程序码的第一个区块的位置索引，以便控制器设定相关属性数据以开始读取其中的开机程序码，随后再由第一个区块中所记载的对照表地址找到对照表，再参考对照表找到并读取开机程序码的每一剩余区块。

显然以上描述的快闪存储器系统的驱动方法及开机程序码读取方法也可应用于多阶层单元设计(multi level cell，MLC)的快闪存储器。唯，由于MLC快闪存储器的每个存储单元(cell)均可存储2个位，因而在判断存储器地址指针索引是否为有效数据时，不能通过CRC来纠错。鉴于此，若快闪存储器采用多阶层单元设计时，则可使控制器110在自动读取程序中一次读取1个扇区(sector)的数据，并通过4位的ECC纠错来判断存储器地址指针索引的内容是否正确。

上述说明提供多种不同实施例或应用本发明的不同方法。实例中的特定装置以及方法是用以帮助阐释本发明的主要精神及目的，当然本发明不限于此。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

附图中符号的简单说明如下：

100：电子系统

101：芯片组

102：处理器

110：控制器

120：非易失性存储器

122：开机程序码

124：属性数据

130：存储器总线

140：第一暂存器

150：第二暂存器

142、152：数据

160：PCI控制器

170：PCI总线

180：前端总线

190：电源管理单元

CPURS T#、PCIRST#、NFRS T#、PWRGD：信号线

300：快闪存储器

310：第一数据区块

312、314：地址

320：对照表地址

330：对照表T

340：开机程序码

350、B0、B1、351、352、353、354：属性数据

360、P0、P1、P2、P3：地址指针索引数据

S410-S460：步骤

S510-S550：步骤

S610、S612、S613、S614、S615、S616、S617、S618、S620、S622、S624、S630：步骤。

Claims (15)

1.一种数据处理方法，适用于一电子系统，其特征在于，该电子系统至少包括一非易失性存储器、连接至该非易失性存储器的一存储器总线以及一外围总线，该非易失性存储器存储至少一属性数据以及一开机程序码，该数据处理方法包括下列步骤：

在该存储器总线的一重置信号中止后，依据一预设属性数据执行一自动读取程序以由该非易失性存储器中得到该非易失性存储器的该至少一属性数据以及该开机程序码的地址；以及

在该外围总线的一重置信号中止后，利用得到的该至少一属性数据以及该开机程序码的地址，读取该开机程序码至该外围总线。

2.根据权利要求1项所述的数据处理方法，其特征在于，还包括：

利用该开机程序码的地址读取该开机程序码的一第一区块，并由该第一区块中得到一对照表地址；以及

利用该对照表地址得到一对照表，从而执行该开机程序码的至少一剩余区块。

3.根据权利要求1所述的数据处理方法，其特征在于，还包括：

读取该非易失性存储器的一起始位置，得到一第一数据区块；以及

由该第一数据区块，得到该至少一属性数据以及该开机程序码的地址。

4.根据权利要求1所述的数据处理方法，其特征在于，该执行该自动读取程序的步骤还包括：

根据一第一暂存器储存的一数据，决定一检查装置；

以一预设属性数据读取该检查装置的一起始位置的一第一单位长度数据；以及

检查该第一单位长度数据，得到一有效数据。

5.根据权利要求4所述的数据处理方法，其特征在于，该第一单位长度数据具有一原始数据以及一备份数据，该原始数据以及该备份数据具有一错误检查位，该检查该第一单位长度数据的步骤还包括：

依据该原始数据的该错误检查位，判断该原始数据是否正确；

若该原始数据正确，决定该原始数据为该有效数据；

若该原始数据为不正确，决定该备份数据为该有效数据；以及

其中该原始数据与该备份数据相同。

6.根据权利要求5所述的数据处理方法，其特征在于，该原始数据为一包括该至少一属性数据或该开机程序码的地址的索引数据。

7.根据权利要求4所述的数据处理方法，其特征在于，该执行该自动读取程序的步骤还包括：

根据该有效数据，得到该非易失性存储器的一目前工作模式，其中该目前工作模式包括一第一模式以及一第二模式；以及

根据该目前工作模式以及一第二暂存器储存的一数据，决定欲检查的一存储器地址指针索引，从而得到该开机程序码的地址。

8.根据权利要求7所述的数据处理方法，其特征在于，该决定欲检查的该存储器地址指针索引的步骤还包括：

由该第一单位长度数据中取得一第一存储器地址指针索引以及一第二地址存储器地址指针索引；以及

当该目前工作模式为该单片模式时，检查该第二暂存器的该数据是否等于一预设值。

9.根据权利要求8所述的数据处理方法，其特征在于，还包括：

若该第二暂存器的该数据等于该预设值，检查该第一存储器地址指针索引是否正确；

当该第一存储器地址指针索引正确时，决定欲检查的该存储器地址指针索引为该第一存储器地址指针索引；以及

当该第一存储器地址指针索引为不正确时，决定欲检查的该存储器地址指针索引为该第二存储器地址指针索引。

10.根据权利要求8所述的数据处理方法，其特征在于，还包括：

若该第二暂存器的该数据不等于该预设值时，以该预设属性数据读取该检查装置的一第二单位长度数据，其中该第二单位长度数据位于该第一单位长度数据之后；

由该第二单位长度数据中取得一第三存储器地址指针索引以及一第四存储器地址指针索引；以及

依据该第三存储器地址指针索引以及该第四存储器地址指针索引中的该错误检查位，决定该欲检查的该存储器地址指针索引。

11.根据权利要求1所述的数据处理方法，其特征在于，还包括利用得到的该至少一属性数据配置一控制器。

12.一种电子系统，其特征在于，包括：

一非易失性存储器，其存储至少一属性数据以及一开机程序码；

一控制器，用以控制该非易失性存储器；以及

一存储器总线，用以耦接该非易失性存储器以及该控制器；

一外围总线，用以耦接至该控制器；

其中该控制器在该存储器总线的一重置信号中止后，执行一自动读取程序以由该非易失性存储器中得到该非易失性存储器的该至少一属性数据以及该开机程序码的地址，并在该外围总线的该重置信号中止后，利用得到的该至少一属性数据以及该开机程序码的地址，读取该开机程序码至该外围总线。

13.一种数据处理方法，适用于一电子系统，其特征在于，该电子系统包括一非易失性存储器、一控制器、一耦接至该控制器与该非易失性存储器的存储器总线以及一耦接至该控制器的外围总线，该非易失性存储器存储至少一属性数据，该数据处理方法包括下列步骤：

在该存储器总线的一重置信号中止后，依据一预设属性数据以及一预设地址由该非易失性存储器中读取该至少一属性数据；以及

于该外围总线的一重置信号中止前，利用得到的该属性数据配置该控制器。

14.根据权利要求13所述的数据处理方法，其特征在于，该非易失性存储器还存储一开机程序码以及该开机程序码的地址。

15.根据权利要求14所述的数据处理方法，其特征在于，还包括：

在该存储器总线的一重置信号中止后，依据该预设属性数据以及该预设地址由该非易失性存储器中读取该开机程序码的地址；以及

在该外围总线的一重置信号中止后，利用该开机程序码的地址读取该开机程序码。

Images