CN101183521A

CN101183521A - 一种图像缩放装置、方法及图像显示设备

Info

Publication number: CN101183521A
Application number: CNA2007101247016A
Authority: CN
Inventors: 黎明; 付文海; 李炜
Original assignee: Actions Semiconductor Co Ltd
Current assignee: Actions Technology Co Ltd
Priority date: 2007-11-16
Filing date: 2007-11-16
Publication date: 2008-05-21
Anticipated expiration: 2027-11-16
Also published as: CN100570701C

Abstract

本发明适用于图像显示领域，提供了一种图像缩放装置、方法及设备，所述图像缩放装置包括垂直缩放单元和水平缩放单元，所述垂直缩放单元包括分别与Y、U、V三组数据对应的数据通道控制器、至少两个行缓存器、插值运算器，所述垂直缩放单元进一步包括：可配置行缓存器；以及可配置行缓存器控制器，其根据图像像素数据存放模式设置所述可配置行缓存器作为与Y数据通道控制器对应的行缓存器或与U、V数据通道控制器对应的行缓存器。本发明通过可配置行缓存器的使用，可以实现不同颜色数据存放模式下垂直缩放单元中各个数据通道的行缓存器结构在对称与不对称之间的灵活转换，从而在没有增加硬件成本的情况下消除了各个通道延时不同步的问题。

Description

一种图像缩放装置、方法及图像显示设备

技术领域

本发明属于图像显示领域，尤其涉及一种图像缩放装置、方法及图像显示设备。

背景技术

嵌入式图像显示设备，例如计算机系统的视频回放、图形显示是当前应用广泛并且很有发展前途的方向。由于原始图像或视频的尺寸大小与实际使用的显示器的显示分辨率不一致，如何实现图像缩放便成为计算机显示中的一个重要问题。

图像缩放涉及到二维缩放的问题，通常做法为在垂直方向和水平方向上先后进行两个一维的缩放，垂直缩放时，由于图像数据都是基于水平扫描方式，图像中上下点在时间上会有一行数据的延时，因此在进行多抽头的插值运算时相应地使用若干条行缓存器对数据进行缓存；水平缩放时，同一行内的每个像素点在时间上只有一个时钟的延时，只需要使用若干个简单的寄存器进行缓存即可，其中，垂直、水平缩放相互独立，可以采取相同或不同的插值算法。

数字电子领域中图像显示的色彩空间主要有两种，即按照三基色红(Red，R)、绿(Green，G)、蓝(Blue，B)加光系统的原理来描述颜色的RGB色彩空间和按照亮度、色差原理描述颜色的YUV色彩空间，其中，Y分量代表图像的亮度信息，U和V代表色差，一般是红色和蓝色的相对值。YUV数据在内存中的存放方式主要有YUV分块存放和交错存放两种方式，RGB数据则一般为565和888两种存放方式。YUV色彩空间中，由于人眼对亮度Y信号最为敏感，从成本等方面考虑在图像缩放处理中仅需要对Y信号进行高抽头的复杂滤波插值，而对U、V信号采用较为简单的双线性插值的方法，即对YUV通道采用不对称的结构，已经足以产生令人满意的效果。这种Y通道和U、V通道的不对称性决定了进行垂直缩放时在Y通道和U、V通道使用行缓存器的数目不同，例如4抽头的Y通道运算，2抽头的U、V通道运算，在YUV分块存放模式中，由于YUV数据独立的存放在内存的3段空间中，以内存进发模式读取YUV数据，且YUV三组数据可以独立进行，相互间不受对方延时的影响，但对于数据存放在内存的同一空间段内的YUV交错存放模式，却存在各个通道不同步的问题，例如在图像输出第1行时，Y分量必须已经缓存第1、2，3行数据并读入第4行，以进行4抽头的插值运算，而此时U、V应该已经缓存第1行并需要读入第2行，以进行2抽头的插值运算，但由于YUV交错存放的数据在内存进发读取的时候同一时间只能读出第2行的YUV或者第4行的YUV，而不能同时读出第4行的Y和第2行的U、V，因此只能读一次第2行的YUV，丢弃Y分量，获得第2行的U、V，再读取一次第4行的YUV，丢弃U、V分量，获得第4行Y分量，这种情况下内存访问效率会减半，图像缩放的效率较低，Y通道比U、V通道要有所延时，如果对U、V通道采用与Y通道同样数目的行缓存器，即采用对称结构，可以解决延时的问题，但成本又有所增加。

总之，目前的图像缩放装置没有同时兼顾到成本和图像输出延时的问题，要么采用不对称结构减低成本，但在处理YUV交错数据格式时内存访问效率过低，要么采用对称结构，可保证YUV分块或交错格式的内存访问效率，但硬件成本升高。

发明内容

本发明实施例的目的在于提供一种图像缩放装置，旨在解决目前的图像缩放装置没有同时兼顾到成本和图像输出延时的问题。

本发明实施例是这样实现的，一种图像缩放装置，包括垂直缩放单元和水平缩放单元，所述垂直缩放单元包括与Y数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与U数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与V数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，所述垂直缩放单元进一步包括：

一个可配置行缓存器，用于根据所述Y数据通道控制器的控制进行Y数据缓存，或根据U、V数据通道控制器的控制进行U、V数据缓存；以及

一个可配置行缓存器控制器，其根据图像像素数据存放模式设置所述可配置行缓存器作为与Y数据通道控制器对应的行缓存器或与U、V数据通道控制器对应的行缓存器。

本发明实施例的另一目的在于提供一种图像缩放方法，所述方法包括以下步骤：

根据YUV数据存放模式设置可配置行缓存器接受相应的数据通道控制器的控制；

将Y、U、V数据分别读取至与各数据通道控制器对应的行缓存器中；

分别对Y、U、V数据进行垂直缩放；

分别对Y、U、V数据进行水平缩放。

本发明实施例的另一目的在于提供一种图像显示设备，包括中央处理器，图像缩放装置，内存，显示器，所述图像缩放装置包括垂直缩放单元和水平缩放单元，所述垂直缩放单元包括与Y数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与U数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与V数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，所述垂直缩放单元进一步包括：

一个可配置行缓存器控制器，用于根据图像像素数据存放模式设置所述可配置行缓存器作为与Y数据通道控制器对应的行缓存器或与U、V数据通道控制器对应的行缓存器。

本发明实施例通过可配置行缓存器的使用，实现了不同颜色数据存放模式下垂直缩放单元中各个数据通道的行缓存器结构对称与不对称的灵活转换，从而在没有增加硬件成本的情况下消除了在YUV存放模式下缩放效果与延时不同步不能同时兼顾的问题。

附图说明

图1是本发明实施例适用的图像显示设备进行图像缩放时各个模块单元之间的结构原理图；

图2是进行一维缩放时原始图像点与目标图像点位置关系图；

图3是本发明实施例提供的图像缩放装置中垂直缩放单元的结构原理图；

图4是本发明实施例提供的图像缩放装置中垂直缩放单元的可配置行缓存器为Y通道配置时的结构原理图；

图5是本发明实施例提供的图像缩放装置中垂直缩放单元的可配置行缓存器为UV通道配置时的结构原理图；

图6是本发明实施例提供的图像缩放方法的实现流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例中，通过在垂直缩放时采用可配置行缓存器，在YUV分块存放模式下，把可配置行缓存器分配给Y通道使用，实现了YUV不对称的硬件结构；在YUV交错存放模式下，把行缓存器分配给U、V通道使用，实现了YUV的对称结构，消除了延时不同步的现象。

图1为图像显示设备进行图像缩放时各个模块单元之间的结构原理图，为了便于描述，仅示出了与本发明实施例相关的部分。参照图1，经过中央处理器或者其他硬件加速器解压后的视频或图像数据存放在内存中，其存放方式可以是以YUV格式的分块或交错存放，中央处理器通过系统总线对图像缩放装置进行放大系数、显示尺寸等系数设置后，启动图像缩放装置开始运行，图像缩放装置通过系统总线或独立总线对内存控制器发出读写操作指令，从内存中读取YUV数据，并在内部经过图像缩放处理后输出至显示器予以显示，其中图像缩放装置中包括垂直缩放单元和水平缩放单元，每个缩放单元均包括3个通道，对应YUV三个信号的缩放处理。

图像缩放分为垂直方向和水平方向两个一维的缩放，在图像一维缩放进行插值运算之前，要首先求得目标像素点相对于原始像素点的位置。假如原始图像中各个像素点的间隔为1，要求缩放比例为N，即目标图/原始图为N，那么目标图中各个像素点的位置为N，如图2所示，当进行水平缩放时，若缩放比例为4/3，则目标图中的像素点间隔为4/3，其中对目标图中的像素点来说，对应原始图中附近的点称为其临近点，目标像素点的值由临近点加权求和算出，图2中，对目标像素点q1来说，其最近的临近点为p1、p2，次近的临近点为p0、p3，而在进行垂直缩放时目标像素点的临近点则为原始图中相应的临近行中的像素点。插值运算时可以使用任意数量的临近点来进行运算，临近点的数量称为抽头数，如果用2点运算称为2抽头，3点运算称为3抽头，依此类推，抽头数越高，插值效果约好，原理不在此祥述。

在YUV色彩空间中，相对U、V信号而言，由于人眼对代表亮度信息的Y信号更为敏感，因此在兼顾Y、U、V三通道同步的同时还有考虑到对Y信号尽量进行更高抽头的插值运算，下面内容以4抽头、3抽头、2抽头为例对本发明实施例提供的图像缩放装置中垂直缩放单元的结构原理加以描述。

请参照图3，在YUV分块存放模式下，由于Y、U、V三个通道不会因为结构不对称而不同步，本发明实施例中对YUV分块存放的情形采用Y通道4条行缓存器，U、V通道2条行缓存器的结构，此时，可配置行缓存器接受Y通道控制器的控制，作为Y通道的行缓存器4使用，Y通道进而实现了4抽头的插值运算，而U、V通道均为2抽头的双线性插值。在YUV交错存放模式下，可配置行缓存器接受U、V通道控制器的控制，作为U、V通道的行缓存器3使用，此时，Y通道与U、V通道同为3条行缓存器，实现了对称的3抽头的插值运算，图3中虚线框部分表示Y信号、U信号和V信号的插值运算器。

本发明实施例提供的垂直缩放单元中的可配置行缓存器由两个独立的半行缓存器组成，具体实现时可以采用两个缓存空间较小的缓存器实现。结合图1、图3、图4及图5，当图像显示设备适用的色彩空间为YUV分块存放模式时，中央处理器通过系统总线向可配置行缓存器控制器发出与分块存放模式相对应的信号，可配置行缓存器控制器根据接收到的信号触发可配置行缓存器为Y通道配置，此时，整个垂直缩放单元中Y、U、V三个通道的行缓存数目分别为4个、2个、2个。Y通道控制器在计算出当前输出行所在位置后向半行缓存器1和半行缓存器2输出地址控制信号，本发明实施例中，以地址控制信号的最高位(Most Significant Bit，MSB)作为半行缓存器1的驱动信号输入至其使能端口EN1，MSB的反相信号作为半行缓存器2的驱动信号输入至其使能端口EN2，而控制信号的其余位作为半行缓存器1和半行缓存器2的地址信号，分别输入至地址端口Address1和Address2，从内存中读取的Y数据分别通过输入端口Dat in 1和Dat in 2输入至两个半行缓存器，而两个半行缓存器的输出数据分别经输出端口Dat out 1和Dat out 2后至Y数据输出选通器，该选通器由地址信号的MSB控制，在Y通道上就可以实现只有一组输入和输出，两个半行缓存交替工作，例如当对高半地址读写的时候，半行缓存器1被使能，半行缓存器2被关闭，此时对半行缓存器1进行操作，当对低半地址进行读写的时候，情况则完全相反，只对半行缓存器2进行操作。当Y通道的4条行缓存器和U、V通道的各两个行缓存器读取数据完毕之后，输出至Y信号和U、V信号插值运算器进行垂直缩放，运算完成后输出至水平缩放单元进行水平缩放。

当图像显示设备适用的色彩空间为YUV交错存放模式时，中央处理器通过系统总线向可配置行缓存器控制器发出与交错存放模式相对应的信号，可配置行缓存器控制器根据接收到的信号触发可配置行缓存器为U、V通道配置，此时，整个垂直缩放单元中Y、U、V三个通道的行缓存数目均为3个，由于交错存放模式下YUV数据仅有4:2:2的结构，因此一行Y行缓存器的空间可以存放2行U或V的数据，将半行缓存器1和半行缓存器2分别作为U、V通道的行缓存器3，如图5所示，两个半行缓存器被同时使能，分别输入U数据和V数据，两个半行缓存器同时工作，其中，使能信号可以由U、V通道控制器提供，两个半行缓存器的地址端口同时与地址线连接。当Y、U、V通道的各3条行缓存器读取数据完毕之后，输出至Y信号和U、V信号插值运算器进行垂直缩放，运算完成后输出至水平缩放单元进行水平缩放。

应当理解，以上内容仅仅以4抽头、3抽头、2抽头为例对本发明实施例提供的垂直缩放单元进行了描述，具体实施时还可以根据情况灵活应用其他抽头数目的插值算法。

由于在水平缩放单元中进行插值运算时，相邻像素点在时间上只有1个时钟的延时，即使对Y、U、V通道采用不同抽头数的插值运算，各个通道之间也只会有几个点延时，可通过加插几个寄存器以补偿延时，而寄存器相对于行缓存器来说成本要低很多，具体不再赘述。

图6示出了本发明实施例提供的图像缩放方法的实现流程，详述如下：

在步骤S601中，根据YUV数据存放模式设置可配置行缓存器接受相应的数据通道控制器的控制。

本发明实施例提供的可配置行缓存器由两个独立的半行缓存器组成，具体实现时可以采用两个缓存空间较小的缓存器实现，当YUV数据存放模式为分块存放时，可配置行缓存器接受Y数据通道控制器的控制，作为Y数据通道的行缓存器使用，两个半行缓存交替工作；而当YUV数据存放模式为交错存放时，可配置行缓存器接受U、V通道控制器的控制，作为U、V数据通道的行缓存器使用，两个半行缓存器同时工作。

在步骤S602中，将Y、U、V数据读取至与各数据通道控制器对应的行缓存器中。

当可配置行缓存器接受Y数据通道控制器的控制时，Y数据通道控制器对应的行缓存器还包括该可配置行缓存器，同理，当可配置行缓存器接受U、V数据通道控制器的控制时，U、V数据通道控制器对应的行缓存器也包括该可配置行缓存器，从内存中读取Y、U、V数据可以采用进发模式。

在步骤S603中，分别对Y、U、V数据进行插值运算完成垂直缩放。

当Y、U、V三个通道的各条行缓存器读取数据完毕之后，分别对三组数据进行插值运算。

在步骤S604中，分别对Y、U、V数据进行水平缩放。

进一步对Y、U、V数据进行水平缩放，具体不再赘述。

本发明实施例通过可配置行缓存器的使用，实现了不同颜色数据存放模式下垂直缩放单元中结构对称与不对称的灵活转换，从而在没有增加硬件成本的情况下消除了在YUV存放模式下缩放效果与延时不同步不能同时兼顾的问题。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种图像缩放装置，包括垂直缩放单元和水平缩放单元，所述垂直缩放单元包括与Y数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与U数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与V数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，其特征在于，所述垂直缩放单元进一步包括：

2.如权利要求1所述的图像缩放装置，其特征在于，所述可配置行缓存器进一步包括第一半行缓存器和第二半行缓存器；

所述第一半行缓存器和所述第二半行缓存器作为与Y数据通道控制器对应的行缓存器时交替进行Y数据缓存；

所述第一半行缓存器和所述第二半行缓存器作为与U、V数据通道控制器对应的行缓存器时同时进行U数据缓存和V数据缓存。

3.如权利要求2所述的图像缩放装置，其特征在于，所述第一半行缓存器和所述第二半行缓存器交替进行数据缓存时，分别由地址控制信号的最高位及最高位的反相信号使能驱动。

4.一种图像缩放方法，其特征在于，所述方法包括以下步骤：

分别对Y、U、V数据进行垂直缩放；

分别对Y、U、V数据进行水平缩放。

5.如权利要求4所述的图像缩放方法，其特征在于，所述根据YUV数据存放模式设置可配置行缓存器接受相应的数据通道控制器的控制的步骤具体为：

当YUV数据存放模式为分块存放时，可配置行缓存器接受Y数据通道控制器的控制；

当YUV数据存放模式为交错存放时，可配置行缓存器接受U、V通道控制器的控制；

6.一种图像显示设备，包括中央处理器，图像缩放装置，内存，显示器，所述图像缩放装置包括垂直缩放单元和水平缩放单元，所述垂直缩放单元包括与Y数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与U数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，与V数据对应的一个数据通道控制器、至少两个行缓存器、一个插值运算器，其特征在于，所述垂直缩放单元进一步包括：

7.如权利要求6所述的图像显示设备，其特征在于，所述可配置行缓存器进一步包括第一半行缓存器和第二半行缓存器；

8.如权利要求7所述的图像显示设备，其特征在于，所述第一半行缓存器和所述第二半行缓存器交替进行数据缓存时，分别由地址控制信号的最高位及最高位的反相信号使能驱动。