CN101179543A - 直流偏移消除电路 - Google Patents

直流偏移消除电路 Download PDF

Info

Publication number
CN101179543A
CN101179543A CNA2007100067232A CN200710006723A CN101179543A CN 101179543 A CN101179543 A CN 101179543A CN A2007100067232 A CNA2007100067232 A CN A2007100067232A CN 200710006723 A CN200710006723 A CN 200710006723A CN 101179543 A CN101179543 A CN 101179543A
Authority
CN
China
Prior art keywords
amplifier
input
operational amplifier
output
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100067232A
Other languages
English (en)
Other versions
CN101179543B (zh
Inventor
高小文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN101179543A publication Critical patent/CN101179543A/zh
Application granted granted Critical
Publication of CN101179543B publication Critical patent/CN101179543B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45441—Indexing scheme relating to differential amplifiers the CMCL comprising an integrating circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种在信号路径中消除直流(DC)偏移的DC偏移消除电路。信号路径包含输入和输出。DC偏移消除电路包含主动式积分器，耦合在输入与输出之间，用以提供负回授给信号路径。主动式积分器包含：运算放大器(op－amp)、具有电容C的电容性组件和具有电阻R的电阻性组件，且电容性组件经由封闭的回授回路耦合到运算放大器。DC偏移消除电路还包含增益为GA的第一放大器，其耦合于封闭回授回路的电容性组件，使得主动式积分器的RC时间常数从RC变为RCGA。

Description

直流偏移消除电路
技术领域
本发明涉及直流(direct current，DC)偏移消除电路技术，特别是涉及通讯装置的集成电路中的DC偏移消除技术。
背景技术
通常需要通讯装置(例如无线通讯装置)中的集成电路对信号偏移(例如噪声)敏感环境进行信号处理。信号偏移是指，在信号发射和接收过程中所引入的对电路参考信号期望值所出现的偏离。信号偏移可导致难以与参考信号区分的偏移电流或偏移电压，从而会影响电路的DC性能，这可能会进一步导致不良结果，例如电路饱和且可能导致电路故障。举例来说，在高整合度的无线收发器中，可能会在射频(radio frequency，RF)前端电路或在基频电路中引入DC偏移。此类DC偏移可能会被基频电路中的各种放大器放大，并可导致基频电路产生饱和及/或不良干扰。
目前已研发出使用耦合交流电(alternating current，AC)或单极低通滤波器来减少或消除DC偏移的技术。例如，由Razavi等人在2003年1月21日获权的美国专利号6,509,777揭示一种使用AC耦合回授回路的DC偏移减少电路，其具有可编程增益的可编程增益转导放大器。然而，此类现有技术通常需要较大的RC时间常数，导致DC偏移减少电路占据较大芯片面积或尺寸，且导致需要较长时间进行DC偏移减少。在特定情况下，长时间进行减少或消除DC偏移可能不符合许多无线通讯系统(例如无线区域网(wireless local area network，WLAN)或微波存取全球互通(worldinteroperability for microwave access，WiMAX)等)的需求。
本发明所揭示的实施例的方法和系统可解决上述问题。
发明内容
本发明提供一种用于在信号路径中消除DC偏移DC偏移消除电路。所述信号路径具有输入和输出。所述DC偏移消除电路包括：主动式积分器，耦合于所述输入与所述输出之间，用以向所述信号路径提供负回授。所述积分器包含一运算放大器、具有电容C的一电容性组件和具有电阻R的一电阻性组件，所述电容性组件经由一封闭回授回路耦合到所述运算放大器。所述DC偏移消除电路还包括：一第一放大器，具有增益GA，耦合于所述封闭回授回路中的所述电容性组件，使得所述主动式积分器的RC时间常数从RC变为RCGA。
本发明还提供一种用于在信号路径中消除DC偏移DC偏移消除电路。所述信号路径包括：具有一第一端子和一第二端子的一输入，以及具有一第一端子和一第二端子的一输出。所述DC偏移消除电路包括：一第一电阻性组件和一第二电阻性组件；以及一第一电容性组件和一第二电容性组件。所述DC偏移消除电路还包括：一第一放大器与一第二放大器。所述第一放大器具有一第一输入、一第二输入以及一输出；以及所述第二放大器具有一第一输入、一第二输入以及一输出。所述DC偏移消除电路还包括：一运算放大器，具有一正向输入、一反相输入、一正向输出以及一反相输出。所述运算放大器的所述正向输入经由所述第一电阻性组件耦合到所述输出的所述第一端子；所述运算放大器的所述反相输入经由所述第二电阻性组件耦合到所述输出的所述第二端子；所述运算放大器的所述正向输入经由所述第一电容性组件耦合到所述第一放大器的所述输出；所述运算放大器的所述反相输入经由所述第二电容性组件耦合到所述第二放大器的所述输出；所述运算放大器的所述反相输出耦合到所述第一放大器的所述第一输入；所述运算放大器的所述正向输出耦合到所述第一放大器的所述第二输入；所述运算放大器的所述正向输出耦合到所述第二放大器的所述第一输入；以及所述运算放大器的所述反相输出耦合到所述第二放大器的所述第二输入。
本发明还提供一种无线通讯终端。所述无线通讯终端包括：一收发器，接收和发射通讯信号。所述收发器包含：一信号路径，具有一输入和一输出；以及一主动式积分器。所述主动式积分器耦合在所述输入与所述输出之间，用以向所述信号路径提供负回授。所述积分器包含一运算放大器、具有电容C的一电容性组件和具有电阻R的一电阻性组件，所述电容性组件经由一封闭回授回路耦合到所述运算放大器。所述收发器还包含：一第一放大器，具有增益GA，其耦合于所述封闭回授回路中的所述电容性组件，使得所述主动式积分器的RC时间常数从RC变为RCGA。
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。
附图说明
图1示出了并入符合本发明特征的示例性通讯环境。
图2示出了符合本发明的示例性电路。
附图符号说明
100：通讯环境
110：基站
120：通讯终端
130：无线通讯收发器
200：信号路径
220：DC偏移消除电路
202：输入
204：输出
206-1～206-m、240、242、244：放大器
208、210：加法器
222：运算放大器
224、226：电容性组件
228、230：电阻性组件
具体实施方式
图1示出了一种通讯环境100，其符合本发明的特征。如图1所示，通讯环境100(例如使用各种标准的无线通讯网路，例如WLAN，WiMAX等)可包含基站110和通讯终端120。基站和通讯终端的数目只是举例说明，并非限制本发明。在不偏离本发明原则下，可使用任意数目的基站和通讯终端，且可添加其它装置。
基站110可为任何适当类型的无线或无线电基站，例如位于陆地的通讯基站或卫星式通讯装置。通讯终端120可为任何适当通讯终端，只要其能够基于某一种通讯标准而对基站110通讯即可。通讯终端120也可与其它通讯终端(未图标)直接通讯，或间接地经由基站110进行通讯。通讯终端120可包含无线通讯收发器130，用于执行通讯终端120与基站110之间的通讯和/或通讯终端120与其它通讯终端之间的通讯，例如接收和/或发射通讯信号。
收发器130可包含任何适当类型的通讯收发器，即具有共同频率控制的发射器与接收器组合。发射器和接收器可封装在单一封装中或不同封装中。收发器130可包含其它电路，用以处理在收发器130的收发操作期间所产生的信号。
图2示出了收发器130所包含的电路。如图2所示，收发器130可包含信号路径200和DC偏移消除电路220。本文中，信号路径代表可处理一个或多个信号的电路的任何部分或区段。信号路径200可包含适当的电路或装置，以便在收发器130的发收操作期间处理信号。举例而言，信号路径200可包含输入202、输出204、多个放大器206-1到206-m，以及加法器208和210。
DC偏移消除电路220可包含适当的电路或装置，以便在信号路径200中消除或减少DC偏移。例如，DC偏移消除电路220可包含运算放大器(op-amp)222、电容224和226、电阻228和230、放大器240、放大器242以及放大器244。图2所示的电路只用于说明，可在不偏离本发明原则下去除或添加其它装置。此外，信号路径200和/或DC偏移消除电路220的电路可实施于使用如互补金属氧化物半导体(complementary metal-oxidesemiconductor，CMOS)或双极互补金属氧化物半导体(bipolar complementarymetal-oxide semiconductor，BiCMOS)技术的大规模集成电路(large scaleintegration，LSI)或超大规模集成电路(very large scale integration，VLSI)装置中。当然，也可使用其它技术。
输入202可包含提供给收发器130或由收发器130处理的任何适当输入信号。举例而言，输入202可为来自天线或射频(radio frequency，RF)电路的前端信号，且可用电压信号(Vin)和/或电流信号(Iin)来表示。输入202可由两个输入端子或输入线来承载。输入信号可经由输入202(例如，输入202的输入端子)而提供给信号路径200，以供数个放大器206-1到206-m进行处理和/或放大，其中m是信号路径200中的放大器(或其等效物)的总数。数个放大器206-1到206-m可包含任何适当的放大器，例如运算放大器。
输出204可包含信号路径200的输出信号。输出204可对应于输入202，且可包含经信号路径200(例如，放大器206-1到206-m)处理/放大后的输入202的输入信号。输出204也可用电压信号(Vout)和/或电流信号(Iout)来表示，且可由两个输出端子或输出线来承载。此外，虽然如图所示，整个信号路径200耦合于输入202与输出204之间，但输入202与输出204可在信号路径200的任何区段之间耦合。举例而言，输入202和输出204可分别为放大器206-1或放大器206-1到206-m中的某一个或某些放大器的输入和输出。
在某些时候，输入至信号路径200的输入202可能包含DC偏移。所述DC偏移可能会被信号路径200进一步放大且包含在输出204中。因此，输出204中的DC偏移可能与输入202中的DC偏移相关。因而，可使用DC偏移消除电路220来消除或减少输入202和输出204中的DC偏移。
DC偏移消除电路220可与信号路径200并联耦合到输入202(例如输入202的输入端子)和输出204(例如，输出204的输出端子)，且可通过加法器208和210而提供DC负回授给信号路径200。在本文中，“负回授”代表，来自后级放大级的一部分输出信号回授至前级(或同级)，以从输入信号中减去。对信号路径200的DC负回授可使用输出204中的DC偏移的一部分，以利用信号路径200来消除或减少输入202中的DC偏移。可用DC偏移消除电路220的运算放大器222式主动式积分器来产生DC负回授。
主动式积分器可包含任何需要电源来操作的适当积分电路，例如运算放大器式积分器。本文中，运算放大器222所使用的主动式积分器也可代表为反相结构的运算放大器，其具有一个或多个回授电容和电阻，亦即为主动式电阻与电容积分器。运算放大器222可包含任何用于回授或负回授的适当运算放大器。为提供负回授，运算放大器222的输入可耦合到输出204，例如输出204的输出端子。特别是，运算放大器222的正向输入端可经由电阻228耦合到输出204的一个输出端子，且运算放大器222的反相输入可经由电阻230耦合到输出204的另一输出端子。
电阻228和230可具有相同电阻值，且可包含用于电路或集成电路中的任何适当电阻，例如高电阻值多晶硅电阻或金属氧化物半导体(metal-oxidesemiconductor，MOS)电阻等。电阻228和230也可包含具有特定电阻值的任何适当电路或集成电路组件，即电阻性组件。运算放大器222的正向输入也可耦合到电容224，电容224可还耦合到放大器242的输出；且运算放大器222的反相输入可耦合到电容226，电容226还可耦合到放大器244的输出。电容224和电容226可具有相同电容值，且可包含用于电路或集成电路中的任何适当电容，例如金属绝缘层金属(Metal-insulator-Metal，MIM)电容、金属氧化层金属(Metal-oxide-Metal，MOM)电容、多晶硅绝缘层多晶硅(Poly-insulator-Poly，PIP)电容和/或MOS电容等。电容224和226还可包含具有充电/放电能力或具有特定电容值的任何适当电路或集成电路组件，即电容性组件。
此外，放大器242和放大器244还可耦合回运算放大器222，以便形成各自的封闭回授回路。举例而言，放大器242的一个输入可耦合到运算放大器222的反相输出；且放大器242的另一输入可耦合到运算放大器222的正向输出。此外，放大器244的一个输入可耦合到运算放大器222的正向输出；且运算放大器244的另一输入可耦合到运算放大器222的反相输出。
放大器242和放大器244可称为回授电压增益放大器，且可包含电路或集成电路中所用的任何适当放大器。举例而言，放大器242和放大器244可包含源极耦合对放大器(source-couple pair amplifier)或运算放大器(operational amplifier，op-amp)。运算放大器222的输出可耦合到输入202(例如，输入202的输入端子)以便形成负回授回路。举例而言，运算放大器222的两个输出可分别通过加法器208和210而耦合到输入202的两个输入端子。加法器208和210可包含电路或集成电路中所使用的任何适当加法器。
在某些实施例中，放大器240可耦合于运算放大器222与加法器208和210之间，用以调节主动式积分器的增益和/或调节对输入202的负回授量。加法器208和210可当成电压加法器或电流加法器。如果输入202和输入202的负回授用电压形式表示，则加法器208和210可充当电压加法器，用以将输入202和负回授相加。另一方面，信号路径200可包含输入电阻(未图示)，用以将输入202由电压形式转变为电流形式，且加法器208和210可当成电流加法器，用以将对应于输入202和负回授的电流相加。对输入202的负回授量可由放大器240的增益来确定。放大器240可耦合到电阻(未图示)，且放大器240的增益可根据输入电阻与耦合到放大器240的电阻之间的电阻比率来确定。因此，调节电阻比率，可将放大器240的增益调节成期望值，以向输入202提供合适的负回授。
如上述，DC偏移消除电路220可包含运算放大器222式主动式积分器，其可用于负回授。举例而言，耦合在一起的运算放大器222，电阻228和电容224可代表主动式低通滤波器，或主动式电阻与电容积分器。类似地，耦合在一起的电阻230，电容226与运算放大器222也可代表主动式低通滤波器，或主动式电阻与电容积分器。此外，耦合在一起的电阻228和230，以及电容224和226，与运算放大器222也可代表主动式低通滤波器，或主动式电阻与电容积分器。输出204中的DC偏移可通过主动式低通滤波器来滤波，以合适增益来调节，并负回授给输入202，用以消除或显著减少输入202中的DC偏移。
可通过耦合于主动式积分器的电容回授回路中的放大器242和/或244(其可具有相同的增益GA1)来进一步改进运算放大器222式主动式积分器的特征值。在操作上，可通过以下等式来说明运算放大器222式主动式积分器或低通滤波器：
G A 1 V out * SC + V in R = 0 - - - ( 1 )
GA1其中GA1是放大器242和244(例如，运算放大器)的增益，R是电阻228和/或230的电阻值或电阻，C是电容242和/或244的电容值或电容，Vout是输出204的电压，Vin是输入202的电压，且S是拉普拉斯变换(Laplacetransform)的复数频率项。此外，根据等式(1)，可推导出主动式积分器，或主动式电阻与电容积分器的增益为：
G A v = V out V in = - 1 S ( RG A 1 C ) = 0 - - - ( 2 )
如等式(2)所示，运算放大器222式主动式积分器的RC时间常数通过耦合回授电压增益放大器242和/或放大器244而增加了GA1倍。实际或改良后RC时间常数为RCGA1。因此，当放大器242和244的增益为GA1时，可显著减少原RC时间常数(即RC)。举例而言，GA1可约为介于30到50间的范围，这意味着原RC值可被减少30或50倍而仍具有相等的RC时间常数。然而，也可使用其它范围。
此外，因为当实施在集成电路中时，DC偏移消除电路220的芯片尺寸可与主动式积分器的原RC时间常数成比例，所以原RC时间常数的显著降低也可能会显著减少DC偏移消除电路200的芯片尺寸。举例而言，电容224和226的电容可从约为原为75pF的值减少到约为6pF的实际值，从而可使DC偏移消除电路220的芯片尺寸实质减少。
如上述，使用DC偏移消除电路220向信号路径200提供负回授。因为运算放大器222式主动式积分器也是低通滤波器，所以输出204的高频分量可由主动式低通滤波器过滤掉，且由加法器208和210仅将剩余的DC和/或低频分量以反相极性回授给信号路径200。这可导致高频分量保留在信号路径200中，同时可消除或显著减少DC和低频分量。
此外，可对应于输出204中要消除或减少的DC偏移的量，自动调节电压回授放大器242和244的增益GA1。举例而言，当输出204中的DC偏移较大时(例如，在DC偏移消除操作开始时)，放大器242和/或放大器244在其相应输入也具有较大的DC偏移。对于输入的较大DC偏移，可降低GA1。根据等式(2)，降低GA1可显著减少实际RC时间常数。
利用已减少的实际RC时间常数，可增加运算放大器222式主动式低通滤波器所产生的负回授，以更迅速地消除或减少输入202中的DC偏移，相较于未减少或为固定的实际RC时间常数。在连续消除操作的特定时段(例如10到30微秒)后，可消除或减少输入202中的DC偏移。此外，在消除或减少输入202中的DC偏移的过程中，也可消除或减少输出204中的DC偏移。因此，也可消除或减少放大器242和/或244的输入的DC偏移，这可导致GA1和实际RC时间常数恢复为原值。
此外，放大器240可包含任何适当的电压增益放大器，例如运算放大器或源极耦合对放大器等。放大器240可补偿或调节负回授回路的增益。举例而言，在消除或显著减少输出204或输入202中的DC偏移的后，放大器240可维持DC偏移消除电路220的合适增益。特别是，放大器240可防止回授回路的增益变得过小而不适合正常操作。
藉由将一个或多个放大器耦合到用于DC偏移消除的负回授回路所用的主动式电阻与电容积分器，可显著减少主动式积分器的RC时间常数，特别是其电容值。因此，可显著减少主动式积分器的芯片尺寸。此外，耦合在内的一个或多个放大器的增益可对应于电路的DC偏移量而改变，从而使得DC偏移的消除量可与DC偏移的量成比例。因此，DC偏移消除的速度也可显著提高。
此外，虽然图2示出了单回路回授DC偏移消除电路，但也可使用其它结构，例如使用DC偏移消除电路的多回授回路。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (23)

1.一种DC偏移消除电路，用于在具有一输入和一输出的一信号路径中消除一DC偏移，所述DC偏移消除电路包括：
一主动式积分器，耦合于所述输入与所述输出之间，用以向所述信号路径提供一负回授，所述积分器包含一运算放大器、具有电容C的一电容性组件和具有电阻R的一电阻性组件，其中所述电容性组件经由一封闭回授回路耦合到所述运算放大器；以及
一第一放大器，具有增益GA，耦合于所述封闭回授回路中的所述电容性组件，使得所述主动式积分器的RC时间常数从RC变为RCGA。
2.如权利要求1所述的DC偏移消除电路，其中所述第一放大器是一源极耦合对放大器和一运算放大器中之一。
3.如权利要求1所述的DC偏移消除电路，还包含：
一第二放大器，耦合到所述主动式积分器，用以调节由所述主动式积分器提供给所述信号路径的所述负回授的量。
4.如权利要求3所述的DC偏移消除电路，其中所述第二放大器是一源极耦合对放大器和一运算放大器中之一。
5.如权利要求1所述的DC偏移消除电路，其中所述主动式积分器实施于互补金属氧化物半导体和双极互补金属氧化物半导体之一之内。
6.如权利要求1所述的DC偏移消除电路，其中所述电容性组件包含金属绝缘层金属电容、金属氧化层金属电容、多晶硅绝缘层多晶硅电容和金属氧化物半导体电容之一。
7.如权利要求1所述的DC偏移消除电路，其中所述电阻性组件包含高电阻多晶硅电阻和金属氧化物半导体电阻中之一。
8.一种DC偏移消除电路，用于在具有一输入以及一输出的一信号路径中消除一DC偏移，所述输入具有一第一端子和一第二端子，所述输出具有一第一端子和一第二端子，所述DC偏移消除电路包括：
一第一电阻性组件和一第二电阻性组件；
一第一电容性组件和一第二电容性组件；
一第一放大器，具有一第一输入、一第二输入以及一输出；
一第二放大器，具有一第一输入、一第二输入以及一输出；以及
一运算放大器，具有一正向输入、一反相输入、一正向输出以及一反相输出，
其中：
所述运算放大器的所述正向输入经由所述第一电阻性组件耦合到所述输出的所述第一端子；
所述运算放大器的所述反相输入经由所述第二电阻性组件耦合到所述输出的所述第二端子；
所述运算放大器的所述正向输入经由所述第一电容性组件耦合到所述第一放大器的所述输出；
所述运算放大器的所述反相输入经由所述第二电容性组件耦合到所述第二放大器的所述输出；
所述运算放大器的所述反相输出耦合到所述第一放大器的所述第一输入；
所述运算放大器的所述正向输出耦合到所述第一放大器的所述第二输入；
所述运算放大器的所述正向输出耦合到所述第二放大器的所述第一输入；以及
所述运算放大器的所述反相输出耦合到所述第二放大器的所述第二输入。
9.如权利要求8所述的DC偏移消除电路，其中：
所述运算放大器的所述反相输出经由一第一加法器耦合到所述输入的所述第一端子；以及
所述运算放大器的所述正向输出经由一第二加法器耦合到所述输入的所述第二端子。
10.如权利要求9所述的DC偏移消除电路，还包含：
一第三放大器，耦合在所述运算放大器与所述第一和第二加法器之间。
11.如权利要求8所述的DC偏移消除电路，其中所述第一放大器是一源极耦合对放大器和一运算放大器之一。
12.如权利要求8所述的DC偏移消除电路，其中所述第二放大器是一源极耦合对放大器和一运算放大器之一。
13.如权利要求10所述的DC偏移消除电路，其中所述第三放大器是一源极耦合对放大器和一运算放大器之一。
14.如权利要求10所述的DC偏移消除电路，其中所述DC偏移消除电路实施于互补金属氧化物半导体和双极互补金属氧化物半导体之一之内。
15.如权利要求8所述的DC偏移消除电路，其中所述第一电容性组件和所述第二电容性组件的每一个包含金属绝缘层金属电容、金属氧化层金属电容、多晶硅绝缘层多晶硅电容和金属氧化物半导体电容之一。
16.如权利要求8所述的DC偏移消除电路，其中所述第一电阻性组件和所述第二电阻性组件的每一者包含高电阻多晶硅电阻和金属氧化物半导体电阻之一。
17.一种无线通讯终端，包括：
一收发器，接收和发射通讯信号，所述收发器包含：
一信号路径，具有一输入和一输出；
一主动式积分器，耦合在所述输入与所述输出之间，用以向所述信号路径提供负回授，所述积分器包含一运算放大器、具有电容C的一电容性组件和具有电阻R的一电阻性组件，其中所述电容性组件经由一封闭回授回路耦合到所述运算放大器；以及
一第一放大器，具有增益GA，耦合于所述封闭回授回路中的所述电容性组件，使得所述主动式积分器的RC时间常数从RC变为RCGA。
18.如权利要求17所述的终端，其中所述第一放大器是一源极耦合对放大器和一运算放大器之一。
19.如权利要求17所述的终端，其中所述收发器还包含一第二放大器，耦合到所述主动式积分器，用以调整由所述主动式积分器提供给所述信号路径的所述负回授的量。
20.如权利要求19所述的终端，其中所述第二放大器是一源极耦合对放大器和一运算放大器之一。
21.如权利要求17所述的终端，其中所述收发器实施于互补金属氧化物半导体和双极互补金属氧化物半导体之一之内。
22.如权利要求17所述的终端，其中所述电容性组件包含金属绝缘层金属电容、金属氧化层金属电容、多晶硅绝缘层多晶硅电容和金属氧化物半导体电容之一。
23.如权利要求17所述的终端，其中所述电阻性组件包含高电阻多晶硅电阻和金属氧化物半导体电阻之一。
CN2007100067232A 2006-11-09 2007-02-02 直流偏移消除电路 Expired - Fee Related CN101179543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/594,889 US7411446B2 (en) 2006-11-09 2006-11-09 DC offset cancellation circuit
US11/594,889 2006-11-09

Publications (2)

Publication Number Publication Date
CN101179543A true CN101179543A (zh) 2008-05-14
CN101179543B CN101179543B (zh) 2010-07-28

Family

ID=39368652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100067232A Expired - Fee Related CN101179543B (zh) 2006-11-09 2007-02-02 直流偏移消除电路

Country Status (3)

Country Link
US (1) US7411446B2 (zh)
CN (1) CN101179543B (zh)
TW (1) TWI320993B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101860323A (zh) * 2010-05-11 2010-10-13 广州市广晟微电子有限公司 一种直流偏移校正装置、系统及方法
CN101257466B (zh) * 2008-03-28 2011-12-28 华为技术有限公司 对设备输出的直流偏移进行衰减的装置和方法
CN102082750B (zh) * 2009-12-01 2013-12-18 联芯科技有限公司 消除直流偏移的方法及装置
US9685936B2 (en) 2015-08-27 2017-06-20 Amazing Microelectronic Corp. Self-feedback control circuit
CN107113255A (zh) * 2014-10-28 2017-08-29 ams有限公司 收发器电路以及用于对通信系统进行调谐和用于在收发器之间的通信的方法
CN107968667A (zh) * 2016-10-20 2018-04-27 国民技术股份有限公司 一种直流失调消除电路及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071608A (ja) * 2007-09-13 2009-04-02 Sumitomo Electric Ind Ltd オフセットキャンセル回路及び差動増幅回路
JP2012165148A (ja) * 2011-02-04 2012-08-30 Semiconductor Components Industries Llc オフセット補正回路
US8493098B1 (en) * 2012-03-14 2013-07-23 Honeywell International Inc. Systems and methods for compensating the input offset voltage of a comparator
EP2819305B1 (en) * 2013-06-28 2015-10-21 ams AG Amplifier circuit for an opto-electric device, detector arrangement, and method to operate an amplifier circuit for an opto-electric device
TWI509994B (zh) * 2013-12-27 2015-11-21 Rdc Semiconductor Co Ltd 直流偏移消除電路
US9742400B2 (en) * 2015-05-06 2017-08-22 Infineon Technologies Ag System and method for driving radio frequency switch
US9729109B2 (en) * 2015-08-11 2017-08-08 Analog Devices, Inc. Multi-channel amplifier with chopping
US10790791B2 (en) 2018-11-08 2020-09-29 Stmicroelectronics Asia Pacific Pte Ltd Auto zero offset current mitigation at an integrator input

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442380B1 (en) * 1999-12-22 2002-08-27 U.S. Philips Corporation Automatic gain control in a zero intermediate frequency radio device
US6509777B2 (en) * 2001-01-23 2003-01-21 Resonext Communications, Inc. Method and apparatus for reducing DC offset
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Ｄｃオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
CN1306697C (zh) * 2001-02-14 2007-03-21 矽统科技股份有限公司 应用于可变增益放大器的直流偏移消除电路
TWI310265B (en) * 2003-06-13 2009-05-21 Ind Tech Res Inst Gain amplifier with dc offset cancellation circuit
US20050110550A1 (en) * 2003-11-24 2005-05-26 Qian Shi DC offset cancellation in a direct-conversion receiver

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257466B (zh) * 2008-03-28 2011-12-28 华为技术有限公司 对设备输出的直流偏移进行衰减的装置和方法
CN102082750B (zh) * 2009-12-01 2013-12-18 联芯科技有限公司 消除直流偏移的方法及装置
CN101860323A (zh) * 2010-05-11 2010-10-13 广州市广晟微电子有限公司 一种直流偏移校正装置、系统及方法
CN101860323B (zh) * 2010-05-11 2013-09-18 广州市广晟微电子有限公司 一种直流偏移校正装置、系统及方法
CN107113255A (zh) * 2014-10-28 2017-08-29 ams有限公司 收发器电路以及用于对通信系统进行调谐和用于在收发器之间的通信的方法
CN107113255B (zh) * 2014-10-28 2020-11-03 ams有限公司 收发器电路以及用于对通信系统进行调谐和用于在收发器之间的通信的方法
US9685936B2 (en) 2015-08-27 2017-06-20 Amazing Microelectronic Corp. Self-feedback control circuit
CN107968667A (zh) * 2016-10-20 2018-04-27 国民技术股份有限公司 一种直流失调消除电路及方法

Also Published As

Publication number Publication date
TW200822532A (en) 2008-05-16
CN101179543B (zh) 2010-07-28
US7411446B2 (en) 2008-08-12
US20080111618A1 (en) 2008-05-15
TWI320993B (en) 2010-02-21

Similar Documents

Publication Publication Date Title
CN101179543B (zh) 直流偏移消除电路
CN102870333B (zh) 无线收发器、自适应负电导电路及校准陷波滤波器方法
US6748204B1 (en) Mixer noise reduction technique
US7215932B2 (en) On-chip impedance matching power amplifier
JP2015508621A (ja) 電力増幅器のためのチューナブル・ノッチフィルタを備えたインピーダンス整合回路
EP2874313B1 (en) Analog active low-pass filters
US7671685B2 (en) Method and system for a low power fully differential noise cancelling low noise amplifier
CN103534940A (zh) 正反馈共栅极低噪声放大器
US10530314B2 (en) Gain-dependent impedance matching and linearity
Bagga et al. A frequency-selective broadband low-noise amplifier with double-loop transformer feedback
Janssens et al. CMOS cellular receiver front-ends
Abdulaziz et al. Improving Receiver Close-In Blocker Tolerance by Baseband $ G_m-C $ Notch Filtering
US10700655B2 (en) Gain-dependent impedance matching and linearity
CN104871428A (zh) 宽带无电感低噪声放大器的增益控制方法
Xiangning et al. An efficient CMOS DC offset cancellation circuit for PGA of low IF wireless receivers
US7154335B2 (en) Variable gain amplifier with direct current offset correction
Xiangning et al. A CMOS DC offset cancellation (DOC) circuit for PGA of low IF wireless receivers
Singh et al. Ultra wide band low noise amplifier with self-bias for improved gain and reduced power dissipation
Guo et al. A novel adaptive leakage suppression method for UHF RFID reader
US7840197B2 (en) Highly linear and very low-noise down-conversion mixer for extracting weak signals in the presence of very strong unwanted signals
US10355651B2 (en) Amplifier and a wireless signal receiver comprising said amplifier
KuppiReddy et al. PVT compensated high selectivity low‐power balun LNA for MedRadio communication
Barth et al. An image frequency rejection filter for SAW-less GPS receivers
Malek et al. Improved two stage ultra-wideband CMOS low noise amplifier with out band rejection using low noise active inductor
Xia et al. Low‐power 2.4 GHz ZigBee transceiver with inductor‐less radio‐frequency front‐end for Internet of things applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100728

Termination date: 20210202

CF01 Termination of patent right due to non-payment of annual fee