CN101170705A - 声音数据处理装置 - Google Patents

声音数据处理装置 Download PDF

Info

Publication number
CN101170705A
CN101170705A CNA2007101668034A CN200710166803A CN101170705A CN 101170705 A CN101170705 A CN 101170705A CN A2007101668034 A CNA2007101668034 A CN A2007101668034A CN 200710166803 A CN200710166803 A CN 200710166803A CN 101170705 A CN101170705 A CN 101170705A
Authority
CN
China
Prior art keywords
data
read
mentioned
voice data
buffer storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101668034A
Other languages
English (en)
Inventor
铃木章仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101170705A publication Critical patent/CN101170705A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/16—Vocoder architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种声音数据处理装置，具备：对声音数据进行解码的DSP(32)；按顺序存储并保持声音数据的为环形缓冲区的缓冲存储器(36)；读出缓冲存储器(36)所保持的声音数据的数据读出控制部(46)；存储并保持从数据读出控制部(46)输入的声音数据的DAC用FIFO(40)或DIT用FIFO(44)；和当DAC用FIFO(40)或DIT用FIFO(44)所保持的声音数据在规定量以下时，向数据读出控制部(46)输出中断信号的DAC(38)或DIT(42)；数据读出处理部(46)如果被输入中断信号，则在写指针的值与读指针的值相等时读出缓冲存储器(36)所保持的声音数据。从而，不会增加存储器容量，减轻DSP的处理负担。

Description

声音数据处理装置
技术领域
本发明涉及使用于通信声音数据处理中的声音数据处理装置。
背景技术
在电视机等的通信中，广泛采用了通过MPEG(Moving Picture ExpertGroup)等编码方式对图像数据或声音数据进行压缩并发送的方法(例如参照专利文献1等)。
在MPEG中将图像数据、声音数据、文字数据等要素作为编码后的传输流分组(TS分组)进行通信。在接收装置从TS分组中提取并分离图像数据、声音数据、文字数据后，分别通过解码器进行解码。再有，在输出解码后的数据时，在FIFO(First-In First-Out)方式的缓冲存储器中进行缓冲而按顺序输出。
图5表示现有的声音数据处理装置100的结构。声音数据处理装置100包括输入模块10、数字信号处理部(DSP)12、中间缓冲模块14、缓冲存储器16、数字/模拟转换部(DAC)18、DAC用FIFO20、数字接口发送机(DIT)22和DIT用FIFO24。
输入模块10如果收到从TS分组中分离的声音数据，则传给DSP12。对声音数据实施了压缩及编码等处理。DSP12进行声音数据的解压缩处理及解码处理，并将处理后的声音数据输出到中间缓冲模块14。中间缓冲模块14用于控制对缓冲存储器16的数据的读写，从DSP12收到声音数据，实施使声音数据的位宽度与缓冲存储器16的总线宽度(bus width)一致等处理，并向缓冲存储器16存储并保持声音数据。缓冲存储器16具有能够存储1帧量的声音数据的存储器容量。缓冲存储器16如果从中间缓冲模块14收到声音数据，则按顺序存储声音数据。
DSP12如果从DAC18或DIT22收到中断(割り込み)，则指示中间缓冲模块14读出声音数据。中间缓冲模块14如果收到读出指示，则从缓冲存储器16读出声音数据并传给DSP12。DSP12将所读出的声音数据输出到DAC18及DIT22。
DAC18及DAC用FIFO20将声音数据转换为能够用连接在外部的声音用D/A转换器处理的格式，并向外部输出。DAC18从DSP12收到解压缩及解码后的声音数据，并经由内置寄存器而存储到DAC用FIFO20。DAC用FIFO20例如具备与声音数据的信道(channel)数量相同数量的32字(word)×2存储体(bank，バンク)的存储器。DAC用FIFO20是先进先出类型的缓冲存储器。另外，DAC18按顺序读出DAC用FIFO20所保持的声音数据，并实施格式转换处理后向外部输出。再有，DAC18如果没有了在DAC用FIFO20中所保持的声音数据，则对DSP12进行中断。
DIT22及DIT用FIFO24将声音数据转换为能够用外部装置处理的格式，并向外部输出。DIT22从DSP12收到解压缩及解码后的声音数据，并经由内置寄存器而存储到DIT用FIFO24。DIT用FIFO24例如具备与声音数据的信道数量相同数量的32字×2存储体的存储器。DIT用FIFO24是先进先出类型的缓冲存储器。另外，DIT22按顺序读出DIT用FIFO24所保持的声音数据，并实施格式转换处理后向外部输出。再有，DIT22如果没有了在DIT用FIFO24中所保持的声音数据，则对DSP12提出中断。
声音数据处理装置100通过以规定次数来重复上述处理，向将1帧量的声音数据向外部输出。例如，在杜比(Dolby)实验室的AC-3(AudioCode Number 3)的格式下重复48次而输出1帧量的声音数据。
专利文献1：特开平9-307865号公报
但是，由于在DAC用FIFO20或DIT用FIFO24中没有了所缓冲的声音数据，则会发生声音的间断，因此在发生中断时需要尽量提早补充声音数据。从而，DSP12如果收到中断信号，则必须暂时中止解压缩处理或解码处理等，使处理变得复杂。另外，有可能使DSP12中的处理延迟。
为了防止这种问题，只要DAC用FIFO20或DIT用FIFO24的存储器容量大即可，但是就会使声音数据处理装置100的电路规模增大，并且使芯片尺寸或制造成本增大。
发明内容
本发明正是鉴于上述现有技术提出的，其目的在于提供一种不会增加存储器容量、并且减轻了DSP的处理负担的声音数据处理装置。
本发明为一种声音数据处理装置，具备：解码处理部，其对编码后的声音数据进行解码；第一缓冲存储器，其按顺序存储并保持由上述解码处理部处理后的声音数据；数据读出控制部，其读出上述第一缓冲存储器所保持的声音数据，并将该声音数据输出到第二缓冲存储器；第二缓冲存储器，其存储并保持从上述数据读出控制部输入的声音数据；和数据处理部，其从上述第二缓冲存储器读出声音数据，对所读出的声音数据实施规定处理并进行输出，并且当上述第二缓冲存储器所保持的声音数据在规定量以下时，向上述数据读出控制部输出中断信号，上述数据读出控制部如果被输入上述中断信号，则在上述读出许可信号有效时，读出上述缓冲存储器所保持的声音数据。
在此，还具备比较器，其将用来表示在上述第一缓冲存储器存储有声音数据的存储器的写指针与用来表示存储有由上述数据读出控制部从上述第一缓冲存储器读出的声音数据的存储器的读指针进行比较，当写指针的值与读指针的值相等时，使读出许可信号无效，当写指针的值与读指针的值不相等时，使读出许可信号有效，将读出许可信号向上述数据读出控制部输出。
将上述写指针能够优选设定在上述读指针的可设定范围外。
另外，当上述声音数据是从传输流分组中分离得到的数据时，本发明的效果明显。
根据本发明，不会增加存储器容量，能够减轻DSP的处理负担。
附图说明
图1是表示本发明的实施方式中的声音数据处理装置的结构图。
图2是表示本发明的实施方式中的向缓冲存储器存储数据的方法的图。
图3是表示本发明的实施方式中的缓冲存储器的数据的保持状态的例子的图。
图4是表示本发明的实施方式中的缓冲存储器的数据的保持状态的例子的图。
图5是表示现有的声音数据处理装置的结构图。
图中：10-输入模块；12-数字信号处理部；14-中间缓冲模块；16-缓冲存储器；18-数字/模拟转换部；20-DAC用FIFO、22-数字接口发送机；24-DIT用FIFO；30-输入模块；32-数字信号处理部；34-中间缓冲模块；36-缓冲存储器；38-数字/模拟转换部；40-DAC用FIFO；42-数字接口发送机；44-DIT用FIFO；46-数据读出控制部；48-比较器；100、200-声音数据处理装置。
具体实施方式
(装置结构)
如图1所示，本发明的实施方式中的声音数据处理装置200包括输入模块30、数字信号处理部(DSP)32、中间缓冲模块34、缓冲存储器36、数字/模拟转换部(DAC)38、DAC用FIFO40、数字接口发送机(DIT)42、DIT用FIFO44、数字读出控制部46和比较器48。
输入模块30如果收到从TS分组中分离的声音数据，则传给DSP32。对声音数据实施了压缩及编码等处理。DSP32实施声音数据的解压缩处理及解码处理。另外，DSP32以从数据读出控制部46输入的读指针(readpointer)的值与当前的写指针(write pointer)的值不一致为条件，将处理后的声音数据向中间缓冲模块34输出。关于读指针和写指针，将后面叙述。
缓冲存储器36具有能够存储规定字数的声音数据的存储器容量。缓冲存储器36例如也可设为512字的容量，也可设为将相当于AC-3格式1帧量的3072字(1536字的2信道量)为基准而设定的容量。中间缓冲模块34从DSP32收到声音数据，并实施使声音数据的位宽度与缓冲存储器36的总线宽度一致等处理，并向缓冲存储器36存储并保持声音数据。此时，按每32字×2信道(相当于右声和左声)将声音数据向缓冲存储器36传输。缓冲存储器36如果从中间缓冲模块34收到声音数据，则按顺序存储声音数据。
此外，缓冲存储器36将存储声音数据的存储器容量作为环形缓冲区(ring buffer)来使用。例如，如图2所示，当声音数据用的存储器空间为512字时，从存储器空间的开始地址(偏置地址)起每次64字、按顺序存储声音数据，如果声音数据存储到512字量的存储器空间，则再次从偏置地址的存储器存储声音数据。
DSP32如果在缓冲存储器36存储声音数据，则更新写指针。具体而言，如图2所示，将存储声音数据的存储器空间的偏置地址设为0，并分配按每64字增加1的指针。DSP32从用写指针指定的存储器按顺序存储声音数据。并且，每次声音数据被存储32字×2信道(64字)时，使写指针增加1。另外，如果声音数据被存储到声音数据所使用的存储空间的最终地址的存储器，则将写指针再次设定为0。通过这样，缓冲存储器36被用作环形缓冲区。写指针输出到比较器48。
DAC38及DAC用FIFO40将声音数据转换为能够用连接在外部的声音用D/A转换器处理的格式，并向外部输出。DAC用FIFO40例如具备与声音数据的信道数量相同数量的32字×2存储体的存储器。DAC用FIFO40是先进先出类型的缓冲存储器。另外，DAC38按顺序读出DAC用FIFO40所保持的声音数据，并实施格式转换处理后向外部输出。再有，DAC38如果没有了在DAC用FIFO40中所保持的声音数据，则对数据读出控制部46提出中断。
DIT42及DIT用FIFO44将声音数据转换为能够用外部装置处理的格式，并向外部输出。DIT用FIFO44例如具备与声音数据的信道数量相同数量的32字×2存储体的存储器。DIT用FIFO44是先进先出类型的缓冲存储器。另外，DIT42按顺序读出DIT用FIFO44所保持的声音数据，并实施格式转换处理后向外部输出。再有，DIT42如果在DIT用FIFO44中没有了所保持的声音数据，则对数据读出控制部46提出中断。
数据读出控制部46如果从DAC38或DIT42收到中断，则在由比较器48而读出许可信号为有效(enable)时，在缓冲存储器36中从用读指针指定的存储器读出规定量的声音数据，并将所读出的声音数据输出到DAC用FIFO40及DIT用FIFO44。例如，从用读指针指定的存储器每次8字、分4次按顺序读出32字量的声音数据，并向DAC用FIFO40及DIT用FIFO44传输。DAC用FIFO40及DIT用FIFO44如果收到声音数据，则将该声音数据存储并保持在存储器。
另一方面，数据读出控制部46在从DAC38或DIT42收到了中断时，如果由比较器48而读出许可信号为无效(disenable)，则不会从缓冲存储器36读出声音数据，而是等待到读出许可信号变为有效后，读出声音数据，并输出到DAC用FIFO40及DIT用FIFO44。
数据读出控制部46如果从缓冲存储器36读出声音数据，则根据所读出的声音数据来增加读指针。例如，当读出8字×4×2信道(右声及左声)＝64字的声音数据并传输到DAC用FIFO40及DIT用FIFO44时，使读指针增加1。另外，如果读出声音数据到声音数据所使用的存储器空间的最终地址的存储器为止，则将读指针再次设定为0。通过这样，从缓冲存储器36以循环的方式读出声音数据。
在此，通过比较器48来控制从缓冲存储器36读出数据。比较器48收到来自DSP32的写指针及来自数据读出控制部46的读指针，当写指针的值与读指针的值不相等时将读出许可信号设为有效，当写指针的值与读指针的值相等时将读出许可信号设为无效。
以读指针的值与对写指针的值加1的值不一致为条件，进行对缓冲存储器36的数据的写入。由此，当读指针的值比写指针小时，如图3所示那样在从读指针到写指针的范围的存储器中存储有未传输的声音数据。另外，当读指针的值比写指针的值大时，如图4所示那样在从偏置地址到写指针的范围的存储器以及从读指针到存储器空间的最终地址的范围的存储器中存储有未传输的声音数据。
从而，以写指针的值与读指针的值不一致为条件，进行声音数据的读出，从而能够只有在缓冲存储器36中保持有尚未处理过的声音数据的情况下读出声音数据。
如上所述，根据本实施方式，DSP32只要进行声音数据的解压缩处理及解码处理，并将处理后的声音数据输出到中间缓冲模块34，更新写指针即可。也就是说，由于根据来自DAC38及DIT42的中断而从缓冲存储器36读出声音数据的处理通过数据读出控制部46来进行，因此DSP32不需要与中断处理对应。
另外，通过设置与来自DAC38及DIT42的中断对应的数据读出控制部46，当在DAC用FIFO40及DIT用FIFO44中没有了声音数据时，将从缓冲存储器36补充声音数据之前所需的时间大致控制在对缓冲存储器36的访问等待时间。从而，在DAC用FIFO40及DIT用FIFO44不需要预先设置额外的存储器空间，能够减小存储器容量。
在电视机等接收装置中所包含的声音数据处理装置中，视频数据或声音数据作为传输流不断地被接收。因此，要求没有延迟地实施由DSP32进行的声音数据的解压缩处理及解码处理。根据本实施方式，没有延迟地实施声音数据的处理，结果能够防止从数字/模拟转换部输出的声音的间断。
此外，通过将写指针的值固定在读指针的可设定范围外，能够设定将缓冲存储器36所保持的声音数据重复输出的处理模式。
将写指针的值固定在读指针的可设定范围外，从而写指针的值和读指针的值不会一致，每次向数据读出控制部46输入中断信号时，与在缓冲存储器36中是否存在未传输的声音数据无关地、从缓冲存储器36读出声音数据。与缓冲存储器36是否以新的声音数据被更新无关地、从缓冲存储器36读出声音数据，当声音数据未被更新时，重复读出相同声音数据，并写入到DAC用FIFO40及DIT用FIFO44。这样，能够重复输出同一声音数据。

Claims (4)

1.一种声音数据处理装置，具备：
解码处理部，其对编码后的声音数据进行解码；
第一缓冲存储器，其按顺序存储并保持由上述解码处理部处理后的声音数据；
数据读出控制部，其读出上述第一缓冲存储器所保持的声音数据，并将该声音数据输出到第二缓冲存储器；
第二缓冲存储器，其存储并保持从上述数据读出控制部输入的声音数据；和
数据处理部，其从上述第二缓冲存储器读出声音数据，对所读出的声音数据实施规定处理并进行输出，并且当上述第二缓冲存储器所保持的声音数据在规定量以下时，向上述数据读出控制部输出中断信号，
上述数据读出控制部如果被输入上述中断信号，则在上述读出许可信号有效时，读出上述缓冲存储器所保持的声音数据。
2.根据权利要求1所述的声音数据处理装置，其特征在于，
还具备比较器，其将用来表示在上述第一缓冲存储器存储有声音数据的存储器的写指针与用来表示存储有由上述数据读出控制部从上述第一缓冲存储器读出的声音数据的存储器的读指针进行比较，当写指针的值与读指针的值相等时，使读出许可信号无效，当写指针的值与读指针的值不相等时，使读出许可信号有效，将读出许可信号向上述数据读出控制部输出。
3.根据权利要求1所述的声音数据处理装置，其特征在于，
将上述写指针能够设定在上述读指针的可设定范围外。
4.根据权利要求1所述的声音数据处理装置，其特征在于，
上述声音数据是从传输流分组中分离得到的数据。
CNA2007101668034A 2006-10-26 2007-10-18 声音数据处理装置 Pending CN101170705A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006290911 2006-10-26
JP2006290911A JP2008108100A (ja) 2006-10-26 2006-10-26 音声データ処理装置

Publications (1)

Publication Number Publication Date
CN101170705A true CN101170705A (zh) 2008-04-30

Family

ID=39360754

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101668034A Pending CN101170705A (zh) 2006-10-26 2007-10-18 声音数据处理装置

Country Status (3)

Country Link
US (1) US20080109229A1 (zh)
JP (1) JP2008108100A (zh)
CN (1) CN101170705A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495810A (zh) * 2011-12-28 2012-06-13 青岛海信宽带多媒体技术有限公司 一种注入解码器数据的管理方法
CN109308891A (zh) * 2017-07-28 2019-02-05 卡西欧计算机株式会社 乐音发生装置、乐音发生方法、存储介质及电子乐器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR073129A1 (es) * 2008-08-26 2010-10-13 Spx Corp Modulo de osciloscopio digital con deteccion de fallas en la recepcion de la senal.
AR073128A1 (es) * 2008-08-26 2010-10-13 Spx Corp Modulo de osciloscopio digital
KR101013571B1 (ko) 2009-02-27 2011-02-14 성균관대학교산학협력단 원형저장공간을 이용한 음조변환방법
US11222258B2 (en) * 2020-03-27 2022-01-11 Google Llc Load balancing for memory channel controllers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166935B1 (ko) * 1994-11-23 1999-03-20 구자홍 엠펙2 트랜스포트 디코더 장치
US5778218A (en) * 1996-12-19 1998-07-07 Advanced Micro Devices, Inc. Method and apparatus for clock synchronization across an isochronous bus by adjustment of frame clock rates
US5918073A (en) * 1997-06-27 1999-06-29 Advanced Micro Devices, Inc. System and method for equalizing data buffer storage and fetch rates of peripheral devices
JP2001135017A (ja) * 1999-11-02 2001-05-18 Nec Corp データ記憶装置及びデータ記憶装置用インタフェース装置
US6542971B1 (en) * 2001-04-23 2003-04-01 Nvidia Corporation Memory access system and method employing an auxiliary buffer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495810A (zh) * 2011-12-28 2012-06-13 青岛海信宽带多媒体技术有限公司 一种注入解码器数据的管理方法
CN102495810B (zh) * 2011-12-28 2014-12-17 青岛海信宽带多媒体技术有限公司 一种注入解码器数据的管理方法
CN109308891A (zh) * 2017-07-28 2019-02-05 卡西欧计算机株式会社 乐音发生装置、乐音发生方法、存储介质及电子乐器
CN109308891B (zh) * 2017-07-28 2023-08-15 卡西欧计算机株式会社 乐音发生装置、乐音发生方法、存储介质及电子乐器

Also Published As

Publication number Publication date
US20080109229A1 (en) 2008-05-08
JP2008108100A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
US8165120B2 (en) Buffering architecture for packet injection and extraction in on-chip networks
CN114556956A (zh) 使用旁路子流和经熵编码子流的低时延编码
CN101170705A (zh) 声音数据处理装置
US7979611B2 (en) Multi-protocol serial interface apparatus and system-on-chip apparatus including the same
US9516361B2 (en) Encoding apparatus and the method
US20030229734A1 (en) FIFO scheduling time sharing
US20180314629A1 (en) Managing parallel access to a plurality of flash memories
JP3185863B2 (ja) データ多重化方法および装置
CN114302089A (zh) 一种基于fpga的多路视频信号缓存控制方法及系统
US9639324B2 (en) Architecture for writing and reading data in a data storage system
JP2007274449A (ja) 両面イメージスキャナ装置
CN101720033B (zh) 一种视频传输设备及其usb传输的装置及方法
US6091768A (en) Device for decoding signals of the MPEG2 type
KR100795465B1 (ko) 감소된 수의 핀을 구비한 직렬 압축 버스 인터페이스 및 직렬 압축 데이터 송신 방법
US7607064B2 (en) Serial asynchronous interface with slip coding/decoding and CRC checking in the transmission and reception paths
CN100388776C (zh) 数字视频储存装置及储存数字视频数据的方法
CN112000371A (zh) 用于异构数据流的向量处理器
JP3032160B2 (ja) 可変長復号化器における出力デ−タの再配列方法及び回路
JP3609508B2 (ja) Ｍｐｅｇ２データ転送装置
JP2631699B2 (ja) セル・フオーマツテイング方式
JPH03942B2 (zh)
KR950024456A (ko) 동영상 및 오디오 복호시스템에 있어서 비트스트림 데이터 전송장치 및 방법
JPH11203447A (ja) 復号装置及び方法
US20100077113A1 (en) Data communication system and method
KR19990058425A (ko) 메모리 제어장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080430