CN101170484B - 一种基于非压缩传输协议的交换芯片及交换设备 - Google Patents
一种基于非压缩传输协议的交换芯片及交换设备 Download PDFInfo
- Publication number
- CN101170484B CN101170484B CN2006100632628A CN200610063262A CN101170484B CN 101170484 B CN101170484 B CN 101170484B CN 2006100632628 A CN2006100632628 A CN 2006100632628A CN 200610063262 A CN200610063262 A CN 200610063262A CN 101170484 B CN101170484 B CN 101170484B
- Authority
- CN
- China
- Prior art keywords
- module
- frame
- frame signal
- field
- signaling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明适用于安防监控领域,提供了一种非压缩传输协议交换芯片及交换设备,所述交换芯片包括多个并行的接收处理模块,帧同步监测模块,误码监测模块,信令监测模块,共享存储器模块,多个并行的发送处理模块,转发存储模块,以及交叉矩阵模块。本发明中交换芯片将视频帧信号和其它帧信号分离,对视频帧信号采用交叉矩阵的交换方式进行交换,对其它数据帧信号采用共享存储器的交换方式进行交换,实现了在基于非压缩传输协议的网络中数据的实时、无损交换,降低了交换设备的开发难度,节约了实现成本。
Description
技术领域
本发明属于安防监控领域,尤其涉及一种基于非压缩传输协议的交换芯片和交换设备。
背景技术
目前视频数据在交换机中进行交换时,交换机可选用的交换结构有以下几种:
1、共享总线交换结构:共享总线交换结构的各个模块共享同一背板总线结构,每个入端通过输入处理部件连接到总线上,每个出端通过输出处理部件连接到总线上。各路输入交换数据经过输入处理部件,再经过总线由输出处理部件取出,形成各路输出信号。总线采用时分方式划分时隙分配给每个输入部件。
由于共享总线的背板带宽被所有的子卡所共享,所有的子卡共同竞争同一背板带宽,从而带来了额外的延时,不利于实时性的提高。同时由于多个子卡通过总线进行连接,从而该总线的电气特性较为复杂。在高速总线中,复杂的电气连接将带来无法估量的电反射,该反射将极大的影响到通信的质量。所以,此种背板不适于工作在高于10Gbit/S的系统中。
2、共享存储器(RAM)交换结构:该交换结构使用大量的高速RAM来存储输入数据,同时依赖中心交换引擎来提供全端口的高性能连接,由核心引擎检查每个输入包以决定路由。
这类交换结构设计上比较容易实现,但在交换容量扩展到一定程度时,内存操作会产生延迟。且随着交换机端口的增加,单片存储器已很难达到所需要的带宽,解决办法一般是使用多端口存储器,但高速大容量的多端口存储器价格昂贵。在成本受控的设计中很难采用。
3、交叉开关矩阵(Crossbar)交换结构:Crossbar结构可以同时提供多个数据通路。一个Crossbar结构由N×N交叉矩阵构成。当交叉点闭合时,数据就从输入端输出到输出端。交叉点的打开与闭合是由调度器来控制的。因此,Crossbar结构的速度取决于调度器的速度。调度器是Crossbar交换结构的核心,它在每个调度时隙内收集各输入端口有关数据包队列的信息,经过一定的调度算法得到输入端口和输出端口之间的一个匹配,提供输入端口到输出端口的通路。
由于Crossbar交换结构中子卡到交换结构的物理连接为点到点连接,这使得背板可以高速工作,从而解决了背板的速度受限问题。它的结构可以支持多个连接同时以最大速率传输数据,从而极大的提高了整个系统的吞吐量,可实现内部无阻塞。
但在非压缩传输网络中,请求用户与主机已建立通讯链路,在Crossbar交换结构中再设计调度算法,并采用调度器,将增加其实现成本及实现复杂度。因此,需要提供一种基于非压缩传输协议下的网络交换结构,以保证视频数据实时传输的质量及速度。
发明内容
本发明的目的在于提供一种非压缩传输协议交换芯片,旨在解决现有技术中存在的在非压缩传输网络中,数据交换的实现成本和复杂度较高的问题。
本发明的另一目的在于提供一种交换设备。
本发明是这样实现的,一种非压缩传输协议交换芯片,所述交换芯片包括:
多个并行的接收处理模块,用于补偿输入帧信号的相位差,提取所述帧信号的信令字段、开销字段及公务字段,并将帧信号同步后输出;
帧同步监测模块,用于接收接收处理模块送来的同步状态报告,采集当前的同步状态,并将当前的同步状态报告给片外CPU;
误码监测模块,用于收集来自接收处理模块的差错检测统计结果,根据差错检测统计结果生成差错的种类报告给片外CPU;
信令监测模块,用于接收来自接收处理模块的公务字段、信令字段及开销字段;
共享存储器模块,用于接收信令检测模块输出的开销字段,进行开销字段的交换;
多个并行的发送处理模块,用于将交换后的图像重新生成帧信号,与共享存储器连接,将帧信号中插入公务字段、开销字段、信令字段、同步头及校验字节后输出;
转发存储模块,用于存储出端口和入端口的连接信息;以及
交叉矩阵模块,用于根据所述转发存储模块存储的出端口和入端口的连接信息,接收对应接收处理模块输出的帧信号,并将所述帧信号交换至对应的发送处理模块。
所述接收处理模块包括:
先进先出队列模块,用于对所接收到的帧信号的相位差进行补偿;
解码模块,用于对相位差补偿后的帧信号进行解码;
帧同步提取模块,用于提取解码过后的帧信号中的帧同步信号,产生帧同步脉冲;
差错检测模块,用于接收的同步后的帧信号及同步头进行差错检测,并统计检测结果;
公务及信令提取模块,用于根据帧同步脉冲定位帧信号中的公务字段及信令,并且下载帧信号中的公务字段、信令字段、帧定位信号以及开销字段。
所述发送处理模块包括:
先进先出队列模块,用于缓存输入的帧信号;
公务及信令插入模块,用于在帧信号的特定位置插入公务字段、信令字段、开销字段以及同步头;
校验字节生成模块,用于生成校验字节,并将所述校验字节添加到帧信号中;
帧生成模块,用于按帧频将添加了校验字节的帧信号添加上帧头;以及
编码模块,用于对添加了帧头的帧信号进行编码。
所述解码模块采用8B/10B方式对帧信号进行解码。
所述编码模块采用8B/10B方式对帧信号进行编码。
当所述帧信号为视频信号时,所述差错检测模块采用BIP-8进行差错检测;
当所述帧信号为非视频信号时,所述差错检测模块采用循环冗余码校验进行差错检测。
当所述帧信号为视频信号时,所述校验字节生成模块采用BIP-8生成校验字节;
当所述帧信号为非视频信号时,所述校验字节生成模块采用循环冗余码校验生成校验字节。
一种交换设备,所述交换设备包括交换芯片,所述交换芯片包括:
多个并行的接收处理模块,用于补偿输入帧信号的相位差,提取所述帧信号的信令字段、开销字段及公务字段,并将帧信号同步后输出;
帧同步监测模块,用于接收接收处理模块送来的同步状态报告,采集当前的同步状态,并将当前的同步状态报告给片外CPU;
误码监测模块,用于收集来接收处理模块的差错检测统计结果,根据差错检测统计结果生成差错的种类报告给片外CPU;
信令监测模块,用于接收来自接收处理模块的公务字段、信令字段及开销字段;
共享存储器模块,用于接收信令检测模块输出的开销字段,进行开销字段的交换;
多个并行的发送处理模块,用于将交换后的图像重新生成帧信号,与共享存储器连接,将帧信号中插入公务字段、开销字段、信令字段、同步头及校验字节后输出;
转发存储模块,用于存储出端口和入端口的连接信息;以及
交叉矩阵模块,用于根据所述转发存储模块存储的出端口和入端口的连接信息,接收对应接收处理模块输出的帧信号,并将所述帧信号交换至对应的发送处理模块。
所述接收处理模块包括:
先进先出队列模块,用于对所接收到的帧信号的相位差进行补偿;
解码模块,用于对相位差补偿后的帧信号进行解码;
帧同步提取模块,用于提取解码过后的帧信号中的帧同步信号,产生帧同步脉冲;
差错检测模块,用于对同步后的帧信号及同步头进行差错检测,并统计检测结果;
公务及信令提取模块,用于根据帧同步脉冲定位帧信号中的公务字段及信令,并且下载帧信号中的公务字段、信令字段、帧定位信号以及开销字段。
所述发送处理模块包括:
先进先出队列模块,用于缓存输入的帧信号;
公务及信令插入模块,用于在帧信号的特定位置插入公务字段、信令字段、开销字段以及同步头;
校验字节生成模块,用于生成校验字节,并将所述校验字节添加到帧信号中;
帧生成模块,用于按帧频将添加了校验字节的帧信号添加上帧头;以及
编码模块,用于对添加了帧头的帧信号进行编码。
在本发明中,交换芯片将视频帧信号和其它帧信号分离,对视频帧信号采用交叉矩阵的交换方式进行交换,对其它数据帧信号采用共享存储器的交换方式进行交换,实现了在基于非压缩传输协议的网络中数据的实时、无损交换,降低了交换设备的开发难度,节约了实现成本。
附图说明
图1是交换机的典型结构原理图;
图2是本发明中提供的非压缩传输协议交换芯片的结构图;
图3是本发明中基于STRATIX GX系列芯片实现的非压缩传输协议交换芯片的结构图;
图4是本发明中基于STRATIX GX系列芯片实现的非压缩传输协议交换芯片接收通道的结构图;
图5是本发明中基于STRATIX GX系列芯片实现的非压缩传输协议交换芯片发送通道的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明中,交换芯片对视频数据和其它数据分别采用交叉矩阵的交换方式和共享存储器的交换方式进行交换,实现了在基于非压缩传输协议的网络中的数据的实时、无损的交换,降低了交换设备开发难度,节约了成本。
图1示出了现有技术中交换机的模块构成。
交换机各输入端包括光纤接口模块11、帧处理模块12以及交换接口模块13。
光纤接口模块11主要完成光电转换、放大、AGC控制、整形、电平转换、时种提取、数据提取等操作。将从光纤进来的光信号处理后转换成电信号。
帧处理模块12将经光电转换过后的信号重新提取出帧同步信号,并进行差错检测及控制。提取出信令字段交给网络处理器进行信令处理。提取出公务字段,以进行公务数据的下载。
交换接口模块13将帧头处理过后的净荷,打包成交换结构所需要的数据单元形式(CELL),一般将采用网络处理器NP来对数据进行打包。网络接口多采用CSIX接口。
交换机各输出端包括交换接口模块14、帧处理模块15以及光接口模块16。
交换接口模块14将交换过后的交换单元(CELL)重新组织成帧处理模块15所需的净荷部分。
帧处理模块15对净荷部分重新进行循环冗余码计算(CRC计算),生成校验字节,并进行帧生成,插入公务字段及信令字段。
光接口模块16将帧处理模块15生成的帧重新转换成光信号,该部份电路主要由并串转换,电平转换,APC电路,激光驱动电路,保护电路等组成。
转发索引模块17控制交换芯片的具体转发动作。该索引根据每次网络信令,来生成转发索引。
交换结构模块18将从输入端接收的数据交换至输出端。
在非压缩传输网络中,数据被分为视频数据和其他数据,整个网络一般最多由255台交换设备组成,一台主机负责全网的调度。在进行实时视频传输时,用户发出调用请求,本地交换机接收该调用请求,发出网络调度请求到主机,主机接收网络调度请求后搜索本机的网络拓扑信息以找到一可用通路,并向该可用通路的所有本地交换机发出网络连接信令,本地交换机接收网络连接信令,搜索本地交叉连接表,找到一所请求的入口到出口的交叉,当所有的交换机都建立连接后,通路最终端的本地交换机向主机发送链路完成信令,主机收到完成信令后,开始进行视频数据的传输。视频数据通过一台或多台交换机传送到调用请求用户。
在非压缩传输网络中,根据非压缩传输协议,网络的传输以时隙为传输的基本单位,每个时隙可以运载8Bit的图像数据,也可以是语音或是其它的数据。每72个时隙组成一帧。在一帧中,64个时隙用于传输非压缩的视频图像数据。另外8个时隙用于帧头,在帧头中分为信令字段、开销字段、公务字段。每条链路的通信容量为2.5Gbit/S。帧格式如下所示:
时隙1 | 时隙2 | 时隙3 | 时隙4 | … | 时隙16 | 同步头1 | 开销1 |
时隙1 | 时隙2 | 时隙3 | 时隙4 | … | 时隙16 | 信令1 | 开销2 |
时隙1 | 时隙2 | 时隙3 | 时隙4 | … | 时隙16 | 信令2 | 开销3 |
时隙1 | 时隙2 | 时隙3 | 时隙4 | … | 时隙16 | 公务信道 | 开销4 |
其中:
时隙:总数为64个时隙用来传送16路图像,每路图像在一帧中传送4个采样值,每条光纤每秒钟会发送3.47M个这样的帧。
同步头:同步头将不参与线路编码,以特殊的码字来标识同步头的到来。
信令:信令用于交换机之间的内部通信,以协调、汇报各自的设备状态。也用于全网络配合完成一个用户的请求。
公务:公务信道为接收端的交换机下载掉该字段,而上传自已的公务信息,也可以旁路该公务,或是接收该公务,继续向下传送,具体的对公务信道的处理可以由交换机及用户来共同决定。
开销:此开销相对于时隙而言,用来传送电话、以太网、RS232的数据。这些低速的数据不会使用原始的格式而将被打成特殊的包,最终以包的形式在网络中传送和交换。所以该种数据的传输将会是有延时及延时不确定的。可以采用建立虚拟通道的方式来进行RS232的数据传输,以保证控制的实时性。对于不需要实时性的场合,可以通过包来进行,这样可以极大的增加通信量及灵活性。
在如上所示的帧结构中,每个时隙用于传送一路图像,交换机入口端任意一条光纤中的时隙可以通过交换结构交换至任意一条输出光纤的任意一个端口上去。
图2示出了本发明提供基于非压缩传输协议的交换芯片的结构,包括接收处理模块21、帧同步监测模块22、误码监测模块23、信令监测模块24、交叉矩阵模块25、转发存储模块26、共享存储器模块27、以及发送处理模块28。
接收处理模块21的输出端分别与帧同步监测模块22的一个输入端连接,用于补偿网络时钟的相位差,并从接收的帧信号中提取出信令字段、开销字段及公务字段,对帧信号进行帧同步监测及误码监测,同时将帧信号同步后输出到交叉矩阵模块25。接收处理模块21的数量由交叉矩阵模块25的输入端的数量决定。
接收处理模块21包括先进先出队列模块(FIFO)211、解码模块212、帧同步提取模块213、差错检测模块214以及公务及信令提取模块215。
由于在交换设备中,存在多个相对独立的时钟源,而在本发明中,多个相对独立的时钟源都同步于网络时钟,因此,各个时钟具有相同的周期,但具有不同的相位,因此采用先进先出队列模块(FIFO)211来补偿接收到的帧信号的相位差。
经相位差补偿后的帧信号被传送到解码模块212,该模块对接收的帧信号进行解码操作。由于8B/10B编码方式在通信编码里应用最广泛,且其具有无直流分量、翻转数足够、编解码简单、有简单的检错能力、利用控制字可做帧边界符等特点,本发明采用8B/10B解码方式对信号进行解码操作,有利于接收端的时钟数据恢复、检错、帧同步等处理。经解码过后的帧信号被送往帧同步提取模块。
帧同步提取模块213从经8B/10B解码过后的帧信号流中,提取帧同步信号,产生帧同步脉冲,该帧同步脉冲同步于帧信号流中的同步头,周期为一个时钟周期。接收处理模块21的后续其它模块以该帧同步脉冲为参考,生成其它不同相位的信号。帧同步提取模块213主要为一状态机,状态有捕捉态,同步态,保持态,失步态。在捕捉态,状态机连续的捕捉同步信号,如果在几个固定的同步时间都出现了正确的同步头,那么,状态机转入同步态,此时,状态机完全正确的同步于输入的帧信号流,可以输出正确的同步信号给后续的模块。在同步态,状态机不断的监测同步头,如果发现一错误的同步头,它将立即进入保持态,在该状态下,状态机记录错误同步头的个数,达到固定的个数,状态机进入失步态,此时,同步完全丢失。没有同步信号发送给后续的模块。同时,帧同步提取模块213的所有状态将向帧同步监测模块22报告。
差错检测模块214对接收的同步后的帧信号及同步头进行差错检测。本发明中,当帧信号为视频信号时,采用BIP-8对视频数据进行差错检测,当帧信号为其他数据信号时,采用循环冗余码校验(CRC校验),其中生成多项式采用G(X)=X16+X12+X5+1。经差错检测后的信号送往公务及信令提取模块215。同时差错检测模块214将统计错误发生的周期并将统计结果送往误码监测模块23。
公务及信令提取模块215接收经过差错检测后的帧同步信号,定位公务字段及信令字段,并且下载出公务字段、信令字段以及开销字段。其中信令字段被送往信令接口,信令字段在信令接口中被重新进行信令的帧定位、校验后通过微处理器接口送到片外CPU进行信令处理;公务字段被送往公务接口,在此终结上一台交换机送来的公务字段后送往片外CPU,根据网络信令进行相应的处理;开销被送往共享存储器模块27。经公务及信令提取过后的视频数据被送往交叉矩阵模块25进行交换。
帧同步监测模块22接收由接收处理模块21中每个帧同步提取模块213送来的同步状态报告,对当前的同步状态进行采集,通过微处理器接口向片外CPU进行报告。一旦发现某一路同步状态机进入了失步态,它就向片外CPU发起中断,通知CPU当前的某路同步丢失,CPU将对该同步丢失做出更为具体的处理,如向管理中心汇报,向管理员汇报,或是向上一台交换机进行报告。CPU将对该同步丢失的处理结果返回帧同步监测模块22,帧同步监测模块22根据CPU的命令来调整帧同步提取模块状态机的状态。经帧同步提取过后的信号送到差错检测模块214。
误码监测模块23收集来接收处理模块21中差错检测模块214的差错检测统计结果,根据差错检测统计结果,生成差错的种类,通过微处理器接口向片外CPU报告差错的情况。
信令监测模块24接收从公务及信令提取模块215送来的信令及公务字段。公务字段送往公务接口进行处理。信令字段会重新进行信令的帧定位,校验后通过微处理器接口发往片外CPU进行信令处理。开销送往共享存储器模块27进行交换。交换过后的开销及片外CPU送来的信令及公务送往公务及信令插入模块282,发往下一台交换机。
交叉矩阵模块25是一种无阻塞空分交叉矩阵,具有多个接收端和对应的发送端该矩阵。各接收端与接收处理模块21连接,各对应的发送端与发送处理模块28的各输入端连接。用于将各接收端接收的视频数据交换至相应的发送端。作为本发明的一个优选方式,该交叉矩阵为16×16的交叉结构,每个端口为16Bit位宽。该矩阵以交叉方式完成时隙的交换,可以实现多播、广播功能。交叉矩阵的工作速度为125.00MHZ,因而其总的交换容量为125×16×16=32Gbit。
转发存储模块26,其一端与交叉矩阵模块25连接,在每一个交换进行时,交叉矩阵模块25到转发存储模块26中查找出端口和入端口的连接信息。另一端通过微处理器接口与片外CPU连接,片外CPU根据网络信令更新转发存储模块26中交换的出端口和入端口的连接信息。
共享存储器模块27一端与信令监测模块24连接,其从信令监测模块24接收开销字段,采用共享存储器的交换方式,通过顺序写入,控制读出的方式完成开销字段的交换。另一端与发送处理模块28连接,将交换后的开销字段送到发送处理模块28。
发送处理模块28与交叉矩阵模块25的一个输出端和共享存储器模块27分别连接,将交换后的图像重新生成帧信号,并插入公务字段、开销字段、信令字段、同步头及校验字节后发送到下一台交换机。
发送处理模块28包括先进先出队列模块281(FIFO)、公务及信令插入模块282、校验字节生成模块283、帧生成模块284以及编码模块285。
在交叉矩阵模块进行了交换过后的视频数据,被送入先进先出队列模块281进行缓存。同时,经处理后的信令字段,公务字段以及在共享存储器模块27进行交换后的开销字段也被送先进先出队列模块281进行缓存。先进先出队列模块281读出写入的瞬时时钟速度的差异,同时在读出时,配合发送时序做一些缓存。
根据帧同步脉冲,公务及信令插入模块282在帧信号内的特定位置插入公务字段、信令字段、开销字段以及同步头。如果没有公务及信令或开销插入,该模块将用固定的填充字节进行填充。处理完成后的帧将被暂存于FIFO中。插入了公务字段、信令字段及开销字段的帧信号被送往校验字节生成模块283进行校验。
校验字节生成模块283将帧信号附加上校验字节。对于视频帧信号,本发明采用BIP-8进行校验,生成每一帧的校验字节。对于非视频帧信号,本发明采用循环冗余码校验(CRC校验),生成每一帧的校验字节。由于系统为16bit的位宽,工作于125.00MHZ。如果采用单位移位的方法生成数据字段校验字节,则系统的速度将会达到16×125MHZ,速度太快,实现困难。因此,本发明采用并行系统生成数据字段校验字节。附加了校验字节的帧信号被送往帧生成模块284。
帧生成模块284按帧频把附加了校验字节的帧信号加上帧头。本发明中,该帧头采用8B/10B编码中的控制字来进行帧头的标识。帧生成模块284在帧头的位置放上特定的控制码,并通知编码模块285该字为控制字。采用这种方式,可以严格的保证在帧内容中不会出现帧头。接收端的同步模块不会出现假同步的情况。经帧生成模块重新生成帧后的帧信号被送往编码模块285。
编码模块285把帧按控制字进行8B/10B的编码。当遇到帧头位置到来时,它把收到的数据按控制字的方式进行编码,从而很容易的给出帧头标志。经8B/10B编码后,信息码流具有足够的翻转次数,信息码流中也不含有直流分量。
经8B/10B编码后的帧信号被发送到下一台交换机或者调用请求用户机。
以下以FPGA芯片的Statix gx系列芯片为例说明本发明基于非压缩传输协议的交换芯片的具体实现,请参阅图3。
在FPGA芯片的Statix gx系列芯片中实现本发明基于非压缩传输协议的交换结构的可利用的资源有:25660个基本可编程逻辑单元(LE),16个高速收发器(Transceiver),224块512Bit容量的M512Block ram以及4个模拟锁相环电路(PLL)。
其中R通道31为接收通道,实现了本发明基于非压缩传输网络的交换结构的各接收处理模块的功能,根据帧定时信号(Tsync)提取出信令字段、公务字段及开销字段。同时将帧信号同步后的视频数据输出到交叉矩阵模块33进行交换。
信令字段被送往信令接口,重新进行信令的帧定位并校验后通过微处理器接口发送到片外的CPU进行信令处理,CPU将处理过后的信令返回信令接口。
公务字段被送往公务接口,并在此终结上一台交换机送来的公务字段后被送往片外的CPU,CPU根据网络信令产生本台交换机到下一台交换机的公务字段,并将产生的新的公务字段返回公务接口。
开销字段送往开销解帧模块32,经开销解帧后,其中用户数据字段被送往共享存储器(RAM)模块35进行开销交换。
共享存储器(RAM)模块35包括与微处理器接口连接的读写控制模块351、与读写控制模块连接的控制存储器352以及与控制存储器连接的共享存储器353,共享存储器353的另一端与开销解锁模块32连接,从开销解帧模块32接收经开销解帧后的开销字段,并根据控制存储器352中交换的输入端和输出端的连接信息,采用共享存储器的交换方式通过顺序写入,控制读出的方式完成开销字段的交换,其交换的输入端和输出端的连接信息由读写控制模块351写入到控制存储器352中。交换过后的开销字段送入开销成帧模块36重新生成帧信号。
读写控制模块351通过微处理器接口与片外的CPU连接,解析CPU总线携带的交换的输入端和输出端的连接信息,并将该连接信息写入控制存储器352中。
转发存储模块34包括读写控制模块341和转发存储器342,其中读写控制模块341通过微处理器接口与片外的CPU连接,片外CPU根据每次的网络信令将交换的输入端和输出端的连接信息传送到读写控制模块341。读写控制模块341对转发存储器342中的内容进行更新。转发存储器342可利用FPGA芯片中的224块512Bit容量的M512Block ram的任一块作为转发存储器,其一端与读写控制模块连接341,另一端与交叉矩阵模块333连接,在每一个交换进行时,交叉矩阵模块33到转发存储器342中查找交换的输入端和输出端的连接信息。
在交叉矩阵模块33进行交换后的视频数据、在共享存储器模块进行交换后的开销字段、经过处理后的信令字段以及公务字段被送往T通道37,T通道37为发送通道,它将交换过后的视频数据重新生成帧信号,分别从公务接口插入新的公务,信令接口插入经过处理的信令,开销接口插入新的开销,同步头以及校验字节组成新帧并经编码后发送到下一台交换机或调用请求用户机。
图4示出了FPGA芯片STRATIX GX系列中接收处理模块的接收通道的具体实现。
在STRATIX GX系列芯片中,集成有专用的收发器Transceiver,该收发器集成在接收处理模块中,收发器主要完成信号均衡、时钟恢复、边界对齐、相位补偿、用户码识别、8B/10B译码。接收处理模块将处理过后的帧信号流送往本地总线Lbus。
一端连接于Lbus总线,另一端形成本地接口Lport接口的存储器为一双端口RAM,该双端口RAM主要完成接收处理模块和交换矩阵的时钟的相位补偿,在准同步的情况下,对时钟进行转换,完成时隙移动等操作。由于交叉矩阵(CROSSBAR)不具有时隙移动的功能,因此,在时隙进入交叉矩阵(CROSSBAR)之前,或者在交叉矩阵(CROSSBAR)之后必须进行时隙的移动。视频数据通过本地接口Lport接口被送往交叉矩阵进行交换。
控制存储器存储每路时隙的目的时隙,生成读出地址。该读出地址被送往存储器,该读出地址中的内容将会被送往交叉矩阵(CROSSBAR)中进行交换。控制存储器的内容是由写控制模块进行写入的。每当有新的视频交叉命令到达时,控制存储器中的内容将被刷新一次。
写控制模块一端与外部处理器总线(EX-bus)连接,对外部处理器总线进行译码,并解析该命令,得到交叉信息。另一端与控制存储器连接,控制交叉信息写入控制存储器,对控制存储器的内容进行更新。
帧处理模块从帧信号流中定位出帧同步信号,监视同步质量,向CPU报告,同时接受CPU的命令,调整同步状态机的状态。帧处理模块向接收通道的其它模块提供帧同步脉冲信号(Fsyn)。其它的模块以该帧同步脉冲信号为参考,可生成其它不同相位的信号。
BIP-8校验用来监视通信的质量,它利用帧同步脉冲信号来定位帧的边界,启动计数器,对所有该通道的数据进行BIP-8运算。得到并保存运算结果,将该计算结果与上次的计算结果进行对比,如果相同,则上一帧没有发生误码,否则发生了误码。同时该模块统计误码发生的次数,通过外部处理器总线向片外CPU报告通信的质量。
公务提取模块通过帧同步脉冲信号运算得到与公务字段同步的同步信号,当该同步信号到来的时,公务提取模块从帧信号流中下载公务字段,写入公务接口,公务接口根据处理器的要求,选择16条入口光纤中的一条做为对外的公务接口,或是将该公务接口重新组织成一帧,送往外部的公务处理电路中。
信令提取模块从帧信号流中分离出信令字段,并将信令字段送往信令接口。
开销提取模块从帧信号流中分离出开销字段,开销字段重新组成新的帧结构,送到开销解帧模块,开销解帧模块从该帧结构中分离出用户数据,并将用户数据送往一片共享RAM进行交换。
图5示出了FPGA芯片STRATIX GX系列中实现本发明的发送处理模块的发送通道的具体实现。
存储器接收经过交叉矩阵交换后的视频数据。对接收的视频数据进行缓冲。由存储器读模块控制其内数据的读出。可以认为存储器就是视频帧的帧缓存。
存储器读模块接收帧同步脉冲信号,该脉冲为发送的帧脉冲,以该帧同步脉冲信号为参考,对存储器进行读操作,顺序的读出每个时隙要传送的字节内容送到多路选择器中。
同时经处理后的信令字段、公务字段以及经交换后的开销字段被分别被送入信令FIFO、公务FIFO、开销FIFO进行缓存。各FIFO读出写入时的瞬时时钟速度的差异并在读出时,配合发送时序做一些缓存。
插入同步头发出一个字节常量,该常量被作为传输帧中的同步头来使用。
插入信令读模块接收同步脉冲信号,定位信令在帧中的位置,当装载信令字段的时隙到来时,该模块将准备好的信令字段的内容插入到发送码流中。
插入开销读模块接收同步脉冲信号,定位开销在帧中的位置,当装载开销字段的时隙到来时,该模块将准备好的开销字段的内容插入到发送码流中。
插入公务读模块接收同步脉冲信号,定位公务在帧中的位置,当装载公务字段的时隙到来,该模块将准备好的公务字段的内容插入到发送码流中。
时序生成模块接收同步脉冲信号,生成发送所需的各种时序信号。该信号控制多路选择器进行码流的生成。
多路选择器在时序的控制下,根据时序定义,在不同的时隙选择发送不同的内容。
BIP-8模块计算每一帧的校验码,把计算出的校验码随同下一帧进行发送。
发射模块为FPGA芯片的stratix GX系列中的特定用途集成电路部份,它集成了8B/10B变换,并串转换,模拟锁相环PLL,预加重等,插入了同步头、信令字段、开销字段、公务字段的帧信号经发射模块发送到下一台交换机或者调用请求用户机。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于非压缩传输协议的交换芯片,其特征在于,所述交换芯片包括:
多个并行的接收处理模块,用于补偿输入帧信号的相位差,提取所述帧信号的信令字段、开销字段及公务字段,并将帧信号同步后输出;
帧同步监测模块,用于接收接收处理模块送来的同步状态报告,采集当前的同步状态,并将当前的同步状态报告给片外CPU;
误码监测模块,用于收集来自接收处理模块的差错检测统计结果,根据差错检测统计结果生成差错的种类报告给片外CPU;
信令监测模块,用于接收来自接收处理模块的公务字段、信令字段及开销字段;
共享存储器模块,用于接收信令检测模块输出的开销字段,进行开销字段的交换;
多个并行的发送处理模块,用于将交换后的图像重新生成帧信号,与共享存储器连接,将帧信号中插入公务字段、开销字段、信令字段、同步头及校验字节后输出;
转发存储模块,用于存储出端口和入端口的连接信息;以及
交叉矩阵模块,用于根据所述转发存储模块存储的出端口和入端口的连接信息,接收对应接收处理模块输出的帧信号,并将所述帧信号交换至对应的发送处理模块。
2.如权利要求1所述的基于非压缩传输协议的交换芯片,其特征在于,所述接收处理模块包括:
先进先出队列模块,用于对所接收到的帧信号的相位差进行补偿;
解码模块,用于对相位差补偿后的帧信号进行解码;
帧同步提取模块,用于提取解码过后的帧信号中的帧同步信号,产生帧同步脉冲;
差错检测模块,用于对同步后的帧信号及同步头进行差错检测,并统计检 测结果;
公务及信令提取模块,用于根据帧同步脉冲定位帧信号中的公务字段及信令,并且下载帧信号中的公务字段、信令字段、帧定位信号以及开销字段。
3.如权利要求1所述的基于非压缩传输协议的交换芯片,其特征在于,所述发送处理模块包括:
先进先出队列模块,用于缓存输入的帧信号;
公务及信令插入模块,用于在帧信号的特定位置插入公务字段、信令字段、开销字段以及同步头;
校验字节生成模块,用于生成校验字节,并将所述校验字节添加到帧信号中;
帧生成模块,用于按帧频将添加了校验字节的帧信号添加上帧头;以及
编码模块,用于对添加了帧头的帧信号进行编码。
4.如权利要求2所述的非压缩传输协议交换芯片,其特征在于,所述解码模块采用8B/10B方式对帧信号进行解码。
5.如权利要求3所述的非压缩传输协议交换芯片,其特征在于,所述编码模块采用8B/10B方式对帧信号进行编码。
6.如权利要求2所述的非压缩传输协议交换芯片,其特征在于,当所述帧信号为视频信号时,所述差错检测模块采用BIP-8进行差错检测;
当所述帧信号为非视频信号时,所述差错检测模块采用循环冗余码校验进行差错检测。
7.如权利要求3所述的非压缩传输协议交换芯片,其特征在于,当所述帧信号为视频信号时,所述校验字节生成模块采用BIP-8生成校验字节;
当所述帧信号为非视频信号时,所述校验字节生成模块采用循环冗余码校验生成校验字节。
8.一种交换设备,所述交换设备包括交换芯片,其特征在于,所述交换芯片包括:
多个并行的接收处理模块,用于补偿输入帧信号的相位差,提取所述帧信号的信令字段、开销字段及公务字段,并将帧信号同步后输出;
帧同步监测模块,用于接收接收处理模块送来的同步状态报告,采集当前的同步状态,并将当前的同步状态报告给片外CPU;
误码监测模块,用于收集来接收处理模块的差错检测统计结果,根据差错检测统计结果生成差错的种类报告给片外CPU;
信令监测模块,用于接收来自接收处理模块的公务字段、信令字段及开销字段;
共享存储器模块,用于接收信令检测模块输出的开销字段,进行开销字段的交换;
多个并行的发送处理模块,用于将交换后的图像重新生成帧信号,与共享存储器连接,将帧信号中插入公务字段、开销字段、信令字段、同步头及校验字节后输出;
转发存储模块,用于存储出端口和入端口的连接信息;以及
交叉矩阵模块,用于根据所述转发存储模块存储的出端口和入端口的连接信息,接收对应接收处理模块输出的帧信号,并将所述帧信号交换至对应的发送处理模块。
9.如权利要求8所述的交换设备,其特征在于,所述接收处理模块包括:
先进先出队列模块,用于对所接收到的帧信号的相位差进行补偿;
解码模块,用于对相位差补偿后的帧信号进行解码;
帧同步提取模块,用于提取解码过后的帧信号中的帧同步信号,产生帧同步脉冲;
差错检测模块,用于接收的同步后的帧信号及同步头进行差错检测,并统计检测结果;
公务及信令提取模块,用于根据帧同步脉冲定位帧信号中的公务字段及信令,并且下载帧信号中的公务字段、信令字段、帧定位信号以及开销字段。
10.如权利要求8所述的交换设备,其特征在于,所述发送处理模块包括:
先进先出队列模块,用于缓存输入的帧信号;
公务及信令插入模块,用于在帧信号的特定位置插入公务字段、信令字段、开销字段以及同步头;
校验字节生成模块,用于生成校验字节,并将所述校验字节添加到帧信号中;
帧生成模块,用于按帧频将添加了校验字节的帧信号添加上帧头;以及
编码模块,用于对添加了帧头的帧信号进行编码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006100632628A CN101170484B (zh) | 2006-10-23 | 2006-10-23 | 一种基于非压缩传输协议的交换芯片及交换设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006100632628A CN101170484B (zh) | 2006-10-23 | 2006-10-23 | 一种基于非压缩传输协议的交换芯片及交换设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101170484A CN101170484A (zh) | 2008-04-30 |
CN101170484B true CN101170484B (zh) | 2011-05-25 |
Family
ID=39390959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100632628A Expired - Fee Related CN101170484B (zh) | 2006-10-23 | 2006-10-23 | 一种基于非压缩传输协议的交换芯片及交换设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101170484B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101466033B (zh) * | 2008-10-24 | 2010-12-22 | 北京蛙视通信技术有限责任公司 | 分布式的数字非压缩视频交换设备和方法 |
CN102237943B (zh) * | 2010-04-26 | 2014-09-10 | 中兴通讯股份有限公司 | 一种光传输帧开销的处理方法及装置 |
CN102394823B (zh) * | 2011-11-03 | 2017-10-27 | 中兴通讯股份有限公司 | 一种多通道对齐去偏移的方法及装置 |
CN103441961A (zh) * | 2013-07-11 | 2013-12-11 | 盛科网络(苏州)有限公司 | 基于多条处理逻辑线实现高速宽带的方法和装置 |
CN104010140B (zh) * | 2014-05-29 | 2017-05-10 | 杭州中威电子股份有限公司 | 一种实时高带宽视频交换系统及方法 |
CN107078945B (zh) * | 2014-09-30 | 2021-02-23 | 上海诺基亚贝尔股份有限公司 | 用于多入口与多出口之间的交叉并行数据的方法和装置 |
CN104639290B (zh) * | 2015-01-29 | 2018-03-02 | 深圳怡化电脑股份有限公司 | 用于金融设备的通讯数据处理方法及装置 |
CN105634861A (zh) * | 2015-12-23 | 2016-06-01 | 中国电子科技集团公司第四十一研究所 | 新型串行误码测试仪 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2523120Y (zh) * | 2002-01-15 | 2002-11-27 | 北京蛙视通信技术有限责任公司 | 数字视频信号的光传输适配设备 |
-
2006
- 2006-10-23 CN CN2006100632628A patent/CN101170484B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2523120Y (zh) * | 2002-01-15 | 2002-11-27 | 北京蛙视通信技术有限责任公司 | 数字视频信号的光传输适配设备 |
Non-Patent Citations (4)
Title |
---|
张松炜,张云麟,张治中.基于FPGA的8E1时隙交换的数字交叉IP核的实现.重庆邮电学院学报18 2.2006,18(2),197-200. |
张松炜,张云麟,张治中.基于FPGA的8E1时隙交换的数字交叉IP核的实现.重庆邮电学院学报18 2.2006,18(2),197-200. * |
李宥谋.基于FPGA技术的SDH交换芯片设计与实现.光通信技术 2.2006,(2),7-9. |
李宥谋.基于FPGA技术的SDH交换芯片设计与实现.光通信技术 2.2006,(2),7-9. * |
Also Published As
Publication number | Publication date |
---|---|
CN101170484A (zh) | 2008-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101170484B (zh) | 一种基于非压缩传输协议的交换芯片及交换设备 | |
CN101267210B (zh) | 数据编译码和收发方法及装置 | |
US20220416895A1 (en) | Data transmission method and apparatus, terminal device and storage medium | |
US4700341A (en) | Stochastic time division multiplexing | |
US5559796A (en) | Delay control for frame-based transmission of data | |
US5220563A (en) | Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode | |
CN101631064B (zh) | 一种数据发送与接收的方法、装置及系统 | |
US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
CN108419259B (zh) | 基于保留开销字段实现灵活以太网保护倒换的方法及系统 | |
WO2008092389A1 (en) | Multi-component compatible data architecture | |
CN107528667B (zh) | 在近端设备和远端设备之间进行帧数据传输的方法和装置 | |
CN101548505A (zh) | 多路复用数据流的带宽再利用 | |
JP2004147348A (ja) | スイッチング機構における等時性データのローカルループバック | |
US6934301B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network | |
WO2006128369A1 (en) | Ethernet access device and method thereof | |
CN109951750B (zh) | 基于FlexE一层交叉架构的数据处理方法及系统 | |
CN100568841C (zh) | 一种以太网业务的汇聚装置及方法 | |
JPS60136442A (ja) | パケツト交換デ−タ伝送システム | |
US7586950B1 (en) | Remote management interface | |
CN108322483A (zh) | 一种基于jesd204b协议的接收端电路的实现方法 | |
CN109698728A (zh) | Interlaken接口与FlexE IMP的对接方法、对接设备及存储介质 | |
US4534023A (en) | Plural communication channel protocol support systems | |
CN102223282A (zh) | 通过光纤建立虚拟多以太网通道的方法 | |
CN100393014C (zh) | 密集波分复用系统光监控通道实现装置和方法 | |
CN100393056C (zh) | 以太网交换机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
PP01 | Preservation of patent right |
Effective date of registration: 20140827 Granted publication date: 20110525 |
|
RINS | Preservation of patent right or utility model and its discharge | ||
PD01 | Discharge of preservation of patent |
Date of cancellation: 20150227 Granted publication date: 20110525 |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110525 Termination date: 20141023 |
|
EXPY | Termination of patent right or utility model |