CN101165501A - 异步芯片同测方法 - Google Patents

异步芯片同测方法 Download PDF

Info

Publication number
CN101165501A
CN101165501A CNA2006101172481A CN200610117248A CN101165501A CN 101165501 A CN101165501 A CN 101165501A CN A2006101172481 A CNA2006101172481 A CN A2006101172481A CN 200610117248 A CN200610117248 A CN 200610117248A CN 101165501 A CN101165501 A CN 101165501A
Authority
CN
China
Prior art keywords
asynchronous
chip
test
test method
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101172481A
Other languages
English (en)
Other versions
CN100575975C (zh
Inventor
武建宏
黄海华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200610117248A priority Critical patent/CN100575975C/zh
Publication of CN101165501A publication Critical patent/CN101165501A/zh
Application granted granted Critical
Publication of CN100575975C publication Critical patent/CN100575975C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种异步芯片同测方法,首先,对被测芯片异步信号的第一位指令进行匹配;其次,通过对先匹配到的芯片的时钟信号控制,使多个异步被测芯片保持同步;之后,再连续比对响应的多位指令,实现多个异步被测芯片同时测试时对多位异步信号的匹配。本发明基于外部时钟控制来实现对异步芯片测试同测方法,缩短芯片的测试时间,提高芯片同测数量和测试频率。

Description

异步芯片同测方法
技术领域
本发明属于集成电路测试方法,特别是指一种异步芯片同测方法。
背景技术
在半导体测试行业中,现有存储器测试仪,只能对一位数据进行匹配,若要匹配多位数据就不能进行同测。
逻辑测试仪,是将多个芯片在某个时间段的所有数据都取下来,然后再针对数据进行分析和处理。如图1所示,对三个异步芯片实现同测时,首先,三个芯片同步接受指令,由于异步芯片的响应不能同时出现,因此,在指令发完后等一段时间,将响应允许出现时间段内的所有数据都采集下来,最后,离线分析各个芯片的数据判断的合格与否,其缺点是数据处理时间比较长,而且同测数量相对较少。
因此,在此技术领域中,需要一种异步芯片同测方法,能够缩短芯片的测试时间,还可以提高芯片同测数量和测试频率。
发明内容
本发明要解决的技术问题是提供一种异步芯片同测方法,它基于外部时钟控制来实现对异步芯片测试同测方法,缩短芯片的测试时间,提高芯片同测数量和测试频率。
为解决上述技术问题,本发明异步芯片同测方法,首先,对被测芯片异步信号的第一位指令进行匹配;其次,通过对先匹配到的芯片的时钟信号控制,使多个异步被测芯片保持同步;之后,再连续比对响应的多位指令,实现多个异步被测芯片同时测试时对多位异步信号的匹配。
通过本发明就可以实现在存储器测试仪上对异步芯片的测试,充分发挥了存储器测试仪同测数量比较多、测试频率比较高、测试资源比较多等优势。很多原有的卡类产品的功能测试都必须在逻辑测试仪上进行测试,现在就可以转移到同测数量较多的存储测试仪上提高了芯片同测数量,明显缩短芯片的测试时间,测试频率也可提高,并大大节省了测试成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是测试仪实现对异步信号匹配的方法;
图2是本发明实现异步信号匹配的方法。
具体实施方式
首先、在多芯片同时测试时对异步信号的第一位输出进行匹配,如IS7816协议中响应9000H时先匹配第一位起始位的第一个时钟输出的“0”,如图1所示,当芯片1匹配到第一位数据时,就将测试通道的状态保持不变,主要是将时钟信号保持不变。
这时由于时钟信号的停止,被测芯片1就无法将下一个数据输出。当测试仪在某一段时间内将芯片2、芯片3、芯片4等所有输出第一位信号都匹配到的时候,再继续将测试向量运行下去。对这一时间段没有匹配到的芯片就作为不合格处理,而对其他匹配到的芯片此时已经保持同步,只要依次比对下去就可以。
如需要ISO7816协议通讯的产品测试,通过对时钟信号的控制实现了多个异步芯片的同步控制,最终使这类产品的所有测试都放在存储器测试仪上进行32同测,大大节省了测试时间,而不再需要将测试程序放在逻辑测试上进行16同测。

Claims (1)

1.一种异步芯片同测方法,其特征在于:首先,对被测芯片异步信号的第一位指令进行匹配;其次,通过对先匹配到的芯片的时钟信号控制,使多个异步被测芯片保持同步;之后,再连续比对响应的多位指令,实现多个异步被测芯片同时测试时对多位异步信号的匹配。
CN200610117248A 2006-10-18 2006-10-18 异步芯片同测方法 Active CN100575975C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610117248A CN100575975C (zh) 2006-10-18 2006-10-18 异步芯片同测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610117248A CN100575975C (zh) 2006-10-18 2006-10-18 异步芯片同测方法

Publications (2)

Publication Number Publication Date
CN101165501A true CN101165501A (zh) 2008-04-23
CN100575975C CN100575975C (zh) 2009-12-30

Family

ID=39334271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610117248A Active CN100575975C (zh) 2006-10-18 2006-10-18 异步芯片同测方法

Country Status (1)

Country Link
CN (1) CN100575975C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106872874A (zh) * 2015-12-11 2017-06-20 华大半导体有限公司 一种用于rfid标签芯片集中cp测试方法
CN110907803A (zh) * 2019-11-21 2020-03-24 北京中电华大电子设计有限责任公司 一种在ate上可实现7816接口通讯同步测试的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106872874A (zh) * 2015-12-11 2017-06-20 华大半导体有限公司 一种用于rfid标签芯片集中cp测试方法
CN110907803A (zh) * 2019-11-21 2020-03-24 北京中电华大电子设计有限责任公司 一种在ate上可实现7816接口通讯同步测试的方法

Also Published As

Publication number Publication date
CN100575975C (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
CN100442069C (zh) 同步通讯芯片进行多芯片并行测试的方法
US10209305B2 (en) Wafer tap domain die channel circuitry with separate die clocks
US8384408B2 (en) Test module with blocks of universal and specific resources
US7752359B2 (en) Wireless-interface module and electronic apparatus
CN102549443B (zh) 可编程协议发生器
CN101201389B (zh) 利用模拟信号进行装置中扫描链测试的系统与方法
US9110134B2 (en) Input/output delay testing for devices utilizing on-chip delay generation
CN104808134A (zh) 多通道芯片测试系统
CN109307833A (zh) 芯片测试装置及芯片测试方法
CN101364529B (zh) 一种自动下载集成电路序列号码的方法
CN100442070C (zh) 同步通讯芯片并行测试的方法
CN110892483B (zh) 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件
CN101706553B (zh) 一种片上通路时延测量电路及方法
CN102446557B (zh) 一种芯片和一种芯片并行测试的方法
CN100575975C (zh) 异步芯片同测方法
US7940588B2 (en) Chip testing circuit
CN103915416A (zh) 具有薄膜覆晶封装的电子装置
CN112147482B (zh) 一种并行测试系统及其测试方法
CN108335720B (zh) 使用存储器测试机编写个性化数据的方法
CN113868065B (zh) 一种测试和烧录叠封芯片的方法、叠封芯片
CN100381833C (zh) 测试桥接电路的方法与装置
CN101452010B (zh) 用于芯片测试的探针卡的测试方法
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
CN102305909B (zh) 分布式测试节点链及其多链系统
US8169228B2 (en) Chip testing circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.