CN101162760A - 电阻式存储器元件及其制造方法与操作方法 - Google Patents
电阻式存储器元件及其制造方法与操作方法 Download PDFInfo
- Publication number
- CN101162760A CN101162760A CNA2007101807554A CN200710180755A CN101162760A CN 101162760 A CN101162760 A CN 101162760A CN A2007101807554 A CNA2007101807554 A CN A2007101807554A CN 200710180755 A CN200710180755 A CN 200710180755A CN 101162760 A CN101162760 A CN 101162760A
- Authority
- CN
- China
- Prior art keywords
- resistance
- type memory
- memory element
- storing state
- resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种电阻式存储器元件，其配置于衬底上，包括钨电极、上电极与氧化钨层。上电极配置于钨电极上。氧化钨层配置于钨电极与上电极之间。
Description
技术领域
本发明是有关于一种存储器元件及其制造方法与操作方法，且特别是有关于一种电阻式存储器元件及其制造方法与操作方法。
背景技术
由于通讯科技的发达与网际网路的兴起，加速了人们对信息的交流及处理上的需求，特别是大容量的影音数据传输及快速的传输速度等需求。另一方面，面对全球化的竞争，工作环境已超越了办公环境，而可能随时需要往世界的某地去，此时又需要大量的信息来作其行动及决策上的支持。于是乎，可携式数字装置，例如：数字笔记计算机/NB、个人数字助理/PDA、电子书/e-Book、手机/Mobile Phone、数字相机/DSC等“行动平台(Mobile Platform)”，此些可携式数字装置的需求性已大幅度地成长。而存取上述数字产品的储存装置，相对而言亦会大幅度地提高需求量。
自从1990年起，以“半导体储存技术”(Semiconductor Storage)为主而开发出来的存储器，已成为现今储存媒体的新兴技术。为了因应对于存储器的需求量将随着大量资料储存或传输而日益增加，所以开发新型态的存储器元件有其相当重要的意义和价值。
发明内容
有鉴于此，本发明的第一目的就是在提供一种电阻式存储器元件，可应用于非挥发性存储器及挥发性存储器中。
本发明的第二目的是提供一种电阻式存储器元件的制造方法，可与现行制程进行整合。
本发明的第三目的是提供一种电阻式存储器的操作方法，可进行单一储存点多位储存。
本发明的第四目的是提供一种电阻式存储器元件的操作方法，可重复地进行多次程序化操作。
本发明的第五目的是提供一种电阻式存储器元件，能够大幅度地提升程序化操作的速度。
本发明提出一种电阻式存储器元件，其配置于衬底上，包括钨电极、上电极与氧化钨层。上电极配置于钨电极上。氧化钨层配置于钨电极与上电极之间。
依照本发明的一实施例所述，在上述的电阻式存储器元件中，上电极的材料包括半导体材料、金属材料或金属阻障层。
本发明提出一种电阻式存储器元件的制造方法，首先提供衬底。接着，于衬底上形成钨电极。然后，于钨电极上形成氧化钨层。接下来，于氧化钨层上形成上电极。
依照本发明的一实施例所述，在上述的电阻式存储器元件的制造方法中，钨电极的形成方法是先于衬底上形成介电层，且介电层中已形成有开口。接着，于介电层上形成钨金属层，且钨金属层填满开口。然后，移除位于开口以外的该钨金属层。
依照本发明的一实施例所述，在上述的电阻式存储器元件的制造方法中，钨金属层的形成方法包括化学气相沉积法。
依照本发明的一实施例所述，在上述的电阻式存储器元件的制造方法中，介电层的厚度范围为100纳米至1000纳米。
依照本发明的一实施例所述，在上述的电阻式存储器元件的制造方法中，氧化钨层的形成方法包括等离子体氧化法。
依照本发明的一实施例所述，在上述的电阻式存储器元件的制造方法中，上电极的形成方法包括化学气相沉积法或物理气相沉积法。
本发明提出一种电阻式存储器的操作方法，电阻式存储器包括多个电阻式存储器元件，各个电阻式存储器元件配置于衬底上且包括钨电极、配置于钨电极上的上电极及配置于钨电极与上电极之间的氧化钨层，操作方法包括对各个氧化钨层施加脉冲电压，以调整各个氧化钨层的电阻率，使得各个电阻式存储器元件具有至少两种储存状态。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，操作方法为对各个氧化钨层施加脉冲电压，以调整各个氧化钨层的电阻率。当不对各个氧化钨层施加脉冲电压时，各个电阻率为第一电阻率，各个电阻式存储器元件处于第一储存状态。当各个电阻率被调整为第二电阻率时，各个电阻式存储器元件被程序化为第二储存状态。当各个电阻率被调整为第三电阻率时，各个电阻式存储器元件被程序化为第三储存状态。当各个电阻率被调整为第四电阻率时，各个电阻式存储器元件被程序化为第四储存状态。其中，第二电阻率大于第三电阻率，且第三电阻率大于第四电阻率。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，第一电阻率介于0.4欧姆-公分至5.7欧姆-公分之间，第二电阻率大于5.7欧姆-公分，第三电阻率介于0.07欧姆-公分至0.4欧姆-公分之间，第四电阻率小于0.07欧姆-公分。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，调整各个电阻率的方法包括控制脉冲电压的脉冲施加次数。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，控制脉冲电压的脉冲施加次数包括当不对各个氧化钨层施加脉冲电压时，各个电阻式存储器元件处于第一储存状态。当所施加的脉冲施加次数小于第一临界次数时，各个电阻式存储器元件被程序化为第二储存状态。当所施加的脉冲施加次数介于第一临界次数与第二临界次数之间时，各个电阻式存储器元件被程序化为第三储存状态。当所施加的脉冲施加次数大于第二临界次数时，各个电阻式存储器元件被程序化为第四储存状态。其中，第二临界次数大于第一临界次数。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，控制脉冲电压的脉冲施加次数包括同步施加法或独立施加法。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，同步施加法为先选定预定程序化为第一储存状态、第二储存状态、第三储存状态及第四储存状态的电阻式存储器元件。接着，除了预定程序化为第一储存状态的各个电阻式存储器元件之外，对其余的各个电阻式存储器元件施加第一脉冲次数的脉冲电压，第一脉冲次数小于第一临界次数，而将其余的各个电阻式存储器元件由第一储存状态程序化为第二储存状态。然后，除了预定程序化为第一储存状态与第二储存状态的各个电阻式存储器元件之外，对其余的各个电阻式存储器元件施加第二脉冲次数的脉冲电压，第一脉冲次数与第二脉冲次数的总和介于第一临界次数与第二临界次数之间，而将其余的各个电阻式存储器元件由第二储存状态程序化为第三储存状态。接下来，除了预定程序化为第一储存状态、第二储存状态与第三储存状态的各个电阻式存储器元件之外，对其余的各个电阻式存储器元件施加第三脉冲次数的脉冲电压，第一脉冲次数、第二脉冲次数与第三脉冲次数的总和大于第二临界次数，而将其余的各个电阻式存储器元件由第三储存状态程序化为第四储存状态。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，独立施加法为先选定预定程序化为第一储存状态、第二储存状态、第三储存状态及第四储存状态的电阻式存储器元件。接着，分别对预定程序化为第二储存状态的各个电阻式存储器元件施加第四脉冲次数，第四脉冲次数小于第一临界次数。然后，分别对预定程序化为第三储存状态的各个电阻式存储器元件施加第五脉冲次数，第五脉冲次数介于第一临界次数与第二临界次数之间。接下来，分别对预定程序化为第四储存状态的各个电阻式存储器元件施加第六脉冲次数，第六脉冲次数大于第二临界次数。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，调整各个电阻率的方法包括控制脉冲电压的脉冲施加时间。
依照本发明的一实施例所述，在上述的电阻式存储器的操作方法中，控制脉冲电压的脉冲施加时间为先选定预定程序化为第一储存状态、第二储存状态、第三储存状态及第四储存状态的电阻式存储器元件。接着，分别对预定程序化为第二储存状态的各个电阻式存储器元件施加第一脉冲时间。然后，分别对预定程序化为第三储存状态的各个电阻式存储器元件施加第二脉冲时间。接下来，分别对预定程序化为第四储存状态的各个电阻式存储器元件施加第三脉冲时间。其中，第一脉冲时间小于第二脉冲时间，第二脉冲时间小于第三脉冲时间。
本发明提出另一种电阻式存储器元件的操作方法，电阻式存储器元件配置于衬底上且包括钨电极、配置于该钨电极上的上电极及配置于钨电极与上电极之间的氧化钨层。此操作方法为对电阻式存储器元件依序施加至少两种脉冲电压，而使得电阻式存储器元件具有至少两种储存状态。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，操作方法包括下列步骤。首先，对处于启始状态的电阻式存储器元件施加第一脉冲电压，以将电阻式存储器元件程序化为第一储存状态。接着，当电阻式存储器元件处于第一储存状态时，对电阻式存储器元件施加第二脉冲电压，以将电阻式存储器元件程序化为第二储存状态。然后，当电阻式存储器元件处于第二储存状态时，对电阻式存储器元件施加第三脉冲电压，以将电阻式存储器元件程序化为第三储存状态。接下来，当电阻式存储器元件处于第三储存状态时，对电阻式存储器元件施加第四脉冲电压，以将电阻式存储器元件程序化为第四储存状态。的后，当电阻式存储器元件处于第四储存状态时，对电阻式存储器元件施加第一脉冲电压，以将电阻式存储器元件程序化为第一储存状态。其中，第二脉冲电压、第三脉冲电压与第四脉冲电压三者具有相同的电性且与第一脉冲电压具有不同的电性，且第二脉冲电压的绝对值小于第三脉冲电压的绝对值，且第三脉冲电压的绝对值小于第四脉冲电压的绝对值。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当第一脉冲电压为正脉冲电压时，电阻式存储器元件在第一储存状态的电阻率为第六电阻率、在第二储存状态的电阻率为第七电阻率、在第三储存状态的电阻率为第八电阻率且在第四储存状态的电阻率为第九电阻率。其中，第六电阻率大于第七电阻率，第七电阻率大于第八电阻率，且第八电阻率大于第九电阻率。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当第一脉冲电压为负脉冲电压时，电阻式存储器元件在第一储存状态的电阻率为第九电阻率、在第二储存状态的电阻率为第八电阻率、在第三储存状态的电阻率为第七电阻率且在第六储存状态的电阻率为第九电阻率。其中，第六电阻率大于第七电阻率，第七电阻率大于第八电阻率，且第八电阻率大于第九电阻率。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，第六电阻率大于0.25欧姆-公分，第七电阻率介于0.15欧姆-公分至0.25欧姆-公分之间，第八电阻率介于0.09欧姆-公分至0.15欧姆-公分之间，第九电阻率小于0.09欧姆-公分。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当电阻式存储器元件处于第一储存状态时，对电阻式存储器元件施加第三脉冲电压，以将电阻式存储器元件程序化为第三储存状态。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当电阻式存储器元件处于第一储存状态时，对电阻式存储器元件施加第四脉冲电压，以将电阻式存储器元件程序化为第四储存状态。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当电阻式存储器元件处于第二储存状态时，对电阻式存储器元件施加第四脉冲电压，以将电阻式存储器元件程序化为第四储存状态。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当电阻式存储器元件处于第四储存状态时，对电阻式存储器元件施加第五脉冲电压，以将电阻式存储器元件程序化为第二储存状态。当电阻式存储器元件处于第四储存状态时，对电阻式存储器元件施加第六脉冲电压，以将电阻式存储器元件程序化为第三储存状态。其中，第一脉冲电压、第五脉冲电压与第六脉冲电压具有相同的电性，且第一脉冲电压的绝对值大于第五脉冲电压的绝对值，且第五脉冲电压的绝对值大于第六脉冲电压的绝对值。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当电阻式存储器元件处于第三储存状态时，对电阻式存储器元件施加第七脉冲电压，以将电阻式存储器元件程序化为第一储存状态。当电阻式存储器元件处于第三储存状态时，对电阻式存储器元件施加第八脉冲电压，以将电阻式存储器元件程序化为第二储存状态。其中，第一脉冲电压、第七脉冲电压与第八脉冲电压具有相同的电性，且第七脉冲电压的绝对值大于第八脉冲电压的绝对值。
依照本发明的另一实施例所述，在上述的电阻式存储器元件的操作方法中，当电阻式存储器元件处于第二储存状态时，对电阻式存储器元件施加第九脉冲电压，以将电阻式存储器元件程序化为第一储存状态。其中，第一脉冲电压与第九脉冲电压具有相同的电性。
本发明提出另一种电阻式存储器元件，电阻式存储器元件，配置于一衬底上，包括下电极、上电极及电阻层。上电极配置于下电极上。电阻层配置于下电极与上电极之间，其中电阻层的材料是为下电极的材料的氧化物，当对处于启始状态的电阻式存储器元件施加第一脉冲电压，电阻式存储器元件程序化为第一储存状态，当对处于第一储存状态的电阻式存储器元件施加第二脉冲电压，电阻式存储器元件程序化为第二储存状态，当对处于第二储存状态的电阻式存储器元件施加第三脉冲电压，电阻式存储器元件程序化为第三储存状态，当对处于第三储存状态的电阻式存储器元件施加第四脉冲电压，电阻式存储器元件程序化为第四储存状态，且第二脉冲电压的绝对值小于第三脉冲电压的绝对值，且第三脉冲电压的绝对值小于第四脉冲电压的绝对值。
依照本发明的另一实施例所述，在上述的电阻式存储器元件中，下电极的材料包括钨，而电阻层的材料包括氧化钨。
基于上述，由于本发明所提出的电阻式存储器元件为多阶存储单元具有氧化钨层，而氧化钨层的电阻率可由施加脉冲电压来进行调整，因此本发明的电阻式存储器元件能够在单一储存点进行多位储存。此外，本发明的电阻式存储器元件可应用于非挥发性存储器及挥发性存储器中。另外，电阻式存储器元件具有热稳定性，在高温的环境下也不会影响电阻式存储器元件的资料储存状态。
再者，由于本发明所提出的电阻式存储器元件的制造方法为自对准的制程技术，因此无需增加额外的掩膜，且能轻易地与现行的制程进行整合。
另一方面，本发明所提出的电阻式存储器的操作方法，是对电阻式存储器元件中的氧化钨层施加电压，使得电阻式存储器元件因氧化钨层的电阻率的不同而具有四种不同的资料储存状态，所以能达成单一储存点多位储存的目的。
此外，在本发明所提出的电阻式存储器元件的操作方法中，由施加不同的脉冲电压值可重复对电阻式存储器元件进行多次程序化操作，且能够大幅度地提升程序化操作的速度。
附图说明
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下，其中：
图1所绘示为本发明一实施例的电阻式存储器元件的剖面图。
图2A至图2C所绘示为本发明一实施例的电阻式存储器元件的制造流程剖面图。
图3所绘示为本发明第一实施例的电阻式存储器的操作示意图。
图4所绘示为本发明第二实施例的电阻式存储器的操作示意图。
图5所绘示为本发明第三实施例的电阻式存储器的操作示意图。
图6所绘示为本发明第四实施例的电阻式存储器元件102的操作示意图。
图7所绘示为本发明第五实施例的电阻式存储器元件102的操作示意图。
具体实施方式
图1所绘示为本发明一实施例的电阻式存储器元件的剖面图。
请参照图1，电阻式存储器元件102配置于衬底100上，且电阻式存储器元件102例如是配置于衬底100上的介电层104中。衬底100例如是硅衬底，而介电层104的材料例如是氧化硅。
电阻式存储器元件102包括钨电极106、上电极108及氧化钨层110。
钨电极106配置于衬底100上，作为单一电极使用。钨电极106的形成方法例如是化学气相沉积法。
上电极108配置于钨电极106上。上电极108的材料例如是掺杂多晶硅等半导体材料或是铝、铜等金属材料或是氮化钛、氮化钽等金属类阻障层。上电极108的形成方法例如是化学气相沉积法或物理气相沉积法。
氧化钨层110配置于钨电极106与上电极108之间，可由施加电压或电流而改变氧化钨层110的电阻率。氧化钨层的形成方法例如是等离子体氧化法。
由于上述实施例中所述的电阻式存储器元件102具有氧化钨层110，所以能由施加脉冲电压于氧化钨层110上来调整氧化钨层110的电阻率，因此电阻式存储器元件102能够在单一储存点进行多位储存。此外，电阻式存储器元件102可应用于非挥发性存储器及挥发性存储器中。另外，电阻式存储器元件102具有热稳定性，在高温(例如150℃)的环境下也不会影响电阻式存储器元件102的资料储存状态。
图2A至图2C所绘示为本发明一实施例的电阻式存储器元件的制造流程剖面图。
首先，请参照图2A，提供衬底200。衬底200例如是硅衬底。
接着，于衬底200上形成钨电极202。钨电极202的形成方法例如是先于衬底200上形成介电层204，且介电层204中已形成有开口206。介电层204得材料例如是氧化硅。介电层204的形成方法例如是化学气相沉积法。介电层204的厚度范围例如是100纳米至1000纳米。接着，于介电层204上形成钨金属层(未绘示)，且钨金属层填满开口206。钨金属层的形成方法例如是化学气相沉积法。然后，移除位于开口206以外的该钨金属层，移除的方法例如是化学机械研磨法。
然后，请参照图2B，于钨电极202上形成氧化钨层208。氧化钨层208的形成方法例如是等离子体氧化法。等离子体氧化法所使用的反应气体例如是混合的氧气与氮气。等离子体氧化法所使用的等离子体可以直接在反应腔室中形成，或是先在反应腔室外形成，再将等离子体灌入反应腔室中。
接下来，请参照图2C，于氧化钨层208上形成上电极210。上电极210的材料例如是掺杂多晶硅等半导体材料或是铝、铜等金属材料或是氮化钛、氮化钽等金属类阻障层。上电极210的形成方法例如是先于氧化钨层208上形成上电极层(未绘示)，再对上电极层进行一个图案化制程而形成的。上电极层的形成方法例如是化学气相沉积法或物理气相沉积法。
基于上述，在电阻式存储器元件的制造方法中，氧化钨层208是将部份钨电极202氧化而得，为一种自对准的制程技术，因此无需增加额外的掩膜，且能与现行的制程轻易地进行整合。
以下，将介绍电阻式存储器的操作方法，电阻式存储器包括多个如图1所述的电阻式存储器元件102。电阻式存储器元件102所包括的各构件及其材料与形成方法于前文中已进行详尽的描述，故于此不再赘述。
请参照图1，电阻式存储器元件102的操作方法为对氧化钨层110施加脉冲电压，以调整氧化钨层110的电阻率，使得电阻式存储器元件102具有至少两种储存状态。于此技术领域具有通常知识者可依照需求调整施加于氧化钨层110的脉冲电压，使得氧化钨层110具有多种不同的电阻率，而定义出多个储存状态。以下，以具有四种储存状态的存储器元件102为例进行说明，但并不用以限制本发明。
其中，当不对氧化钨层110施加脉冲电压时，氧化钨层110的电阻率为第一电阻率，电阻式存储器元件102处于第一储存状态(0，1)。
当氧化钨层110的电阻率被调整为第二电阻率时，电阻式存储器元件102被程序化为第二储存状态(0，0)。
当氧化钨层110的电阻率被调整为第三电阻率时，电阻式存储器元件102被程序化为第三储存状态(1，0)。
当氧化钨层110的电阻率被调整为第四电阻率时，电阻式存储器元件102被程序化为第四储存状态(1，1)。
承上述，第二电阻率大于第一电阻率，第一电阻率大于第三电阻率，且第三电阻率大于第四电阻率。第一电阻率例如是介于0.4欧姆-公分至5.7欧姆-公分之间。第二电阻率例如是大于5.7欧姆-公分。第三电阻率例如是介于0.07欧姆-公分至0.4欧姆-公分之间。第四电阻率例如是小于0.07欧姆-公分。
在上述的电阻式存储器的操作方法中，调整电阻式存储器元件102的氧化钨层110的电阻率的方法包括控制脉冲电压的脉冲施加次数及控制脉冲电压的脉冲施加时间两种，将于下文中进行说明。
首先，介绍由控制脉冲电压的脉冲施加次数来操作电阻式存储器的方法。
当不对氧化钨层110施加脉冲电压时，电阻式存储器元件102处于第一储存状态(0，1)。
当所施加的脉冲施加次数小于第一临界次数 Nc1时，电阻式存储器元件102被程序化为第二储存状态(0，0)。
当所施加的脉冲施加次数介于第一临界次数Nc1与第二临界次数Nc2之间时，电阻式存储器元件102被程序化为第三储存状态(1，0)。
当所施加的脉冲施加次数大于第二临界次数Nc2时，电阻式存储器元件102被程序化为第四储存状态(1，1)。
其中，第二临界次数Nc2大于第一临界次数Nc1。举例来说，当所施加的脉冲电压为1.5V且每次施加时间为60-80纳秒(nsec)时，第一临界次数Nc1约为60次，第二临界次数Nc2约为120次。
在对电阻式存储器中的电阻式存储器元件102进行的操作时，控制脉冲电压的脉冲施加次数的方式例如是同步施加法或独立施加法。
图3所绘示为本发明第一实施例的电阻式存储器的操作示意图。
请同时参照图1及图3，使用同步施加法对电阻式存储器进行操作时，先选定预定程序化为第一储存状态(0，1)、第二储存状态(0，0)、第三储存状态(1，0)及第四储存状态(1，1)的电阻式存储器元件102。各个电阻式存储器元件102在未施加脉冲电压时，启始状态皆处于第一储存状态(0，1)。然而，因为不会在预定程序化为第一储存状态(0，1)的电阻式存储器元件102上施加脉冲电压，因此预定程序化为第一储存状态(0，1)的电阻式存储器元件102的最终状态为第一储存状态(0，1)。
接着，除了预定程序化为第一储存状态(0，1)的各个电阻式存储器元件102之外，对其余的各个电阻式存储器元件102施加第一脉冲次数N1的脉冲电压，第一脉冲次数N1小于第一临界次数Nc1，而将其余的各个电阻式存储器元件102由第一储存状态(0，1)程序化为第二储存状态(0，0)的最终状态。
然后，除了预定程序化为第一储存状态(0，1)与第二储存状态(0，0)的各个电阻式存储器元件102之外，对其余的各个电阻式存储器元件102施加第二脉冲次数N2的脉冲电压，第一脉冲次数N1与第二脉冲次数N2的总和介于第一临界次数Nc1与第二临界次数Nc2之间，而将其余的各个电阻式存储器元件102由第二储存状态(0，0)程序化为第三储存状态(1，0)的最终状态。
接下来，除了预定程序化为第一储存状态(0，1)、第二储存状态(0，0)与第三储存状态(1，0)的各个电阻式存储器元件102之外，对其余的各个电阻式存储器元件102施加第三脉冲次数N3的脉冲电压，第一脉冲次数N1、第二脉冲次数N2与第三脉冲次数N3的总和大于第二临界次数Nc2，而将其余的各个电阻式存储器元件102由第三储存状态(1，0)程序化为第四储存状态(1，1)的最终状态。
图4所绘示为本发明第二实施例的电阻式存储器的操作示意图。
请同时参照图1及图4，使用独立施加法对电阻式存储器进行操作时，先选定预定程序化为第一储存状态(0，1)、第二储存状态(0，0)、第三储存状态(1，0)及第四储存状态(1，1)的电阻式存储器元件102。各个电阻式存储器元件102在未施加脉冲电压时，启始状态皆处于第一储存状态(0，1)。然而，因为不会在预定程序化为第一储存状态(0，1)的电阻式存储器元件102上施加脉冲电压， 因此预定程序化为第一储存状态(0，1)的电阻式存储器元件102的最终状态为第一储存状态(0，1)。
接着，分别对预定程序化为第二储存状态(0，0)的各个电阻式存储器元件102施加第四脉冲次数N4，第四脉冲次数N4小于第一临界次数Nc1，使得预定程序化为第二储存状态(0，0)的各个电阻式存储器元件102的最终状态为第二储存状态(0，0)。
然后，分别对预定程序化为第三储存状态(1，0)的各个电阻式存储器元件102施加第五脉冲次数N5，第五脉冲次数N5介于第一临界次数Nc1与第二临界次数Nc2之间，使得预定程序化为第三储存状态(1，0)的各个电阻式存储器元件102的最终状态为第三储存状态(1，0)。
接下来，分别对预定程序化为第四储存状态(1，1)的各个电阻式存储器元件102施加第六脉冲次数N6，第六脉冲次数N6大于第二临界次数Nc2，使得预定程序化为第四储存状态(1，1)的各个电阻式存储器元件102的最终状态为第四储存状态(1，1)。
接着，介绍由控制脉冲电压的脉冲施加时间来操作电阻式存储器的方法。
图5所绘示为本发明第三实施例的电阻式存储器的操作示意图。
请同时参照图1及图5，先选定预定程序化为第一储存状态(0，1)、第二储存状态(0，0)、第三储存状态(1，0)及第四储存状态(1，1)的电阻式存储器元件102。各个电阻式存储器元件102在未施加脉冲电压时，启始状态皆处于第一储存状态(0，1)。然而，因为不会在预定程序化为第一储存状态(0，1)的电阻式存储器元件102上施加脉冲电压，因此预定程序化为第一储存状态(0，1)的电阻式存储器元件102的最终状态为第一储存状态(0，1)。
接着，分别对预定程序化为第二储存状态(0，0)的各个电阻式存储器元件102施加第一脉冲时间T1，使得预定程序化为第二储存状态(0，0)的各个电阻式存储器元件102的最终状态为第二储存状态(0，0)。
然后，分别对预定程序化为第三储存状态(1，0)的各个电阻式存储器元件102施加第二脉冲时间T2，使得预定程序化为第三储存状态(1，0)的各个电阻式存储器元件102的最终状态为第三储存状态(1，0)。
接下来，分别对预定程序化为第四储存状态(1，1)的各个电阻式存储器元件102施加第三脉冲时间T3，使得预定程序化为第四储存状态(1，1)的各个电阻式存储器元件102的最终状态为第四储存状态(1，1)。
其中，第一脉冲时间T1小于第二脉冲时间T2，第二脉冲时间T2小于第三脉冲时间T3。举例来说，当所施加的脉冲电压为1.5V时，第一脉冲时间T1约为60至80纳秒，第二脉冲时间T2约为200至500纳秒，第三脉冲时间T3约为800至1000纳秒。
由上述实施例可知，对于电阻式存储器的操作方法是对电阻式存储器元件中的氧化钨层施加电压，以调整电阻式存储器元件的氧化钨层的电阻率，使得电阻式存储器元件因氧化钨层的电阻率的不同而具有四种不同的资料储存状态，以达成单一储存点多位储存的目的。
接着，将于下文中介绍另一种电阻式存储器的操作方法，其为对同一个电阻式存储器元件102依序施加至少两种脉冲电压，而使得电阻式存储器元件102具有至少两种储存状态。于此技术领域具有通常知识者可依照需求依序施加多种脉冲电压于氧化钨层110上，使得氧化钨层110具有多种不同的电阻率，而定义出多个储存状态。以下，以具有四种储存状态的存储器元件102为例进行说明，但并不用以限制本发明。
图6所绘示为本发明第四实施例的电阻式存储器元件的操作示意图。
首先，请同时参照图1及图6，对处于启始状态的电阻式存储器元件102施加第一正脉冲电压V1(+)，以将电阻式存储器元件程序化为第一储存状态(0，1)。
接着，当电阻式存储器元件102处于第一储存状态时(0，1)，对电阻式存储器元件102施加第二负脉冲电压V2(-)，以将电阻式存储器元件102程序化为第二储存状态(0，0)。
然后，当电阻式存储器元件102处于第二储存状态(0，0)时，对电阻式存储器元件102施加第三负脉冲电压V3(-)，以将电阻式存储器元件102程序化为第三储存状态(1，0)。
接下来，当电阻式存储器元件102处于第三储存状态(1，0)时，对电阻式存储器元件102施加第四负脉冲电压V4(-)，以将电阻式存储器元件102程序化为第四储存状态(1，1)。
的后，当电阻式存储器元件102处于第四储存状态时(1，1)，对电阻式存储器元件102施加第一正脉冲电压V1(+)，以将电阻式存储器元件102程序化为第一储存状态(0，1)。因此，可以重复地对电阻式存储器元件102进行操作。
其中，在各状态下对电阻式存储器元件102所施加的各电压的大小关系为第二负脉冲电压V2(-)的绝对值小于第三负脉冲电压V3(-)的绝对值，且第三负脉冲电压V3(-)的绝对值小于第四负脉冲电压V4(-)的绝对值。在一实施例中，第一正脉冲电压V1(+)例如是15伏特，第二负脉冲电压V2(-)例如是-3.3伏特，第三负脉冲电压V3(-)例如是-6伏特，第四负脉冲电压V4(-)例如是-13伏特。
此外，电阻式存储器元件102在启始状态的电阻率为第五电阻率、在第一储存状态(0，1)的电阻率为第六电阻率、在第二储存状态(0，0)的电阻率为第七电阻率、在第三储存状态(1，0)的电阻率为第八电阻率且在第四储存状态(1，1)的电阻率为第九电阻率。其中，第六电阻率大于第七电阻率，第七电阻率大于第八电阻率，第八电阻率大于第九电阻率，且第五电阻率介于第七电阻率与第八电阻率之间。其中，第六电阻率例如是大于0.25欧姆-公分，第七电阻率例如是介于0.15欧姆-公分至0.25欧姆-公分之间，第八电阻率例如是介于0.09欧姆-公分至0.15欧姆-公分之间，第九电阻率例如是小于0.09欧姆-公分。
值得注意的是，还可以将处于第一储存状态(0，1)的电阻式存储器元件102直接程序化为第三储存状态(1，0)或第四储存状态(1，1)。当电阻式存储器元件102处于第一储存状态(0，1)时，对电阻式存储器元件102施加第三负脉冲电压V3(-)，可以将电阻式存储器元件102直接程序化为第三储存状态(1，0)。当电阻式存储器元件102处于第一储存状态(0，1)时，对电阻式存储器元件102施加第四负脉冲电压V4(-)，可以将电阻式存储器元件102直接程序化为第四储存状态(1，1)。
同样地，对处于第二储存状态(0，0)的电阻式存储器元件102施加第四负脉冲电压V4(-)，可以将电阻式存储器元件102直接程序化为第四储存状态(1，1)。
除此之外，还可以将处于第四储存状态(1，1)的电阻式存储器元件102直接程序化为第二储存状态(0，0)或第三储存状态(1，0)。当电阻式存储器元件102处于第四储存状态(1，1)时，对电阻式存储器元件102施加第五正脉冲电压V5(+)，可以将电阻式存储器元件102直接程序化为第二储存状态(0，0)。当电阻式存储器元件102处于第四储存状态(1，1)时，对电阻式存储器元件102施加第六正脉冲电压V6(+)，可以将电阻式存储器元件102直接程序化为第三储存状态(1，0)。其中，第一正脉冲电压V1(+)大于第五正脉冲电压V5(+)，且第五正脉冲电压V5 (+)大于第六正脉冲电压V6(+)。
相同地，还可以将处于第三储存状态(1，0)的电阻式存储器元件102直接程序化为第一储存状态(0，1)或第二储存状态(0，0)。当电阻式存储器元件102处于第三储存状态(1，0)时，对电阻式存储器元件102施加第七正脉冲电压V7(+)，可以将电阻式存储器元件102直接程序化为第一储存状态(0，1)。当电阻式存储器元件102处于第三储存状态(1，0)时，对电阻式存储器元件102施加第八正脉冲电压V8(+)，可以将电阻式存储器元件102直接程序化为第二储存状态(0，0)。其中，第七正脉冲电压V7(+)大于第八正脉冲电压V8(+)。
同样地，对处于第二储存状态(0，0)的电阻式存储器元件102施加第九正脉冲电压V9(+)，可以将电阻式存储器元件102程序化为第一储存状态(0，1)。
图7所绘示为本发明第五实施例的电阻式存储器元件102的操作示意图。
首先，请同时参照图1及图7，对处于启始状态的电阻式存储器元件102施加第一负脉冲电压V1(-)，以将电阻式存储器元件102程序化为第一储存状态(0，1)。
接着，当电阻式存储器元件102处于第一储存状态(0，1)时，对电阻式存储器元件102加第二正脉冲电压V2(+)，以将电阻式存储器元件102程序化为第二储存状态(0，0)。
然后，当电阻式存储器元件102处于第二储存状态(0，0)时，对电阻式存储器元件102施加第三正脉冲电压V3(+)，以将电阻式存储器元件102程序化为第三储存状态(1，0)。
接下来，当电阻式存储器元件102处于第三储存状态(1，0)时，对电阻式存储器元件102施加第四正脉冲电压V4(+)，以将电阻式存储器元件102程序化为第四储存状态(1，1)。
之后，当电阻式存储器元件102处于第四储存状态(1，1)时，对电阻式存储器元件102施加第一负脉冲电压V1(-)，以将电阻式存储器元件102程序化为第一储存状态(0，1)。因此，可以重复地对电阻式存储器件1102进行操作。
其中，在各状态下对电阻式存储器元件102所施加的各电压的大小关系为第二正脉冲电压V2(+)小于第三正脉冲电压V3(+)，且第三正脉冲电压V3(+)小于第四正脉冲电压V4(+)。
此外，电阻式存储器元件102在启始状态的电阻率为第五电阻率、在第一储存状态(0，1)的电阻率为第九电阻率、在第二储存状态(0，0)的电阻率为第八电阻率、在第三储存状态(1，0)的电阻率为第七电阻率且在第四储存状态(1，1)的电阻率为第六电阻率。其中，第六电阻率大于第七电阻率，第七电阻率大于第八电阻率，第八电阻率大于第九电阻率，且第五电阻率介于第七电阻率与第八电阻率之间。其中，第六电阻率例如是大于0.25欧姆-公分，第七电阻率例如是介于0.15欧姆-公分至0.25欧姆-公分之间，第八电阻率例如是介于0.09欧姆-公分至0.15欧姆-公分之间，第九电阻率例如是小于0.09欧姆-公分。
值得注意的是，还可以将处于第一储存状态(0，1)的电阻式存储器元件102直接程序化为第三储存状态(1，0)或第四储存状态(1，1)。当电阻式存储器元件102处于第一储存状态(0，1)时，对电阻式存储器元件102施加第三正脉冲电压V3(+)，可以将电阻式存储器元件102直接程序化为第三储存状态(1，0)。当电阻式存储器元件102处于第一储存状态(0，1)时，对电阻式存储器元件102施加第四正脉冲电压V4(+)，可以将电阻式存储器元件102直接程序化为第四储存状态(1，1)。
同样地，对处于第二储存状态(0，0)的电阻式存储器元件102施加第四正脉冲电压V4(+)，可以将电阻式存储器元件102直接程序化为第四储存状态(1，1)。
除此之外，还可以将处于第四储存状态(1，1)的电阻式存储器元件102直接程序化为第二储存状态(0，0)或第三储存状态(1，0)。当电阻式存储器元件102处于第四储存状态(1，1)时，对电阻式存储器元件102施加第五负脉冲电压V5(-)，可以将电阻式存储器元件102直接程序化为第二储存状态(0，0)。当电阻式存储器元件102处于第四储存状态(1，1)时，对电阻式存储器元件102施加第六负脉冲电压V6(-)，可以将电阻式存储器元件102直接程序化为第三储存状态(1，0)。其中，第一负脉冲电压V1(-)的绝对值大于第五负脉冲电压V5(-)的绝对值，且第五负脉冲电压V5(-)的绝对值大于第六负脉冲电压V6(-)的绝对值。
相同地，还可以将处于第三储存状态(1，0)的电阻式存储器元件102直接程序化为第一储存状态(0，1)或第二储存状态(0，0)。当电阻式存储器元件102处于第三储存状态(1，0)时，对电阻式存储器元件102施加第七负脉冲电压V7(-)，可以将电阻式存储器元件102直接程序化为第一储存状态(0，1)。当电阻式存储器元件102处于第三储存状态(1，0)时，对电阻式存储器元件102施加第八负脉冲电压V8(-)，可以将电阻式存储器元件102直接程序化为第二储存状态(0，0)。其中，第七负脉冲电压V7(-)的绝对值大于第八负脉冲电压V8(-)的绝对值。
同样地，对处于第二储存状态(0，0)的电阻式存储器元件102施加第九负脉冲电压V9(-)，可以将电阻式存储器元件102程序化为第一储存状态(0，1)。
基于上述，在电阻式存储器元件102的操作方法中，藉由施加不同的脉冲电压值可重复对电阻式存储器元件进行多次程序化操作。此外，上述电阻式存储器元件102的操作方法可以大幅度地提升程序化操作的速度，最快可达9纳秒以下。
综上所述，本发明至少具有下列优点：
1.在本发明所提出的电阻式存储器元件中，能够在单一储存点进行多位储存。
2.本发明所提出的电阻式存储器元件可应用于挥发性及非挥发性存储器中。
3.由于本发明所提出的电阻式存储器元件具有热稳定性，因此在高温的环境下也不会影响电阻式存储器元件的资料储存状态。
4.本发明所提出的电阻式存储器元件的制造方法为自对准的制程技术，因此不需要额外地增加掩膜，且能轻易地与现行的制程进行整合。
5.使用本发明所提出的电阻式存储器的操作方法，能达成单一储存点多位储存的目的。
6.本发明所提出的电阻式存储器元件的操作方法可重复进行多次程序化操作。
7.藉由本发明所提出的电阻式存储器元件的操作方法可以大幅度地提升程序化操作的速度。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定的为准。
Claims (32)
1.一种电阻式存储器元件，配置于一衬底上，其特征在于，包括：
一钨电极；
一上电极，配置于该钨电极上；以及
一氧化钨层，配置于该钨电极与该上电极之间。
2.如权利要求1所述的电阻式存储器元件，其特征在于，其中该上电极的材料包括半导体材料、金属材料或金属阻障层。
3.一种电阻式存储器元件的制造方法，其特征在于，包括：
提供一衬底；
于该衬底上形成一钨电极；
于该钨电极上形成一氧化钨层；以及
于该氧化钨层上形成一上电极。
4.如权利要求3所述的电阻式存储器元件的制造方法，其特征在于，其中该钨电极的形成方法包括：
于该衬底上形成一介电层， 且该介电层中已形成有一开口；
于该介电层上形成一钨金属层，且该钨金属层填满该开口；以及
移除位于该开口以外的该钨金属层。
5.如权利要求4所述的电阻式存储器元件的制造方法，其特征在于，其中该钨金属层的形成方法包括化学气相沉积法。
6.如权利要求4所述的电阻式存储器元件的制造方法，其特征在于，其中该介电层的厚度范围为100纳米至1000纳米。
7.如权利要求3所述的电阻式存储器元件的制造方法，其特征在于，其中该氧化钨层的形成方法包括等离子体氧化法。
8.如权利要求3所述的电阻式存储器元件的制造方法，其特征在于，其中该上电极的形成方法包括化学气相沉积法或物理气相沉积法。
9.一种电阻式存储器的操作方法，该电阻式存储器包括多个电阻式存储器元件，各该电阻式存储器元件配置于一衬底上且包括一钨电极、配置于该钨电极上的一上电极及配置于该钨电极与该上电极之间的一氧化钨层，其特征在于，该操作方法包括：
对各该氧化钨层施加一脉冲电压，以调整各该氧化钨层的一电阻率，使得各该电阻式存储器元件具有至少两种储存状态。
10.如权利要求9所述的电阻式存储器的操作方法，其特征在于，包括：
对各该氧化钨层施加该脉冲电压，以调整各该氧化钨层的该电阻率，
当不对各该氧化钨层施加该脉冲电压时，各该电阻率为一第一电阻率，各该电阻式存储器元件处于一第一储存状态，
当各该电阻率被调整为一第二电阻率时，各该电阻式存储器元件被程序化为一第二储存状态，
当各该电阻率被调整为一第三电阻率时，各该电阻式存储器元件被程序化为一第三储存状态，
当各该电阻率被调整为一第四电阻率时，各该电阻式存储器元件被程序化为一第四储存状态，其中
该第二电阻率大于该第三电阻率，且该第三电阻率大于该第四电阻率。
11.如权利要求10所述的电阻式存储器的操作方法，其特征在于，其中该第一电阻率介于0.4欧姆-公分至5.7欧姆-公分之间，该第二电阻率大于57欧姆-公分，该第三电阻率介于0.07欧姆-公分至0.4欧姆-公分之间，该第四电阻率小于0.07欧姆-公分。
12.如权利要求10所述的电阻式存储器的操作方法，其特征在于，其中调整各该电阻率的方法包括控制该脉冲电压的一脉冲施加次数。
13.如权利要求12所述的电阻式存储器的操作方法，其特征在于，其中控制该脉冲电压的该脉冲施加次数包括：
当不对各该氧化钨层施加该脉冲电压时，各该电阻式存储器元件处于该第一储存状态，
当所施加的该脉冲施加次数小于一第一临界次数时，各该电阻式存储器元件被程序化为该第二储存状态，
当所施加的该脉冲施加次数介于该第一临界次数与一第二临界次数之间时，各该电阻式存储器元件被程序化为该第三储存状态，
当所施加的该脉冲施加次数大于该第二临界次数时，各该电阻式存储器元件被程序化为该第四储存状态，其中
该第二临界次数大于该第一临界次数。
14.如权利要求13所述的电阻式存储器的操作方法，其中控制该脉冲电压的该脉冲施加次数包括一同步施加法或一独立施加法。
15.如权利要求14所述的电阻式存储器的操作方法，其特征在于，其中该同步施加法包括：
选定预定程序化为该第一储存状态、该第二储存状态、该第三储存状态及该第四储存状态的该些电阻式存储器元件；
除了预定程序化为该第一储存状态的各该电阻式存储器元件之外，对其余的各该电阻式存储器元件施加一第一脉冲次数的该脉冲电压，该第一脉冲次数小于该第一临界次数，而将其余的各该电阻式存储器元件由该第一储存状态程序化为该第二储存状态；
除了预定程序化为该第一储存状态与该第二储存状态的各该电阻式存储器元件之外，对其余的各该电阻式存储器元件施加一第二脉冲次数的该脉冲电压，该第一脉冲次数与该第二脉冲次数的总和介于该第一临界次数与该第二临界次数之间，而将其余的各该电阻式存储器元件由该第二储存状态程序化为该第三储存状态；以及
除了预定程序化为该第一储存状态、该第二储存状态与该第三储存状态的各该电阻式存储器元件之外，对其余的各该电阻式存储器元件施加一第三脉冲次数的该脉冲电压，该第一脉冲次数、该第二脉冲次数与该第三脉冲次数的总和大于该第二临界次数，而将其余的各该电阻式存储器元件由该第三储存状态程序化为该第四储存状态。
16.如权利要求14所述的电阻式存储器的操作方法，其特征在于，其中该独立施加法包括：
选定预定程序化为该第一储存状态、该第二储存状态、该第三储存状态及该第四储存状态的该些电阻式存储器元件；
分别对预定程序化为该第二储存状态的各该电阻式存储器元件施加一第四脉冲次数，该第四脉冲次数小于该第一临界次数；
分别对预定程序化为该第三储存状态的各该电阻式存储器元件施加一第五脉冲次数，该第五脉冲次数介于该第一临界次数与该第二临界次数之间；以及
分别对预定程序化为该第四储存状态的各该电阻式存储器元件施加一第六脉冲次数，该第六脉冲次数大于该第二临界次数。
17.如权利要求10所述的电阻式存储器的操作方法，其特征在于，其中调整各该电阻率的方法包括控制该脉冲电压的一脉冲施加时间。
18.如权利要求17所述的电阻式存储器的操作方法，其特征在于，其中控制该脉冲电压的该脉冲施加时间包括：
选定预定程序化为该第一储存状态、该第二储存状态、该第三储存状态及该第四储存状态的该些电阻式存储器元件；
分别对预定程序化为该第二储存状态的各该电阻式存储器元件施加一第一脉冲时间；
分别对预定程序化为该第三储存状态的各该电阻式存储器元件施加一第二脉冲时间；以及
分别对预定程序化为该第四储存状态的各该电阻式存储器元件施加一第三脉冲时间，其中
该第一脉冲时间小于该第二脉冲时间，该第二脉冲时间小于该第三脉冲时间。
19.一种电阻式存储器元件的操作方法，该电阻式存储器元件配置于一衬底上且包括一钨电极、配置于该钨电极上的一上电极及配置于该钨电极与该上电极之间的一氧化钨层，其特征在于，该操作方法包括：
对该电阻式存储器元件依序施加至少两种脉冲电压，而使得该电阻式存储器元件具有至少两种储存状态。
20.如权利要求19所述的电阻式存储器元件的操作方法，其特征在于，包括：
对处于一启始状态的该电阻式存储器元件施加一第一脉冲电压，以将该电阻式存储器元件程序化为一第一储存状态；
当该电阻式存储器元件处于该第一储存状态时，对该电阻式存储器元件施加一第二脉冲电压，以将该电阻式存储器元件程序化为一第二储存状态；
当该电阻式存储器元件处于该第二储存状态时，对该电阻式存储器元件施加一第三脉冲电压，以将该电阻式存储器件程序化为一第三储存状态；
当该电阻式存储器元件处于该第三储存状态时，对该电阻式存储器元件施加一第四脉冲电压，以将该电阻式存储器元件程序化为一第四储存状态；以及
当该电阻式存储器元件处于该第四储存状态时，对该电阻式存储器元件施加该第一脉冲电压，以将该电阻式存储器元件程序化为该第一储存状态，其中
该第二脉冲电压、该第三脉冲电压与该第四脉冲电压三者具有相同的电性且与该第一脉冲电压具有不同的电性，且该第二脉冲电压的绝对值小于该第三脉冲电压的绝对值，且该第三脉冲电压的绝对值小于该第四脉冲电压的绝对值。
21.如权利要求20所述的电阻式存储器元件的操作方法，其特征在于，其中当该第一脉冲电压为正脉冲电压时，该电阻式存储器元件在该第一储存状态的电阻率为一第六电阻率、在该第二储存状态的电阻率为一第七电阻率、在该第三储存状态的电阻率为一第八电阻率且在该第四储存状态的电阻率为一第九电阻率，其中
该第六电阻率大于该第七电阻率，
该第七电阻率大于该第八电阻率，
该第八电阻率大于该第九电阻率。
22.如权利要求21所述的电阻式存储器元件的操作方法，其特征在于，其中当该第一脉冲电压为负脉冲电压时，该电阻式存储器元件在该第一储存状态的电阻率为该第九电阻率、在该第二储存状态的电阻率为该第八电阻率、在该第三储存状态的电阻率为该第七电阻率且在该第四储存状态的电阻率为该第六电阻率，其中
该第六电阻率大于该第七电阻率，
该第七电阻率大于该第八电阻率，
该第八电阻率大于该第九电阻率。
23.如权利要求22所述的电阻式存储器元件的操作方法，其特征在于，其中该第六电阻率大于0.25欧姆-公分，该第七电阻率介于0.15欧姆-公分至0.25欧姆-公分之间，该第八电阻率介于0.09欧姆-公分至0.15欧姆-公分之间，该第九电阻率小于0.09欧姆-公分。
24.如权利要求21所述的电阻式存储器元件的操作方法，其特征在于，其中该第六电阻率大于0.25欧姆-公分，该第七电阻率介于0.15欧姆-公分至0.25欧姆-公分之间，该第八电阻率介于0.09欧姆-公分至0.15欧姆-公分之间，该第九电阻率小于0.09欧姆-公分。
25.如权利要求20所述的电阻式存储器元件的操作方法，其特征在于，其中当该电阻式存储器元件处于该第一储存状态时，对该电阻式存储器元件施加该第三脉冲电压，以将该电阻式存储器元件程序化为该第三储存状态。
26.如权利要求20所述的电阻式存储器元件的操作方法，其特征在于，其中当该电阻式存储器元件处于该第一储存状态时，对该电阻式存储器元件施加该第四脉冲电压，以将该电阻式存储器元件程序化为该第四储存状态。
27.如权利要求20所述的电阻式存储器元件的操作方法，其特征在于，其中当该电阻式存储器元件处于该第二储存状态时，对该电阻式存储器元件施加该第四脉冲电压，以将该电阻式存储器元件程序化为该第四储存状态。
28.如权利要求20所述的电阻式存储器元件的操作方法，其特征在于，其中当该电阻式存储器元件处于该第四储存状态时，对该电阻式存储器元件施加一第五脉冲电压，以将该电阻式存储器元件程序化为该第二储存状态，
当该电阻式存储器元件处于该第四储存状态时，对该电阻式存储器元件施加一第六脉冲电压，以将该电阻式存储器元件程序化为该第三储存状态，其中
该第一脉冲电压、该第五脉冲电压与该第六脉冲电压具有相同的电性，且该第一脉冲电压的绝对值大于该第五脉冲电压的绝对值，且该第五脉冲电压的绝对值大于第六脉冲电压的绝对值。
29.如权利要求20所述的电阻式存储器元件的操作方法，其特征在于，其中当该电阻式存储器元件处于该第三储存状态时，对该电阻式存储器元件施加一第七脉冲电压，以将该电阻式存储器元件程序化为该第一储存状态，
当该电阻式存储器元件处于该第三储存状态时，对该电阻式存储器元件施加一第八脉冲电压，以将该电阻式存储器元件程序化为该第二储存状态，其中
该第一脉冲电压、该第七脉冲电压与该第八脉冲电压具有相同的电性，且该第七脉冲电压的绝对值大于该第八脉冲电压的绝对值。
30.如权利要求20所述的电阻式存储器元件的操作方法，其特征在于，其中当该电阻式存储器元件处于该第二储存状态时，对该电阻式存储器元件施加一第九脉冲电压，以将该电阻式存储器元件程序化为该第一储存状态，其中该第一脉冲电压与该第九脉冲电压具有相同的电性。
31.一种电阻式存储器元件，配置于一衬底上，其特征在于，包括：
一下电极；
一上电极，配置于该下电极上；以及
一电阻层，配置于该下电极与该上电极之间，其中该电阻层的材料是为该下电极的材料的氧化物，当对处于一启始状态的该电阻式存储器元件施加一第一脉冲电压，该电阻式存储器元件程序化为一第一储存状态，当对处于该第一储存状态的该电阻式存储器元件施加一第二脉冲电压，该电阻式存储器元件程序化为一第二储存状态，当对处于该第二储存状态的该电阻式存储器元件施加一第三脉冲电压，该电阻式存储器元件程序化为一第三储存状态，当对处于该第三储存状态的该电阻式存储器元件施加一第四脉冲电压，该电阻式存储器元件程序化为一第四储存状态，且该第二脉冲电压的绝对值小于该第三脉冲电压的绝对值，且该第三脉冲电压的绝对值小于该第四脉冲电压的绝对值。
32.如权利要求31所述的电阻式存储器元件，其特征在于，其中该下电极的材料包括钨，而该电阻层的材料包括氧化钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101807554A CN100573953C (zh) | 2006-10-13 | 2007-10-11 | 电阻式存储器元件的操作方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610140894.X | 2006-10-13 | ||
| CN200610140894 | 2006-10-13 | ||
| CNB2007101807554A CN100573953C (zh) | 2006-10-13 | 2007-10-11 | 电阻式存储器元件的操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101162760A true CN101162760A (zh) | 2008-04-16 |
| CN100573953C CN100573953C (zh) | 2009-12-23 |
Family
ID=39297635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101807554A Active CN100573953C (zh) | 2006-10-13 | 2007-10-11 | 电阻式存储器元件的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100573953C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593352A (zh) * | 2012-02-21 | 2012-07-18 | 北京大学 | 一种阻变存储器的制备方法 |
-
2007
- 2007-10-11 CN CNB2007101807554A patent/CN100573953C/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593352A (zh) * | 2012-02-21 | 2012-07-18 | 北京大学 | 一种阻变存储器的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100573953C (zh) | 2009-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8927956B2 (en) | Resistance type memory device | |
| US10283702B2 (en) | Methods for resistive random access memory (RRAM) | |
| EP1484799B1 (en) | Nonvolatile memory device comprising a switching device and a resistant material and method of manufacturing the same | |
| EP1686624B1 (en) | Method of fabricating a nonvolatile memory device made of electric resistance material | |
| US8592282B2 (en) | Nonvolatile memory elements | |
| US7983068B2 (en) | Memory element with positive temperature coefficient layer | |
| CN110275694A (zh) | 用于产生积项和的装置及其操作方法 | |
| US20100078617A1 (en) | Method to reduce a via area in a phase change memory cell | |
| TW201503287A (zh) | 用於記憶單元的低溫原位摻雜矽基導體材料 | |
| CN101755338B (zh) | 电流限制元件和使用它的存储器装置 | |
| US20200091231A1 (en) | Vertical array of resistive switching devices having a tunable oxygen vacancy concentration | |
| US8295075B2 (en) | Resistive memory and method for controlling operations of the same | |
| WO2010126232A2 (ko) | 저항변화 메모리 소자 및 이의 제조방법 | |
| US20200119270A1 (en) | Phase change memory structures | |
| CN100573953C (zh) | 电阻式存储器元件的操作方法 | |
| CN116782667A (zh) | 阻变式随机存取存储器 | |
| US20140106533A1 (en) | Memory cells and methods of forming memory cells | |
| JP7197866B2 (ja) | メモリスタ及びそれを用いたニューラルネットワーク | |
| US9559300B2 (en) | Resistive random access memory device and manufacturing method thereof | |
| Jiang et al. | Forming-Free TaOx based RRAM device with low operating voltage and high on/off characteristics | |
| US11588105B2 (en) | Phase-change memory device with reduced programming voltage | |
| US20150021542A1 (en) | Memory cell of resistive random access memory and manufacturing method thereof | |
| US20130105758A1 (en) | Memory cell of resistive random access memory and manufacturing method thereof | |
| CN107706154A (zh) | 一种存储元件、存储装置、制作方法及驱动方法 | |
| US20240196763A1 (en) | Variable resistance memory device and electronic apparatus including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |