CN101162303A - 具有多工输出模块及循序输入模块的数据存取接口与方法 - Google Patents

Abstract

本发明提供用于液晶显示芯片中存储器与源极间的数据存取接口，包含多工输出模块以及循序输入模块。假设存储器一行为N比特。多工输出模块输出一行N比特数字数据。多工输出模块包含暂存单元，用来将存储器输出的整行N比特数据暂存起来；以及多工单元，用来选取N比特中M比特输出到源极，并以N/M次将全部N比特输出到源极。循序输入模块包含N个锁存器及N/M个锁存控制信号，每个锁存控制信号启动时会将来自多工输出模块的M比特数据存入M个锁存器，直到全部锁存控制信号都依序启动过后，N比特的数据便全部存入N个锁存器中以供源极使用。

Description

具有多工输出模块及循序输入模块的数据存取接口与方法

技术领域

本发明提供一种数据存取接口，尤指一种应用于液晶显示芯片中以减少布局面积及功率消耗的数据存取接口及相关方法。

背景技术

液晶显示器(liquid crystal display，LCD)及相关的显示装置为薄小的显示装置，并可见于众多的电器产品之中，分布范围亦非常地广泛，例如，从手提通讯装置、笔记型电脑及数码照相机的领域，乃至到航空及医疗诊断仪器的领域皆被拿来使用。液晶显示器可以在保持良好的色彩对比及屏幕扫描更新频率的情形之下，提供平面、细致、高解析度的画面，在大部分应用液晶显示器的电子产品中(例如手提通讯装置)，由于其电池所提供的电力是珍贵并有限的，随着人们对于显示器视觉感受以及硬件要求的提高，如何提供更高效率、低成本和更小尺寸的液晶显示器，则成为未来显示器发展的重点。

请参阅图1，图1是公知液晶显示芯片中数据存取系统100的功能方块图。数据存取系统100包含有一数据储存装置110以及一源极装置120。数据储存装置110包含有一存储器(memory)112以及一暂存单元114，而源极装置120包含有一源极驱动电路(source driver)122以及一暂存单元124，其中暂存单元114包含有多个锁存器(latch)114_1～114_n以及暂存单元124包含有多个锁存器(latch)124_1～124_n。数据存取系统100中的存储器112用来储存对应于液晶显示器中每一像素(pixel)的三原色(R、G、B)的数字数据，举例来说，一像素中每一种原色(R、G、或B)的数字数据由6个bits来表示，换句话说，假设存储器112中每一行(row)储存有128个像素的数字数据的话，则由于每一个像素中各包含有三种(R、G、B)原色数据，因此每一个像素的像素数据的比特大小为6*3＝18比特，而在存储器112中每一行的比特大小即为128*18＝2304比特。另一方面，源极装置120中的源极驱动电路122利用存储器112所提供的像素数据来驱动液晶显示器上的显示面板(未显示)以显示对应于像素数据的图像。请注意，上述存储器112以及源极驱动电路122的运作方式为熟习此项技术者所熟知，在不影响本发明技术揭露的情形下，在此不予赘述。

在公知数据存取系统100中，存储器112中每一行数据经由传输线a1～an被暂存单元114中的多个锁存器114_1～114_n撷取并锁存于相对应的锁存器中。如上所述，若锁存器114_1～114_n为1bit(比特)大小的锁存器，则暂存单元114需要128*18＝2304个锁存器以锁存存储器112中每一行完整像素数据(亦即n＝2304)。接下来，暂存单元114中每一个锁存器各自经由一条传输线将其所暂存的数字数据传递到源极装置120的暂存单元124中相对应的锁存器。请注意，在本例中，由于暂存单元114有2304个锁存器，因此在习知数据存取系统100中就必须要有2304条传输线(如第1图所示的L1～Ln)耦接于暂存单元114以及暂存单元124之间，因此大大地增加数据存取系统100所需的布局面积。同理，源极装置120中的暂存单元124亦包含有相对应锁存器114_1～114_n数目的锁存器124_1～124_n，等到暂存单元124中锁存器124_1～124_n完整接收暂存单元114所传输的整行数字数据之后，暂存单元124将该整行数字数据传送至源极驱动电路122，而源极驱动电路122依据该整行数字数据来进行后续图像处理以达到驱动后端显示面板中各行像素的目的。

如上所述，在习知液晶显示芯片中，数据储存装置110以及源极装置120之间需要2304条传输线来传递数据，如此一来，不仅大大增加了液晶显示器所需的线路布局面积以及配线成本，并且当数据经由太多条传输线来进行传输时会因传输线上负载过大而导致整体功率消耗大增而大大的减低液晶显示芯片的工作效能。

请参阅图2，图2为另一习知液晶显示芯片中数据存取系统200的功能方块图。数据存取系统200包含有一存储器212、对应一个像素比特宽度的存储器输出总线223与一源极装置220。源极装置220包含有一源极驱动电路222、一暂存单元224与一锁存控制移位单元226，其中暂存单元224包含多个拴锁器224_1～224_n(如同第1图所示的锁存器124_1～124_n)，而锁存控制移位单元226包含有多个移位器226_1～226_n，用来将一个由存储器212送出的像素数据输入至暂存单元224，这种作法可以消除存储器212到源极间的直接绕线，但是假如每一行有128个像素，则存储器212就要被读取128次，亦即存储器阵列就要被启动128次，如此将使功率消耗大增好几倍。

发明内容

根据本发明的权利要求，其揭露一种用于存储器与源极之间的数据存取接口。该数据存取接口包含有一多工输出模块以及一循序输入模块。该多工输出模块属于存储器部分，包含有一暂存单元以及一多工单元，假设存储器的一行的比特数是N比特，该暂存单元用来储存存储器欲输出的N比特数字数据；以及该多工单元耦接于该暂存单元，用M个多工器来选取并输出该N比特数字数据。该循序输入模块属于源极部分，包含有N个拴锁器及N/M个锁存控制信号，每个锁存控制信号启动时会将来自多工输出模块的M比特数据存入M个锁存器，直到全部锁存控制信号都依序启动过后，N比特的数据便全部存入N个锁存器中以供源极使用。因此，在本发明中源极与存储器间，亦即循序输入模块及多工输出模块间将有M个数据传输线。

再者，根据本发明的权利要求，其还揭露一种应用于液晶显示芯片内存储器的数据存取方法。该数据存取方法包含有：(a)在一存储器内使其数据比特的读取行为是一次输出一整行N比特的数字数据，并使用一暂存单元接收该N比特数字数据，此动作会启动存储器阵列，是主要消耗功率的来源；(b)使用一多工单元自该暂存单元所暂存的该N比特数字数据中利用N/M选1之多工器来选取出其中一部分M比特的数字数据，并将该部分数字数据传输出去，此动作不用启动存储器阵列，只有多工器在消耗功率；以及(c)持续地由多工单元输出M比特数字数据，经过N/M次后，整行N比特数字数据便全部传输出去。本方法只有在步骤(a)时有启动存储器阵列，因此可大幅减少功率消耗。

附图说明

第1图为习知液晶显示芯片中数据存取系统的功能方块图。

第2图为另一习知液晶显示芯片中数据存取系统的功能方块图。

第3图为本发明数据存取系统的一实施例的功能方块图。

第4图为第3图所示的数据存取接口的详细结构示意图。

第5图为第3图所示的数据存取接口中控制单元送出的信号的时序关系图。

第6图为第3图所示数据存取系统利用数据存取接口来传递比特数据的一实施例的流程图。

【主要组件符号说明】

100、200、300	数据存取系统	110、310	数据储存装置
				112、212、312	存储器	114、124、224、331	缓存单元
114_1～114_n、124_1～124_n、224_1～224_n、321_1～321_N、331_1～331_N	锁存器	120、220、320	源极装置
				122、222、322	源极驱动电路	321	循序输入模块
330	多工输出模块	332	多工单元
				332_1～332_M	多工器	350	控制单元
223	存储器输出总线	226	锁存控制移位单元
				340	数据存取接口	226_1～226_n	移位器

具体实施方式

请参阅图3，图3为本发明数据存取系统300的一实施例的功能方块图。本实施例中，数据存取系统300包含有一数据储存装置310、一源极装置320以及一控制单元350。数据储存装置310包含有一存储器(memory)312以及一多工(multiplex)输出模块330，而源极装置320包含有一源极驱动电路(sourcedriver)322以及一循序输入模块321，其中多工输出模块330包含有一暂存单元331以及一多工单元332，而循序输入模块321包含有多个锁存器(latch)321_1～321_N以及N/M个锁存控制信号。此外，暂存单元331包含有多个锁存器331_1～331_N。多工单元332包含有多个多工器(MUX)332_1～332_M。请注意，由于第3图所示的装置与第1图所示的装置中的同名元件具有相同的功能与操作，在不影响本发明技术揭露的情形下，于此不再重复赘述。

数据存取接口340包括多工输出模块330、循序输入模块321及控制单元350，构成本发明的主体。在本实施例中，假设存储器312中每一行(row)储存有128个像素的数字数据(亦即像素数据)，且每一个像素的比特大小为6*3＝18bits(三原色RGB分别以6bits来储存其灰阶值)，而在存储器212中每一行的比特大小即为128*18＝2304bits，换句话说，存储器212中整行的像素数据经由传输线a1～a2304被暂存单元331中的锁存器331_1～331_N(本实施例中，N＝2304)撷取并锁存于锁存器中。接下来，等到数据搜集完全后，暂存单元331中的锁存器331_1～331_N(本实施例中，N＝2304)经由传输线b1～bn将所暂存的数据传送至多工单元332。

请注意，在本发明实施例中，多工单元332由多个多工器332_1～332_M所构成，而多工单元332中多工器的数目M可藉由每一个多工器的输入端数目以及暂存单元331中锁存器的数目N来加以决定，举例来说，若暂存单元331中锁存器的数目N为2304(18*128)，而本实施例中利用六对一的多工器(亦即有6个输入端与一个输出端)来加以实施，则多工单元332中多工器的数目M为384个(2304/6＝384)。然后多工器332_1～332_M(本实施例中，M＝384)再将所暂存的比特数据经由传输线L1～LM(本实施例中，M＝384)传递至源极装置320。

为进一步说明本发明的实施例中数据存取接口340的操作原理，特举出存储器312中第一个像素的像素数据的传输操作来加以说明。请同时参考第4图，第4图为第3图所示的数据存取接口340的细部结构示意图。假设存储器312中对应每一像素的三原色(R、G、B)的数字数据各自由6个比特所组成，如第4图所示，对该第一个像素而言，红色(R)的灰阶值的比特数据为r1～r6；绿色(G)的灰阶值的比特数据为g1～g6，以及蓝色(B)的灰阶值的比特数据为b1～b6。如前所述，对应该第一个像素的比特数据分别暂存于对应各个比特数据的锁存器331_1～331_18中，在本发明实施例中，多工单元332中的多工器332_1接收对应于该第一个像素的红色数据(r1～r6)；多工器332_2接收对应于该第一个像素的绿色数据(g1～g6)；而多工器332_3接收对应于该第一个像素的蓝色数据(b1～b6)。然后，控制单元350依据相对应的比特地址数据来输出多工选取信号SEL以控制多工器332_1、332_2、332_3将该第一个像素的比特数据依序传送出去给源极的循序输入模块321，并启动对应的锁存控制信号SR1～SR6以将此数据存入对应的锁存器，例如在多工选取信号SEL选择第一比特时，多工器332_1、332_2、332_3收到一第一比特地址数据而分别将比特数据r1、g1、b1传送至传输线L1、L2、L3中，然后在多工选取信号SEL选择第二比特时，多工器332_1、332_2、332_3收到一第二比特地址数据而分别传送比特数据r2、g2、b2至传输线L1、L2、L3中，直到所有比特数据r1～r6、g1～g6及b1～b6传送完毕为止，此时完成将存储器312中的比特数据传输出去的动作，在此情况下，本发明多工输出模块330利用一层的暂存单元331以及一个多工单元332而将原本所需要的传输线大幅减少至六分之一，亦即原来数据存取系统需要18条传输线来传递该第一个像素的比特数据，而应用本发明数据存取系统300只需要3条传输线就可以达到传输该第一个像素的比特数据的目的，因此便大大地减少数据存取系统所需的传输线布局面积。

请注意，第3图所示的传送像素数据的机制仅为本发明之一实施例，并不是本发明的限制条件。举例来说，于本发明另一实施例中，多工器332_1的6个输入端分别连接锁存器331_1、331_2、331_7、331_8、331_13、331_14，多工器332_2的6个输入端分别连接锁存器331_3、331_4、331_9、331_10、331_15、331_16，以及多工器332_3的6个输入端分别连接锁存器331_5、331_6、331_11、331_12、331_17、331_18，而经由控制单元350的适当控制，亦可达到分层数据传送的目的。

另一方面，请重新参阅第4图，于循序输入模块321内，传输线L1将会连接到6个锁存器321_1～321_6的输入端，传输线L2将会连接到6个锁存器321_7～321_12的输入端，以及传输线L3将会连接到6个锁存器321_13～321_18的输入端，当多工器332_1、332_2及332_3送出r1、g1、b1时，控制单元350便启动锁存控制信号SR1来将r1、g1、b1分别存入锁存器321_1、321_7及321_13之中，然后当多工器332_1、332_2及332_3送出r2、g2、b2时，控制单元350便启动锁存控制信号SR2来将r2、g2、b2分别存入锁存器321_2、321_8及321_14之中，其余以此类推，直到r6、g6、b6分别存入锁存器321_6、321_12及321_18之中为止。本实施例中，控制单元350送出的信号的时序关系图请参考第5图。此时源极驱动电路322即可依据暂存单元321中完整的整行比特数据来进行图像处理以驱动后端的显示面板来显示每行像素所对应的图像。

请参阅第6图，第6图为第3图所示的数据存取系统300利用数据存取接口340来传递比特数据的一实施例的流程图。于大体上获得相同结果下，该流程图中相关步骤不一定遵照此排序来连续执行，其他步骤亦可能插入其中。该方法包含下列步骤。

步骤600：提供一数据存取装置310内含一存储器312，以及存储器312的阵列内每一行储存一N比特数字数据；

步骤602：提供一暂存单元331来自存储器312接收并暂存该N比特数字数据；

步骤604：多工单元332将暂存单元331中的N比特数字数据选取一部分M比特的数字数据，并将该部分数字数据传输至源极装置320以减少数据储存装置310至源极装置320间的连接线数目；

步骤606：源极装置320内的循序输入模块321利用锁存控制信号将部分M比特数字数据存入M个锁存器中，而循序启动N/M个锁存控制信号便可将该N比特数字数据皆存入循序输入模块321。

请注意，在上述的实施例中，多工单元332以六对一的多工器(亦即有6个输入端及1个输出端)来加以实施，然而在其他实施例中，亦可以应用不同种类的多工器(例如8对1多工器)，一般而言，输出端越多的多工器可以节省更多的传输线布局面积，但是传输全部数据所需的时间亦相对地增长，因此本发明可依设计需求选择适当的多工器。另一方面，在上述实施例中利用一个多工器输出线连接到循序输入装置内六个锁存器的输出端并用六个贯通全部循序输入装置的锁存控制信号来储存所有输入比特，则不仅减少了传输线布局面积，也能正确的锁存输入数据，在其他实施例中，亦可应用不同数目的锁存器(例如8个)来搭配一个多工器，上述变化均属本发明的范畴。

由上述可得知，本发明多工输出模块330利用一层的暂存单元331以及一个多工单元332来大幅地减少原本所传递存储器312中比特数据至源极驱动电路322所需的传输线数量，比较习知与本发明的传输线的数目，第1图所示的习知数据存取系统100需要2304条传输线来传递比特数据，而本发明数据存取系统300仅仅需要384条传输线来传递比特数据，因此，本发明数据存取系统不仅可以减少液晶显示器的布局面积以及配线成本，并可藉由较少的传输线而降低系统的瞬间电流值(peak current)，进而可减低整体电源功率消耗以大幅地增加液晶显示器的工作效能。比较第2图所示的习知数据存取系统200可知其需要读取存储器128次，而本发明数据存取系统300仅需要读取存储器一次，而利用多工单元来传输数据比特并不需要读取存储器，因此亦可大幅减少功率消耗，如果本发明数据存取系统300因应用于先进半导体制程而必须工作在较低的工作电压，亦可将读取存储器次数扩大为2次或4次，而此时的功率消耗相较于习知技术仍较低。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1.一种用于存储器与源极之间的数据存取接口，包括：

多工输出模块，用来将一N比特数字数据以每次M比特的方式输出，M小于N且N为M的整数倍；以及

循序输入模块，用M条输入线以循序锁存的方式存入该N比特数字数据；

其中该多工输出模块包含有：

暂存单元，用来自该存储器接收其一整行的该N比特数字数据；以及

多工单元，耦接于该暂存单元，用来持续地自该暂存单元所暂存的该N比特数字数据中选取出其中一部分数字数据，并将该部分数字数据传输出去，以输出该N比特数字数据。

2.如权利要求1所述的数据存取接口，其中该多工单元每次均自该暂存单元所暂存的该N比特数字数据中选取出M比特数字数据。

3.如权利要求2所述的数据存取接口，其中该多工单元包含有M个多工器，且每一多工器的N/M个输入端分别耦接于该暂存单元中N/M个特定锁存器。

4.如权利要求1所述的数据存取接口，其另包含有：

控制单元，耦接于该选取单元，用于输出一多工选取信号至该多工单元以控制该多工单元周期性地自该N比特数字数据中选取出一M比特数字数据。

5.如权利要求1所述的数据存取接口，其中该循序输入模块包含有N个锁存器、M个数据输入端口以及N/M个锁存控制信号。

6.如权利要求5所述的数据存取接口，其中当第一个锁存控制信号启动时，M比特数字数据经由该M个数据输入端口存入该M个锁存器，依序启动其他锁存控制信号，则全部的该N个锁存器都存入新数据。

7.如权利要求1所述的数据存取接口，还包括：

控制单元，用于输出一多工选取信号至该多工输出模块以分别控制该多工输出模块周期性地自该N比特数字数据中选取出一M比特数字数据以及用于输出N/M个锁存控制信号至该循序输入模块以控制该循序输入模块的数据锁存行为。

8.一种应用于液晶显示芯片中存储器的数据存取方法，包括：

(a)于该存储器内设置一暂存单元以将欲输出的一行N比特数字数据先存入该暂存单元内；

(b)自该暂存单元所暂存的该N比特数字数据中利用一多工器选取出其中一部分M比特数字数据，并将该部分数字数据传输出去；以及

(c)持续地利用该多工器输出一M比特数字数据，直到N/M次后，该存储器内的一整行N比特数字数据便全部传输出去。

9.如权利要求8所述的数据存取方法，其中步骤(b)包含有：每次均自该暂存单元所暂存的该N比特数字数据中选取出一M比特数字数据，且M小于N以及N为M的整数倍。

Images