发明内容
本发明所要解决的技术问题是提供一种建立模型的方法。技术人员利用此方法建立的模型能够更精确地得到制程性能变化的情况并且建模过程效率较高。
为解决上述问题,本发明按以下步骤来建立模型:采用一片晶圆,测量片上所有器件的性能数据,然后对于所得到的性能数据进行分布统计,接着根据分布统计结果,找到所有性能数据偏离预计值或中间值最大的点所代表的器件,并挑选出器件所在的晶粒,接下来测量所选晶粒上所有器件的I-V特性值,得到测量I-V曲线,将从测量I-V曲线中提取的模型参数作为初始参数,在仿真软件中输入初始参数和器件基础参数进行建模仿真,得到仿真I-V曲线,判定仿真I-V曲线与测量I-V曲线的误差是否在允许的误差范围内,如果误差在允许范围之内,则以仿真I-V曲线所用的模型作为分析制程性能变化的模型;如果误差超出了允许范围,则需要调试初始参数来反复仿真,直到仿真I-V曲线与测量I-V曲线的误差在允许范围之内,则以仿真I-V曲线所用的模型作为分析制程性能变化的模型。
更进一步描述本发明建模方法,所述器件可以为MOS晶体管,所述允许的误差范围为10%,所述性能数据包括MOS晶体管的特征数据和由MOS晶体管构成的反相器的延迟时间,所述器件基础参数包括参考温度TNOM、MOS晶体管的栅氧化层厚度TOX、源/漏结深XJ以及沟道掺杂浓度NCH,所述特征数据包括MOS晶体管的开启电压Vth、漏极饱和电流Idsat、最大电导率Gmax、漏极耗尽电流Ioff、结电容Cj以及叠加电容Co。
与现有技术相比,本发明具有以下优点:
1.本发明测量晶圆上所有器件的性能数据并且所取离散点也为测量数据,建模以测量数据为依据,因此能够更多地覆盖设计人员所需要的偏离预计值或中间值最大的离散点,所以设计人员能够通过此方法建立的模型更精确地得到制程性能变化的范围。
2.本发明在调试参数时以I-V曲线为目标,所以调试过程直观、耗费时间少。并且本发明能够一次完成一个晶圆的建模,建模效率较高。
具体实施方式
本实施方式通过本发明公开的建模方法建模:测量晶圆上所有晶体管的性能数据,对性能数据进行分布统计得到离散最大的一些点所在的晶粒,测量所选晶粒中所有晶体管I-V特性得到测量I-V曲线,从测量I-V曲线中抽取模型参数,以此模型参数结合晶体管基础参数输入仿真软件中建模仿真得到仿真I-V曲线,调试模型参数以使得仿真I-V曲线与测量I-V曲线的误差在规定范围内,最后以满足误差要求的仿真曲线所用的模型作为性能分析的模型。
本实施方式采用一片晶圆。本实施方式所选取的晶圆上面有31个晶粒,晶粒中所含测试对象为一个151级的环形振荡器,构成振荡器中反相器的晶体管为PMOS和NMOS晶体管。本实施方式以延迟时间和增益两方面的数据来体现本发明建模方法的精确性。下面结合图2的本发明建模方法流程对于整个操作过程做详细地阐述。
步骤1,测量这片晶圆上晶体管的性能数据。本实施方式采用MOS晶体管的特征数据和反相器的延迟时间作为性能数据。MOS晶体管的特征数据包括MOS晶体管的开启电压Vth、漏极饱和电流Idsat、最大电导率Gmax、漏极耗尽电流Ioff、结电容Cj以及叠加电容Co。本实施方式择取的是漏极饱和电流Idsat和结电容Cj。反相器的延迟时间通过下面的方法获得:测量环形振荡器来获得总的延迟时间,再计算出单个反相器的延迟时间。
步骤2,根据测量所得的性能数据进行分布统计。本实施方式采用绘制分布图的方法将所测量的数据画于图上来进行分布统计。图2是漏极饱和电流Idsat的测量数据分布图,图3是结电容Cj的测量数据分布图,图4是晶圆上31个晶粒中的反相器的延迟时间表。
步骤3,分别从图2、图3及图4三张图中各自找出偏离预计值或中间值最大的点。本实施方式中,因为从图2、图3及图4三张图中都无法找到预计值所代表的数值点,因此均以测量数据的中间值为基准点。图2和图3中的百分比用来表示数据偏离中间值的比例。分析图2可知,FF-快NMOS快PMOS、SS-慢NMOS慢PMOS、FNSP-快NMOS慢PMOS、SNFP-慢NMOS快PMOS、TT-典型NMOS典型PMOS这五个点是偏离中间值最大的点。分析图3可知,FF、SS、FNSP、TT这四个点是偏离中间值最大的点,而SNFP恰恰为中间值。分析图4可知,FF、SS、FNSP、SNFP、TT这五个点是偏离中间值最大的点。因此本实施方式选取FF、SS、FNSP、SNFP、TT这五个点所代表器件所在的晶粒为最差情况的晶粒。
步骤4,对于这五个选定的晶粒,测量晶粒中晶体管的I-V特性,得到测量I-V曲线。
步骤5,从测量I-V曲线中提取模型参数作为初始参数。
步骤6,在仿真软件中输入初始参数和晶体管基础参数来进行建模仿真得到仿真I-V曲线,其中晶体管的基础参数包括参考温度TNOM、MOS晶体管的栅氧化层厚度TOX、源/漏结深XJ、沟道掺杂浓度NCH。
步骤7,将测量I-V曲线与仿真I-V曲线进行比较。判断两者误差是否在允许的10%范围内。
步骤8,如果误差在10%范围内,则以步骤(6)所建模型作为晶圆制程性能变化的分析模型。
步骤9,如果误差超出10%的范围,则需要通过不断调试步骤(5)所得的初始参数,反复按步骤(6)的过程仿真,来使仿真I-V曲线与测量I-V曲线的误差在10%范围内,最后以仿真I-V曲线所用的模型作为晶圆制程性能变化的分析模型。
下面对于按本发明方法建立的模型以及用现有方法建立的模型分别进行仿真得到的所选FF、SS、FNSP、SNFP、TT五点所对应的晶粒内反相器的延迟时间,与实际测量计算所得的延迟时间进行列表比较。
表1列项方法项依次为实际测量、现有方法建模仿真、本发明方法建模仿真延迟时间的数据;行项TT、FF、SS、SNFP、FNSP即前面所指五点
表1
从表中数据可以直观地看出,本发明在TT、SNFP、FNSP三点上的数值更接近实际测量所得。
增益也是一个检验MOS晶体管性能的重要指标。按照增益的定义式Gain=Gm*Rout,可以得知实际影响增益的变量是跨导Gm和输出电阻Rout。本实施方式使用以下的方法来获得跨导和输出电阻:首先,在前面的建模过程中,我们已经获得了所需要的五个代表最差情况的晶粒,对于这五个晶粒,取三个不同的电压条件,测量当栅-源电压Vgst=0.1V、0.2V以及0.3V时,漏极饱和电流Idsat和漏-源电压Vdst对应的值,再通过跨导Gm的定义式Gm=dIdsat/dVgst以及输出电阻的定义式Rout=dVdst/dIdsat,分别计算出相应的跨导和输出电阻的值。接着,再根据增益的定义式,计算出三种不同条件下的增益相应的数值。
下面对于上述五个晶粒,实际测量后计算的增益数据、现有方法建模仿真后计算的增益数据、本发明建模方法仿真后计算的增益数据进行列表比较。
表2为比较列表,第一列为Vgst的三个不同的电压值。第二列对于每个Vgst大块,从上至下分别为测量值,本发明建模仿真值,本发明值与测量值的误差率,现有方法建模仿真值,现有方法值与测量值的误差率。第三列至第七列分别为FF、SNFP、TT、FNSP、SS相应值
增益 |
FF |
SNFP |
TT |
FNSP |
SS |
Vgst=0.1V |
测量值 |
40.28 |
41.48 |
42 |
43.07 |
44.36 |
本发明建模仿真值 |
39.01 |
43.52 |
42.36 |
42.34 |
45.06 |
测量值与本发明值的误差率 |
3.15% |
-4.92% |
-0.86% |
1.69% |
-1.58% |
现有方法建模仿真值 |
37.85 |
43.07 |
42.97 |
41.08 |
44.97 |
测量值与现有方法建模仿真值的误差率 |
6.03% |
-3.83% |
-2.31% |
4.62% |
-1.38% |
Vgst=0.2V |
测量值 |
34.96 |
37.89 |
38.73 |
38.87 |
40.55 |
本发明建模仿真值 |
33.46 |
38.35 |
37.18 |
37.21 |
39.81 |
测量值与本发明值的误差率 |
4.29% |
-1.21% |
4.00% |
4.27% |
1.82% |
现有方法建模仿真值 |
32.96 |
37.76 |
37.75 |
36.02 |
39.66 |
测量值与现有方法建模仿真值的误差率 |
5.72% |
0.34% |
2.53% |
7.33% |
2.19% |
Vgst=0.3V |
测量值 |
31.48 |
34.05 |
34.86 |
35.59 |
36.39 |
本发明建模仿真值 |
29.68 |
34.72 |
33.15 |
33.68 |
36.09 |
测量值与本发明值的误差率 |
5.72% |
-1.97% |
4.91% |
5.37% |
0.82% |
现有方法建模仿真值 |
29.4 |
33.74 |
33.8 |
32.28 |
35.57 |
测量值与现有方法建模仿真值的误差率 |
6.61% |
0.91% |
3.04% |
9.30% |
2.25% |
表2
从表2中可以很直观地看出,当Vgst=0.1V时,现有方法数据最大误差率的绝对值为6.03%,本发明数据最大误差率的绝对值为4.92%;当Vgst=0.2V时,现有方法数据最大误差率的绝对值为7.33%,本发明数据最大误差率的绝对值为4.29%;当Vgst=0.3V时,现有方法数据最大误差率的绝对值为9.30%,本发明数据最大误差率的绝对值为5.72%。
从延迟时间和增益的数据比较结果中可以得知,本发明方法建模仿真值相对测量值的误差小于现有方法建模仿真值相对测量值的误差,因此本发明方法所建模型更接近实际测量情况、能够更多地覆盖设计人员所需要的偏离预计值或中间值最大的离散点,所以更本发明具有更高的精确度。
虽然本实施方式用作性能分析的晶圆数量为一片,但本发明建模方法还可以在此基础上做更进一步的扩展。如果需要采用多片晶圆来对制程性能变化进行分析,只需要按本发明建模方法对所采用的每一片晶圆建模,然后分别对于得到的每一个模型进行仿真,依据仿真结果来进行分析即可。或者可以一次采集所有晶圆上的性能数据,然后按照本发明建模方法中步骤2至步骤9的操作过程来完成建模,再以此模型来进行仿真分析。本实施方式针对的对象是MOS晶体管,但本领域的技术人员可以很容易地从中发现,本发明方法不仅可以用于实施方式所说的MOS晶体管,还可以是其他种类的晶体管或其他逻辑电路。如对于双极型晶体管,只要将步骤2中所测量的器件性能数据替换成所需要的,如双极型晶体管的特征数据包括Ic、Ib以及Ie,将步骤7中所输入的器件基础参数替换成双极型晶体管的基础参数包括结温Tj即可。本发明方法所对应器件工艺也不限于350nm制程,还可以适用于更小的特征尺寸如90nm。因此本领域的技术人员都能够基于本发明的建模思想很容易地作出适合于自己应用的方法改进。综上所述,任何基于本发明来对集成电路制程性能变化进行建模的方法都应落入本发明的保护范畴之内,但本发明的具体保护范围仍应以权力要求书为准。