CN101145792B - 具有校正功能的电子装置及用以校正电子装置的方法 - Google Patents

具有校正功能的电子装置及用以校正电子装置的方法 Download PDF

Info

Publication number
CN101145792B
CN101145792B CN2007101046799A CN200710104679A CN101145792B CN 101145792 B CN101145792 B CN 101145792B CN 2007101046799 A CN2007101046799 A CN 2007101046799A CN 200710104679 A CN200710104679 A CN 200710104679A CN 101145792 B CN101145792 B CN 101145792B
Authority
CN
China
Prior art keywords
signal
esd
electrostatic discharge
electronic installation
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101046799A
Other languages
English (en)
Other versions
CN101145792A (zh
Inventor
郭秉捷
王守琮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101145792A publication Critical patent/CN101145792A/zh
Application granted granted Critical
Publication of CN101145792B publication Critical patent/CN101145792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D18/00—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
    • G01D18/008—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00 with calibration coefficients stored in memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭露一种具有校正功能的电子装置及用以校正一电子装置的方法。该装置包含有一内部信号产生器，用来产生一校正信号；一前端输入级，用来接收一输入节点的射频信号；一静电放电保护电路，用来防护静电放电，该静电放电保护电路包含第一静电放电保护单元以及第二静电放电保护单元；一开关单元，耦接于第一静电放电保护单元，用来选择性地传送一校正信号到前端输入级，其中由于开关单元与第一静电放电保护单元的连接，可使在正常模式下的直接降频接收器的噪声效能与匹配条件不受开关单元的影响。本发明的优点在于开关单元不会影响在正常模式下运作的接收器的效能，而另一优点则是不需要复杂的电路，就可以经过开关单元与第一静电放电保护电路的连接来由内部产生校正信号。

Description

具有校正功能的电子装置及用以校正电子装置的方法
技术领域
本发明是关于直接降频接收器的校正，尤指一种具有校正功能的电子装置及用以校正一电子装置的方法。
背景技术
超外差接收器(superheterodyne receiver)的基本原理是通过混和一射频信号与一第一可调本地振荡信号，来将射频信号的频带转换到一中频(intermediate frequency，IF)，接着再混和中频信号与一第二本地振荡信号来把中频信号转换到一基频(baseband frequency)。而直接降频接收器(directconversion receiver，DCR)则不先将射频信号转换到中频信号，而是直接将射频信号一步就转换到基频信号。在直接降频接收器中，本地振荡信号的频率被设定跟将要转换的射频信号相同，这意味着中频的频率为0或为一直流(directcurrent，DC)，因此相较于其他接收器，直接降频接收器的内部电路元件较少，并具有轻量化与低成本的附加优点。
但是于对射频信号进行降频处理时，直接降频接收器具有众所周知的直流偏移的问题。由于在信号处理过程中，射频信号至少会经过一个增益级，所以起初可能不大的直流偏移会因此被放大，而被放大的直流偏移会引起信号饱和而可能导致接收器的灵敏度降低，然而在最糟的情况下，则会导致接收器无法正常运作。若本地振荡信号泄漏到前端射频输入也会产生直流偏移，这会影响接收器的线性度，若前端接收器的线性度愈差，则本地振荡信号被干扰的程度会愈严重。
如果直接降频接收器有被校正过，所接收到的射频信号的直流偏移量就可以准确地被测量与储存，并用来在将来的运作中补偿该直流偏移，某些接收器采用外部校正的方式来达到此目的，但采用外部校正需要额外的外部电路，若应用于直接降频接收器将使得直接降频接收器失去了原本电路简单的优点。为了解决此问题，现有技术的直接降频接收器使用内部校正的方式，借以产生一内部校正信号以调整所接收的信号的直流偏移。
请参阅图1，图1为现有技术使用内部校正机制的直接降频接收器10的示意图。请注意，此示意图已经过简化并只显示必要的元件。直接降频接收器10包含一前端输入级20，一内部信号产生器30，及一开关单元40。前端输入级20包含有一用来接收一射频信号的天线22，一用来对所接收的射频信号进行滤波的滤波器24，以及一用来放大经过滤波后的射频信号的低噪声放大器(low noise amplifier，LNA)26。内部信号产生器30，用来产生一校正信号。开关单元40，选择性地耦接于内部信号产生器30与前端输入级20之间，用来在开关单元40处于导通状态时，使校正信号馈入一处理单元52的输入节点，处理单元52包含于一内部电路50；以及在直接降频接收器10处于正常工作模式下时，开关单元40处于关闭状态以断开内部信号产生器30与前端输入级20之间的连接。当直接降频接收器10处于校正模式下时，开关单元40会被导通，此时校正信号就可被传送至处理单元52，而通过后续的信号处理便可正确地计算出直流偏移量。当开关单元40被关闭而非导通时，虽然开关单元40不在运作中，但仍然直接耦接于前端输入级20，这会使得直接降频接收器10出现一些寄生电阻和寄生电容，其中寄生电阻会引进热噪声(thermalnoise)至电路中，大大地影响了电路的噪声效能(noise performance)并改变了接收器的特性，而寄生电容则会影响前端电路的输入匹配条件，因此降低了现有技术直接降频接收器10的效能。
发明内容
因此，本发明的目的之一在于提供一种具有校正功能的电子装置及用以校正一电子装置的方法，其是利用静电放电保护电路来消除额外的寄生电阻和寄生电容，以解决上述问题。
本发明所提供一种具有校正功能的电子装置，该装置包含有：一处理电路，用以处理于一输入节点所接收的一输入信号；至少一静电放电保护电路，用以消除所述的输入节点的静电放电脉冲，所述的静电放电保护电路包含：一第一静电放电保护单元，耦接于所述的输入节点与一第一电压供应节点之间，以及一第二静电放电保护单元，耦接于所述的输入节点与一第二电压供应节点之间；以及一开关单元，耦接于所述的第一静电放电保护单元且不直接连接于所述的输入节点，用以接收一校正信号，并依据一控制信号来选择性地通过所述的第一静电放电保护单元传送所述的校正信号至所述的处理电路。本发明的第一实施例包含：一前端输入级，用来接收并放大在一输入节点的射频信号；一静电放电保护电路，用来保护所述的直接降频接收器免于因静电放电脉冲而造成损坏，其中所述的静电放电保护电路包含有多个二极管，串接于两个电压供应轨之间；一内部信号产生器，用来产生一校正信号；一处理电路，用来处理所述的射频信号，并计算所述的射频信号的直流偏移量；以及一开关单元，包含有一金属氧化半导体晶体管，耦接于所述的内部信号产生器和所述的静电放电保护电路，用来根据连接于所述的开关单元的控制信号，选择性地传送所述的校正信号到所述的前端输入级，如此一来，所述的开关单元就不会直接连接于所述的直接降频接收器的前端输入级。
本发明所揭露的第二实施例包含：一前端输入级，用来接收并放大在一输入节点的一射频信号；一静电放电保护电路，用来保护所述的直接降频接收器免于因静电放电脉冲而造成损坏，其中所述的静电放电保护电路包含至少一二极管和串接于两电压供应轨间的一开关单元，所述的开关单元是一金属氧化半导体晶体管，其是依据输入至所述的开关单元的一控制信号而于所述的直接降频接收器在校正模式下时传送一校正信号到所述的前端输入级以及于所述的直接降频接收器在正常模式下时保护所述的直接降频接收器免于因静电放电脉冲而造成损坏；一处理电路，用来处理从所述的前端输入级输入的射频信号并计算出所述的射频信号的直流偏移量；一内部信号产生器，连接于所述的开关单元，用来产生一校正信号。当所述的直接降频接收器运作在正常模式下，所述的开关单元的作用类似一个二极管，所以所述的开关单元和所述的前端输入级的连接就不会引进寄生电阻和寄生电容到电路中。
本发明也揭露了一种利用内部校正信号来校正直接降频接收器的方法。该方法包含有：通过内部信号产生器来产生一内部校正信号；通过耦接于一控制信号的开关单元来选择性地通过一静电放电保护电路传送所述的校正信号到一前端输入级；处理接收到的信号并计算其直流偏移后将其储存，其中当所述的接收器运作在正常模式下时，可利用之前储存的数值来补偿直流偏移。装置的连接方式使得信号在输入至前端输入级之前，会先经过静电放电保护电路。如此一来，当开关没有在运作时(直接降频接收器未运作在校正模式下时)，可确保不会因为开关的存在，而引进寄生电阻和寄生电容到直接降频接收器中。
本发明的优点在于开关单元不会影响在正常模式下运作的接收器的效能，而另一优点则是不需要复杂的电路，就可以经过开关单元与静电放电保护电路的连接来由内部产生校正信号。
附图说明
图1为现有技术使用内部校正机制的直接降频接收器的示意图。
图2为本发明第一实施例提供的一直接降频接收器的示意图。
图3为本发明第二实施例提供的一直接降频接收器的示意图。
图4为本发明第三实施例提供的一直接降频接收器的示意图。
附图标号
10、100、200、300      直接降频接收器
20、120                前端输入级
22                     天线
24                                    滤波器
26                                    低噪声放大器
30                                    内部信号产生器
40、170、250、350                     开关单元
50                                    内部电路
52                                    处理单元
130a、130b、230a、230b、330a、330b    静电放电保护单元
132、134、136、240、260、340、360     二极管
190                                   控制信号产生器
具体实施方式
请参阅图2，图2为本发明提供一种具有校正功能的电子装置的第一实施例，一直接降频接收器100的示意图。直接降频接收器100包含有一前端输入级120，多个静电放电保护单元130a、130b，一内部电路50，一内部信号产生器30，一控制信号产生器190，以及一开关单元170。前端输入级120用来接收从一输入节点所接收的射频信号。多个静电放电保护单元130a、130b包含有三个二极管132、134、136，串联于Vcc和接地端的两个电压供应轨(voltage supply rail)之间。内部电路50包含一处理单元52。前端输入级120和前述现有技术中的前端输入级20具有相同的功能。而位于前端输入级120的输入端的静电放电保护单元130a、130b则构成了直接降频接收器100的静电放电保护电路，用来排除可能会对前端输入级120跟内部电路造成伤害的静电放电脉冲。开关单元170连接于控制信号产生器190与内部信号产生器30，而内部电路50则耦接于前端输入级120。处理单元52用以处理由前端输入级120传送来的信号，例如，处理单元52在校正模式下能够根据内部信号产生器30所接收的校正信号来估计直流偏移，而在正常模式下则可以处理由前端输入级120所接收的射频信号。
静电放电保护单元130b是由一n型掺杂/p型井(n+/p-well)二极管132与一p型掺杂/n型井(p+/n-well)二极管134所组成，两者串接于接地端与前端输入级120之间，而静电放电保护单元130a有一p型掺杂/n型井二极管136，连接于前端输入级120与一正电压供应轨Vcc之间。请注意，静电放电保护单元130a、130b可能使用三个以上的二极管来构成，此实施例中的二极管数目仅作为说明之用而非本发明的限制。开关单元170是一N型金属氧化半导体晶体管，含有一栅极，耦接于控制信号产生器190；一漏极，耦接于内部信号产生器30；一源极，耦接于p型掺杂/n型井二极管134的p型掺杂区域；以及一本体(body)，耦接于接地端。静电放电保护单元130a、130b是被设计来保护直接降频接收器100，其是利用串接于两电压供应轨的二极管132、134、136以使直接降频接收器100不受静电放电的影响，此时，从输入端而来的正静电放电脉冲会通过二极管136被释放到正电压供应轨，而从输入端而来的负静电放电脉冲则会通过二极管132、134被释放到接地端。控制信号产生器190用来控制开关单元170以使选择性地通过开关单元170与p型掺杂/n型井二极管134来传送校正信号到前端输入级120，而当控制信号产生器190产生的具有高逻辑准位的控制信号输入至栅极时，开关单元170就可以容许校正信号由漏极传送到源极，然而，当控制信号具有一低逻辑准位或者控制信号产生器190没有产生控制信号时，栅极就没有足够的电压使开关单元(N型金属氧化半导体晶体管)170感应出导电通道，因此，任何由内部信号产生器30输出的信号都会被阻止而无法从漏极传送到源极，也就是说，校正信号无法传送到前端输入级120，因此在正常模式下，也就是没有在传送校正信号时，开关单元170不会运作。在现有技术中，正常模式下的开关会在直接降频接收器内引起寄生电阻与寄生电容，影响接收器的效能与匹配条件，然而，在本发明中，开关单元170通过静电放电保护单元130b而与前端输入级120连接，在用来进行静电放电的静电放电保护单元130a、130b中的二极管的寄生电阻与寄生电容为固有的寄生电阻与寄生电容，而开关单元170不会在输入端造成额外的寄生电阻与寄生电容。
请参阅图3。图3为本发明提供一种具有校正功能的电子装置的第二实施例，一直接降频接收器200的示意图。直接降频接收器200包含有一前端输入级120，用来接收从一输入节点所接收的射频信号；多个静电放电保护单元230a、230b，其包含有两个二极管240、260与一开关单元250，并串接于Vcc和接地端的两电压供应轨之间；一内部电路50，包含一处理单元52，用来处理输入的信号；一控制信号产生器190；以及一内部信号产生器30，其中内部电路50耦接于前端输入级120。
直接降频接收器100与直接降频接收器200主要不同之处在于静电放电保护电路的电路结构，在此实施例中，静电放电保护单元230b包含n型掺杂/p型井二极管240与开关单元250，两者串接于接地端和输入节点之间，而静电放电保护单元230a则包含p型掺杂/n型井二极管260，连接于前端输入级120与一正电压供应轨Vcc之间。请注意，静电放电保护单元230a、230b可能使用两个以上的二极管来加以实作，此实施例中的二极管数目仅作为说明之用而非本发明的限制。开关单元250是一N型金属氧化半导体晶体管，其包含有：一栅极耦接于控制信号产生器190，用来接收控制信号产生器190所产生的一控制信号；一源极，耦接于校正信号；一漏极，耦接于前端输入级120；以及一本体，耦接于源极。因此，在此一实施例中，开关单元250是静电放电保护单元230b的一部份。当直接降频接收器200处在校正模式下时，控制信号产生器190将会传送具有高逻辑准位的控制信号到开关单元(N型金属氧化半导体晶体管)250的栅极，以便在漏极与源极间感应出一导电通道来允许传送校正信号。当直接降频接收器200不处在校正模式下时，因为栅极处于低逻辑准位，所以开关单元250的作用就像是一个单纯的二极管，在本实施例中的N型金属氧化半导体晶体管具有一横向p型防护圈/n型掺杂漏极(lateral p-guard-ring/n+drain)，而当开关单元(N型金属氧化半导体晶体管)250的栅极处于低逻辑准位时，将无法传送校正信号。开关单元250在校正模式下是作为一个开关，而在正常模式下是作为一个二极管，因此在正常模式下的开关单元250不会对直接降频接收器200产生额外的寄生电阻或电容。
请参阅图4，图4为本发明提供一种具有校正功能的电子装置的第三实施例，一直接降频接收器300的示意图。直接降频接收器300包含有一前端输入级120，用来接收从一输入节点所接收的射频信号；多个静电放电保护单元330a、330b，其包含有两个二极管340、360与一开关单元350，串接于Vcc和接地端的两电压供应轨之间；一内部电路50，其包含一处理单元52，用来处理输入的信号；一控制信号产生器190；以及一内部信号产生器30，其中内部电路50耦接于前端输入级120。
在此一实施例中，静电放电保护单元330a包含二极管360与开关单元350，串接于一正电压供应轨Vcc与前端输入级120之间，而静电放电保护单元330b则包含n型掺杂/p型井二极管340，连接于前端输入级120与接地端之间。请注意，静电放电保护单元330a、330b可以使用两个以上的二极管来加以实现，此实施例中的二极管数目仅作为说明之用而非本发明的限制。开关单元350是一P型金属氧化半导体晶体管，包含有一栅极，耦接于控制信号产生器190，用来接收一控制信号；一源极，耦接于校正信号；一漏极，耦接于前端输入级120；以及一本体，耦接于源极，因此，在此一实施例中，开关单元350是静电放电保护单元330a的一部份。此实施例的运作方式与前一实施例相同，除了前一实施例中的N型金属氧化半导体晶体管在此实施例中被连接于前端输入级与Vcc间的P型金属氧化半导体晶体管取代之外。利用输入具有低逻辑准位的的控制信号到P型金属氧化半导体晶体管的栅极，可选择性地传送校正信号到前端输入级120，而当直接降频接收器300不处在校正模式下时，因为栅极处于高逻辑准位，所以开关单元350的作用就像是一个单纯的二极管，如同先前的实施例中所叙述，开关单元350在校正模式下是作为一个开关，而在正常模式下是作为一个二极管，因此在正常模式下的开关单元350不会造成直接降频接收器300产生额外的寄生电阻或电容。
请注意，有许多方法可以产生校正信号。第一种方法是先将一压控石英振荡器(voltage control crystal oscillator，VCXO)的输出FVCXO进行4倍除频，再将一压控振荡器(voltage control oscillator，VCO)的输出FVCO与FVCXO/4进行升频转换来产生出校正信号FVCO+FVCXO/4；第二种方法是将一环型振荡器(ring oscillator)的输出Fring与FVCO进行升频转换以产生出校正信号FVCO+Fring；第三种方法是将一滤波校正振荡器(filter calibration oscillator)的输出Fcal与FVCO进行升频转换以产生出校正信号FVCO+Fcal；第四种方法则仅将压控石英振荡器的输出直接作为校正信号。由于这些方法均为所属技术领域中具有通常知识者所熟知，为了简洁起见，在此便不多做详细说明。
开关单元与静电放电保护电路的连接消除了现有技术中开关单元直接与前端输入级连接所造成的缺点，进而提升了直接降频接收器的效能。在本发明的第一实施例中，不会由于开关单元的存在而使得输入节点产生额外的寄生电容；在本发明的第二及第三实施例中，校正模式下的开关单元作为一开关，而在正常模式下的开关单元则作为一二极管，因此不会影响前端输入级的噪声效能(noise performance)与匹配条件。当开关单元被启动而导通时，也就是接收器在校正模式下时，校正信号可以被传送到接收器的前端输入级；而当开关单元被关闭而非导通时，也就是接收器处在正常模式下时，开关单元与静电放电保护单元的连接可让接收器像是运作在没有开关存在的情况下。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (21)

1.一种具有校正功能的电子装置，该装置包含有：
一处理电路，用以处理于一输入节点所接收的一输入信号；
至少一静电放电保护电路，用以消除所述的输入节点的静电放电脉冲，所述的静电放电保护电路包含：
一第一静电放电保护单元，耦接于所述的输入节点与一第一电压供应节点之间；以及
一第二静电放电保护单元，耦接于所述的输入节点与一第二电压供应节点之间；以及
一开关单元，耦接于所述的第一静电放电保护单元且不直接连接于所述的输入节点，用以接收一校正信号，并依据一控制信号来选择性地通过所述的第一静电放电保护单元传送所述的校正信号至所述的处理电路。
2.如权利要求1所述的电子装置，其特征在于，所述的输入信号为一射频信号。
3.如权利要求2所述的电子装置，其特征在于，该装置为一直接降频接收器，用以直接将所述的射频信号降频转换为一基频信号。
4.如权利要求1所述的电子装置，其特征在于，所述的电子装置包含有：
一内部信号产生器，耦接于所述的开关单元，用以产生所述的校正信号。
5.如权利要求1所述的电子装置，其特征在于，所述的静电放电保护单元包含有多个串接的二极管，且所述的开关单元直接连接于所述的多个串接的二极管中一二极管的一p型掺杂区域，其中，所述的p型掺杂区域不直接连接于所述的输入节点。
6.如权利要求5所述的电子装置，其特征在于，所述的开关单元为一N型金属氧化半导体晶体管，所述的N型金属氧化半导体晶体管具有一栅极用以接收所述的控制信号，一源极连接于所述的一二极管的所述的p型掺杂区域，以及一漏极用以接收所述的校正信号。
7.一种具有校正功能的电子装置，该装置包含有：
一处理电路，用以处理于一输入节点所接收的一输入信号；
至少一静电放电保护电路，用以消除所述的输入节点的静电放电脉冲，所述的静电放电保护电路包含：
一第一静电放电保护单元，耦接于所述的输入节点与一第一电压供应节点之间，所述的第一静电放电保护单元包含：一金属氧化半导体晶体管，该金属氧化半导体晶体管包含有：
一栅极，耦接于一控制信号；
一漏极，耦接于所述的输入节点；
一本体；以及
一源极，耦接于所述的本体；以及
至少一二极管，串接于所述的金属氧化半导体晶体管；以及
一第二静电放电保护单元，耦接于所述的输入节点与一第二电压供应节点之间；
其中所述的金属氧化半导体晶体管接收由所述的源极输入的一校正信号，并依据所述的控制信号选择性地传送所述的校正信号至所述的处理电路。
8.如权利要求7所述的电子装置，其特征在于，所述的输入信号为一射频信号。
9.如权利要求8所述的电子装置，其特征在于，所述的装置为一直接降频接收器，用以直接将所述的射频信号降频转换为一基频信号。
10.如权利要求7所述的电子装置，其特征在于，所述的电子装置包含有：
一内部信号产生器，耦接于所述的金属氧化半导体晶体管的所述的第二端，用以产生所述的校正信号。
11.如权利要求7所述的电子装置，其特征在于，所述的金属氧化半导体晶体管为一P型金属氧化半导体晶体管。
12.如权利要求7所述的电子装置，其特征在于，所述的金属氧化半导体晶体管为一N型金属氧化半导体晶体管。
13.一种用以校正一电子装置的方法，该方法包含有：
提供一处理电路，并利用所述的处理电路处理于一输入节点所接收的一输入信号；
提供一静电放电保护电路，并利用所述的静电放电保护电路消除所述的输入节点的静电放电脉冲，其中，耦接所述的静电放电保护电路中的一第一静电放电保护单元于所述的输入节点与一第一电压供应节点之间，并耦接所述的静电放电保护电路中的一第二静电放电保护单元于所述的输入节点与一第二电压供应节点之间；
耦接一开关单元于所述的第一静电放电保护单元；
在一校正模式下，开启所述的开关单元以通过所述的第一静电放电保护单元传送一校正信号至所述的处理电路；以及
在一正常模式下，根据所述的控制信号来关闭所述的开关单元。
14.如权利要求13所述的方法，其特征在于，所述的输入信号为一射频信号。
15.如权利要求14所述的方法，其特征在于，所述的电子装置为一直接降频接收器，用来直接将所述的射频信号降频转换为一基频信号。
16.如权利要求13所述的方法，其特征在于，所述的方法进一步包含有：
提供所述的处理电路一内部信号产生器，并利用所述的内部信号产生器产生所述的校正信号。
17.如权利要求13所述的方法，该方法进一步包含有：
提供所述的静电放电保护单元多个串接的二极管；以及
直接连接所述的开关单元于所述的多个串接的二极管中一二极管的一P型掺杂区域，其中，所述的p型掺杂区域不直接连接于所述的输入节点。
18.一种用以校正一电子装置的方法，该方法包含有：
提供一处理电路，并利用所述的处理电路处理于一输入节点所接收的一输入信号；
提供一静电放电保护电路，并利用所述的静电放电保护电路消除所述的输入节点的静电放电脉冲，其中，耦接所述的静电放电保护电路中的一第一静电放电保护单元于所述的输入节点与一第一电压供应节点之间，并耦接所述的静电放电保护电路中的一第二静电放电保护单元于所述的输入节点与一第二电压供应节点之间，所述的第一静电放电保护单元包含有：
一金属氧化半导体晶体管，该金属氧化半导晶体管包含有：
一栅极，耦接于一控制信号；
一漏极，耦接于所述的输入节点；
一本体；以及
一源极，耦接于所述的本体；以及
至少一二极管，串接于所述的金属氧化半导体晶体管；
在一校正模式下，根据所述的控制信号来导通所述的金属氧化半导体晶体管以传送由所述的源极输入的一校正信号至所述的处理电路；以及
在一正常模式下，根据所述的控制信号来关闭所述的金属氧化半导体晶体管。
19.如权利要求18所述的方法，其特征在于，所述的输入信号为一射频信号。
20.如权利要求19所述的方法，其特征在于，所述的电子装置为一直接降频接收器，用以直接将所述的射频信号降频转换为一基频信号。
21.如权利要求18所述的方法，其特征在于，所述的方法另包含有：
提供所述的处理电路一内部信号产生器，并使用所述的内部信号产生器产生所述的校正信号。
CN2007101046799A 2006-09-11 2007-05-29 具有校正功能的电子装置及用以校正电子装置的方法 Active CN101145792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/530,484 US7567787B2 (en) 2006-09-11 2006-09-11 Apparatus and method of feeding internal calibration signal through electro-static discharge protection circuitry
US11/530,484 2006-09-11

Publications (2)

Publication Number Publication Date
CN101145792A CN101145792A (zh) 2008-03-19
CN101145792B true CN101145792B (zh) 2010-12-08

Family

ID=39208118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101046799A Active CN101145792B (zh) 2006-09-11 2007-05-29 具有校正功能的电子装置及用以校正电子装置的方法

Country Status (3)

Country Link
US (1) US7567787B2 (zh)
CN (1) CN101145792B (zh)
TW (1) TWI348285B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889123B1 (en) * 2008-08-28 2011-02-15 Rf Micro Devices, Inc. Global positioning system (GPS) assembly test using wireless transmission
CN103675747B (zh) * 2013-12-20 2016-08-17 中国西电电气股份有限公司 一种静电放电发生器自动校准系统及校准方法
US10965118B2 (en) * 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus
CN111786638A (zh) * 2020-06-23 2020-10-16 南京宇都通讯科技有限公司 一种信号链路寄生优化系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757147B1 (en) * 2002-05-03 2004-06-29 Pericom Semiconductor Corp. Pin-to-pin ESD-protection structure having cross-pin activation
CN1602007A (zh) * 2003-09-24 2005-03-30 三星电子株式会社 在时分双工模式直接转换接收器中消除直流偏移的设备
CN1691324A (zh) * 2004-04-29 2005-11-02 联发科技股份有限公司 静电放电保护装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551415B2 (en) * 2006-08-30 2009-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Repair circuitry with an enhanced ESD protection device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757147B1 (en) * 2002-05-03 2004-06-29 Pericom Semiconductor Corp. Pin-to-pin ESD-protection structure having cross-pin activation
CN1602007A (zh) * 2003-09-24 2005-03-30 三星电子株式会社 在时分双工模式直接转换接收器中消除直流偏移的设备
CN1691324A (zh) * 2004-04-29 2005-11-02 联发科技股份有限公司 静电放电保护装置

Also Published As

Publication number Publication date
US20080077346A1 (en) 2008-03-27
US7567787B2 (en) 2009-07-28
TWI348285B (en) 2011-09-01
TW200814550A (en) 2008-03-16
CN101145792A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
US10320350B1 (en) System and method for bypassing a low noise amplifier
US9479126B2 (en) System and method for a low noise amplifier
US9240770B2 (en) Harmonic cancellation circuit for an RF switch branch
KR101140962B1 (ko) 낮은 듀티 사이클 신호를 프로세싱하기 위해 상대적으로 빠른 방식으로 신호 프로세싱 디바이스를 인에이블시키는 시스템 및 방법
CN101627316B (zh) 具有可调整线性度的sps接收机
CN106026932B (zh) 功率放大模块
US7714657B2 (en) Low noise amplifier gain controlled scheme
KR101503972B1 (ko) 증폭 회로
TW201513563A (zh) 功率放大器之開迴路電流箝制
US20190386698A1 (en) Modified Current Mirror Circuit for Reduction of Switching Time
CN101145792B (zh) 具有校正功能的电子装置及用以校正电子装置的方法
US9742364B2 (en) System and method for a low noise amplifier module
US20150382296A1 (en) Integrated ultra wideband transceiver
KR102000759B1 (ko) 적응적 바이어스 회로 및 전력 증폭기
Lu et al. 17.4 A sub-mW antenna-impedance detection using electrical balance for single-step on-chip tunable matching in wearable/implantable applications
US11588450B2 (en) Amplification circuit and communication device
US8643427B2 (en) Switching device
TWI485975B (zh) 數位式控制電容值之裝置
KR20150076828A (ko) 고주파 스위치
US20050174178A1 (en) Power amplifier module
CN107258054A (zh) 用于cmos放大器的静电放电保护
US20200220503A1 (en) Low noise amplifier and semiconductor device
KR101140907B1 (ko) 후속 동작에 대한 바이어스 전압을 설정하기 위해 이전 동작으로부터의 잔여 전압을 사용하는 시스템 및 방법
US20150016630A1 (en) Pop-click noise grounding switch design with deep sub-micron cmos technology
US9059781B2 (en) Radio communication device, transmission circuit and buffer circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant